JPH07123113B2 - ｐｉｎ型光起電力セルの製造方法 - Google Patents

ｐｉｎ型光起電力セルの製造方法

Info

Publication number
JPH07123113B2
JPH07123113B2 JP61074116A JP7411686A JPH07123113B2 JP H07123113 B2 JPH07123113 B2 JP H07123113B2 JP 61074116 A JP61074116 A JP 61074116A JP 7411686 A JP7411686 A JP 7411686A JP H07123113 B2 JPH07123113 B2 JP H07123113B2
Authority
JP
Japan
Prior art keywords
silicon
mixture
gas
fluorine
disilane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61074116A
Other languages
English (en)
Other versions
JPS61231718A (ja
Inventor
スタンフオード・アール・オヴシンスキー
サブヘンデユ・グーハ
プレーム・ナス
チー・チユン・ヤン
ジエフリ・フオーニエ
ジエイムズ・クルマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JPS61231718A publication Critical patent/JPS61231718A/ja
Publication of JPH07123113B2 publication Critical patent/JPH07123113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2923—Materials being conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type

Landscapes

  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はpin型光起電力セルの製造方法に関する。
［従来の技術］ アモルファス薄膜半導体合金は、光電池（光起電力セ
ル）、光感知及び光導電デバイス、トランジスタ、ダイ
オード、集積回路、メモリアレイ等のような電子デバイ
スの製造に有用な材料として採用されている。アモルフ
ァス薄膜半導体合金は、比較手低費用の連続方法で製造
可能であり、広範囲の制御可能な電気的、光学的及び構
造的特性を有しており、比較的大面積に堆積できる。ア
モルファスシリコン、ゲルマニウム及びシリコン−ゲル
マニウムベース合金は、現状で工業上最も重要である。
これらの合金は、半導体成分を含有する先駆物質ガスの
混合物中にグロー放電を形成することにより大面積にわ
たって堆積することができる。例えば、特開昭59−0909
23公報はシリコンとゲルマニウムを含む混合物を使用し
てアモルファスゲルマニウム層とアモルファスシリコン
層との交互層を形成する方法を記載している。しかしな
がら、プラズマ内で大面積にわたってこれらの合金の厚
い層（約100ナノメータを越える）を堆積する場合、あ
る成分の減損は重大な問題である。減損は、先駆物質ガ
ス混合物のある成分が他の成分よりも速い速度で分解す
る場合に生じる。減損の結果、堆積された半導体合金中
に空間的不均一性又は異質性が生じ、電気的、化学的及
び光学的特性の不均一な半導体合金材料の層が形成され
る。連続ウェブ状基板を使用する装置内でシランとゲル
マンとからなる先駆物質ガスから狭バンドギャップのシ
リコン：ゲルマニウム合金材料の比較的厚い層（300ナ
ノメータを越える）を堆積する場合、ガス減損の問題は
特に重大である。ゲルマンガスはシランガスよりも著し
く分解し易いので、ゲルマニウムはシリコンよりも速い
速度でゲルマン−シラン混合物から堆積される。マイク
ロ波エネルギーによりグロー放電を励起維持する場合、
堆積速度は著しく増加するので、減損は殊に顕著であ
る。
例えば、60パーセントのシリコンと40パーセントのゲル
マニウムとから成る半導体合金を堆積するためには、ゲ
ルマン含有率が40パーセントよりも著しく低いシランと
ゲルマンとのガス混合物を使用しなければならない。減
損率は更に、グロー放電のために供給される電力量、堆
積装置の幾何学的形状及び他の因子にも影響される。好
適なガス混合物は一般に試行錯誤により決定される。
［発明が解決しようとする問題点］ 従って、本発明の目的は、単純な構成で長波長感度を高
め、堆積速度をまし、減損差をなくし、欠陥状態密度を
低下させ、さらには光劣化を少なくして、長期間の使用
に十分耐え得るセルを安価に作製するpin型光起電力セ
ルの製造方法を提供することにある。
［問題点を解決するための手段］ 上述の目的を達成するために、本発明に従うシリコンゲ
ルマニウム膜の真性半導体層を含むpin型光起電力セル
の製造方法は、ジシランとゲルマンと四フッ化シリコン
とを含む混合物のグロー放電分解により前記シリコンゲ
ルマニウム膜を形成することを特徴とする。
［作用］ 本発明は、ガス減損の問題を排除するために、ジシラン
（Si2H6）とゲルマンと四フッ化シリコンと共に使用す
る。ジシランは、グロー放電中でシランまたは四フッ化
シリコンよりも高速度で分解され、シリコンとして堆積
する。ポリシランはアモルファスシリコンの堆積速度を
増加させるために単独で使用され得ることが知られてい
る。例えばブロドスキー（Brod−sky）他名義の米国特
許第4363828号を参照されたい。ゲルマンとジシランと
を含む多成分プロセスガス混合物において、ゲルマンガ
スとシリコガスとはほぼ同様の速度で分解する。２種類
のガスがほぼ同一速度で分解するので、ガス混合物中の
シリコン−ゲルマニウム比は堆積工程の間中変化せず、
減損差の問題を解決する。
少量のフッ素ガスを添加すると、（フッ素が堆積膜中又
は膜上に及ぼす影響とは別に）グロー放電プラズマの組
成に大きく影響し、堆積された半導体合金材料の光電特
性が著しく改良される。フッ素は、その高い電気陰性度
と高い反応性とにより、プラズマ中における望ましい遊
離基及び／又はイオン種の形成及び維持を促進し、堆積
された材料の特性を改良する「プラズマ触媒」として機
能することが認められている。本発明において、先駆物
質ガス混合物は好ましくは、プラズマ中に望ましい種を
形成し、改良された半導体合金材料を製造するべくフッ
素ソース（供給源）として四フッ化シリコンを含んでい
る。
上述のように、本発明の先駆物質ガス混合物はジシラン
とゲルマンと四フッ化シリコンとを含んでおり、ドープ
合金を堆積する場合には、更にフッ化ホウ素、フッ化リ
ン及びフッ化アルミニウムのようなフッ素化ドーパント
ガスを含んでいてもよい。グロー放電により狭バンドギ
ャップアモルファス半導体材料が堆積され得る好適な混
合物の一例は、約0.5〜3.0容量部のジシランガスと、約
0.5〜3.0容量部のゲルマンガスと約０〜３容量部の四フ
ッ化シリコンガスとを含んでいる。さらに、約3.0〜15.
0容量部の希釈用ガスを含んでいてもよい。約1.3から1.
55eVのバンドギャップを有する半導体合金材料がこの混
合物から堆積され得る。ジシランと四フッ化シリコンと
を含むことから改良された光電特性を有する。半導体合
金材料製造される。フッ素はジシラン分子中に直線組み
込まれ得る。ジシラン先駆物質ガスは式S2RyHzで表さ
れ、式中、Ｒは実質的にフッ素、塩素、ヨウ素、ブロム
及びこれらの組み合わせから構成される群から選択さ
れ、ｘは２の整数、ｙ及びｚは夫々ゼロ以外の整数、但
しｙ＋ｚ＝６である。前記式は準安定化合物及び種並び
に安定分子を含む。
インターナショナルPVSEC−１の技術要約（Tech−nical
Digest of the International PVSEC−１）、神戸、日
本（1984）429−432頁、オダ他に所収の「高効率アモル
ファス太陽電池用光導電ａ−SiGe:F:H及び透明InOX」
は、四フッ化シリコン、四フッゲルマニウム及び水素の
混合物から光起電力用狭バンドギャップシリコン：ゲル
マニウム：フッ素：水素合金を製造することを報告して
いる。合金を堆積するための先駆物質として、シラン、
ジシラン、四フッ化シリコン、ゲルマン、四フッ化ゲル
マニウムを含む種々のガス組み合わせが検討されてい
る。四フッ化シリコン、四フッ化ゲルマニウム及び水素
を使用し、水素濃度が典型的には30パーセントの場合に
最良の結果が得られたと報告されている。しかしながら
オダのグループは、減損が問題とならないような小面積
の堆積についてしか報告していない。オダ等の最良のア
モルファスシリコン：ゲルマニウム：フッ素：水素合金
は、９×10-5Ω・cm-1の光導電率、即ち本発明に従って
製造される同様の材料の３倍の光導電率を有することを
報告している。しかしながら、オダの材料は光起電力特
性が劣っている。オダはこれとは別に、当該狭ギャップ
材料が伝導帯に近い状態の密度が高く、従って少数荷電
キャリアの寿命が減少すると共にバンドギャップ内の荷
電キャリアの再結合率（速度）が増加することを報告し
ている。本発明により製造される材料はオダの材料に比
較して著しく優れた光起電力特性を有している。
［実施例］ 以下、添付図面に関して本発明を詳細に説明する。
第１図は、独立したｎ−ｉ−ｐ型セル12a,12b及び12cか
ら構成されるｎ−ｉ−ｐ型光起電力デバイス10を示して
いる。最下部のセル12aの下には基板11が配置されてお
り、該基板は、透明ガラス又は合成ポリマー物質から、
ステンレス鋼、アルミニウム、タンタル、モリブデン、
クロムのような金属材料から、又は絶縁体内に埋封され
た金属粒子から形成され得る。
セル12a,12b及び12cの各は、シリコン：ゲルマニウム合
金を含む薄膜半導体から形成されている。半導体の各
は、ｐ型導電性導体層20a,20b及び20cと、実質的に真性
の半導体層18a,18b及び18cと、ｎ型導電性半導体層16a,
16b及び16cとを含んでいる。セル12bは中間セルであ
り、図例のセルの上に付加中間セルを積み重ねてもよ
い。又、タンデム型セルのセル数は２個のみでもよい。
セル12cのｐ層16cの上には、好ましくはインジウム／錫
／酸化物から形成されるTCO（透明導体酸化物）層22が
配置されている。集電効率を上げるために、デバイスに
格子状電極24が付加され得る。
高品質シリコンベース（バンドギャップが約1.7eV）の
半導体合金を堆積するために使用される先駆物質ガス混
合物は、ジシランガス、四フッ化シリコンガス及び希釈
用ガスを含んでいる。このような気体混合物は好ましく
は、約0.5〜3.0容量部のジシランガスを含んでいる。四
フッ化シリコンガスは約0.01〜3.0容量部である。四フ
ッ化シリコンの一部を置き換えるものとして広範な種類
のフッ素含有ガスが使用され得る。フッ素原子又は分
子、他のフッ素化シリコン化合物、フッ素化ホウ素化合
物、フッ素化リン化合物、フルオルカーボン及びこれら
の組み合わせを使用してもよい。フッ素含有ガスは、シ
リコン、即ちフッ素化シラン及びポリシラン化合物も含
み得る。このようなシリコン含有の一般式はSixRyHzで
表され、式中ｘは整数、Ｒは本質的にハロゲンから構成
される群から選択され、ｙ及びｚはゼロ以外の整数、但
しｙ＋ｚ＝2x＋２である。水素のような希釈用ガスは堆
積速度を制御し、種の堆積濃度を調整し、シリコン含有
及び／又はフッ素含有ガスの分解を促進する。窒素、ヘ
リウム、アルゴン、ネオン及びキセノンのような他のガ
スも希釈剤として使用できる。これらの先駆物質気体混
合物は、好ましくは約3.0〜30.0容量部の希釈用ガスを
含んでいる。
混合物にはドーパントガスも含有され得る。典型的なド
ーパントガスとして、フォスフィン、ジボラン、三フッ
化リン、五フッ化リン及び三フッ化ホウ素が使用され得
る。後者３種類のドーパントガスはフッ素ソースとして
も機能することに留意されたい。
上記先駆物質気体混合物は更にゲルマンガスを含む。混
合物中のゲルマンガスの濃度は、ジシランガスと同一濃
度範囲即ち0.5〜3.0容量部である。
混合物中に四フッ化シリコンガス等のフッ素含有ガスが
含有されているため、プラズマ状態が適切にされ、プラ
ズマから所望の種の堆積を確保する。上記気体ソースの
いずれかからフッ素を供給してもよい。一般に、先駆物
質気体混合物は0.3〜3.0容量部のジシランガスと、0.3
〜3.0容量部のゲルマンガスと、３〜30容量部の希釈用
ガスとを含んでいる。四フッ化シリコンガスは0.01〜3.
0容量部である。上述のように、混合物は更にドーパン
トガスを含み得、該ドーパントはフッ素ソースとしても
機能し得る。
半導体合金材料のブロー放電堆積は、バッチ式又は連続
式製造のいずれでも実施され得る。バッチ式堆積法の場
合、個々の基板上に材料を堆積するために一般に１個の
堆積チャンバが使用される。連続式堆積の場合、複数の
相互に連結された堆積チャンバの各々で半導体層が堆積
される。各チャンバ内の雰囲気は、汚染を避けるべく相
互に分離されている。基板材料の細長形ウェブは堆積チ
ャンバを通って連続的に前進させられ、ドープされるか
又は真性の半導体合金材料の複数の層が順次堆積され
る。各気体種の減損差の問題は、連続堆積装置では非常
に重大である。
以下の実施例は本発明の利点を示している。
例１（実施例） 第１表の先駆物質気体混合物のグロー放電堆積により、
1.5eVの光学バンドギャップを有するシリコン：ゲルマ
ニウム合金材料の５種類の層を堆積した。５種類層の各
々の光導電率は、同表の最後列に示してある。層は、第
１表の第２〜５列に示した公称乃至設定流量のガスソー
スから生成されたガス混合物から堆積した。
これらの層について、試料のいずれの間にも活性化エネ
ルギーに顕著な差異は認められなかった。従って、これ
らの層で測定された光導率は、各試料の実際の光起電力
品質の適切な指標である。
ガス混合物にフッ素原子ソースを添加することにより、
試料IIの光導電率は試料Ｉの３倍から４倍に増加する。
四フッ化シリコンソースガスの存在は、堆積された膜中
のシリコン濃度を過度に変化させなかった。試料IIの膜
のフッ素濃度な0.07パーセント（±0.02パーセント）に
過ぎない。
試料III−Ｖの製造では、従来試料に比較して先駆物質
ガス混合物中に存在する四フッ化シリコンの量を順次約
２分の１ずつ減少させた。先駆物質ガス混合物中に導入
される四フッ化シリコンの量がほぼ10の１になるまで、
増加した光導電率の低下は観察されなかった。フッ素レ
ベルが低い場合（試料Ｖ）にも、光導電率はまだ非フッ
素化試料Ｉの２倍であった。試料Ｖ中におけるフッ素量
は非常に少なく検出することができない。フッ素が非常
に少量でも、グロー放電により堆積されたシリコン・ゲ
ルマニウム膜及び合金膜の光起電力品質に非常に大きな
効果があることは明白である。
例２（参考例） ２パーセントのSi2H6と96パーセントのH2と２パーセン
トのSiF4との先駆物質気体混合物から、厚さ150ナノメ
ートルの真性層を含む単一ｎ−ｉ−ｐ型光起電力セルを
形成した。真性層は、厚さ15ナノメートルのｎ及びｐド
ープシリコン合金層の間にサンドイッチ状に挿入した。
全層は、13.56MHz高周波励起グロー放電分解法で堆積し
た。AM−１照射下で測定した処、光起電力セルの効率は
約6.2パーセントであった。開放電圧は9.24ボルト、曲
線因子は0.730であった。
同様に厚さ約200ナノメートルの真性層を有しており且
つ約8.4パーセントの初期効率を示す光起電力セルを作
成し、光劣化を査定するべくAM−１照射下においた。75
時間照射後、損失は初期動作効率の５パーセントに過ぎ
なかった。この光劣化レベルは、フッ素を含まないシラ
ン及び水素混合物から堆積された同様の光起電力セルの
場合、25パーセントを越える光変換効率の典型的損失に
匹敵する。
例３（実施例） ジシラン5cm3、四フッ化シリコン5cm3、ゲルマン4cm3及
び水素70cm3の公称気体流量（標準cm3単位）から先駆物
質気体混合物を形成し、13.56MHzでグロー放電を行っ
た。フッ素を含まない同様の先駆物質混合物を使用して
半導体合金材料の第２の層を堆積した。シラン10cm3、
四フッ化シリコン5cm3、ゲルマン1.5cm3及び水素70cm3
から成る第３の混合物を使用して半導体合金材料の第３
の層を堆積した。ジシランを含有する前記２種類の混合
物の堆積速度は、約0.3〜0.5ナノメートル／秒であっ
た。シラン含有混合物は0.1〜0.2ナノメートル／秒の速
度で合金を堆積した。ジシラン混合物のいずれにもガス
減損の問題は現れなかったが、シラン含有混合物中のガ
スは異なる堆積速度を生じた。
ジシラン−フッ素混合物から堆積された試料の光導電率
は３×10-5Ω・cm-1であった。ジシランとフッ素化シラ
ンから作成された試料の光導電率は１×10-5Ω・cm-1に
過ぎなかった。これら（後の）２種類の試料のサブバン
ドギャップ吸収は、ジシラン−フッ素混合物から作成さ
れた試料の約３〜４倍であった。全３種類の試料中の水
素は約10〜15パーセントであった。ジシラン−フッ素か
ら作成された試料とシラン−フッ素から作成された試料
中のフッ素濃度は、0.1パーセント以下であった。ジシ
ラン−フッ素混合物から作成された試料は約40パーセン
トのゲルマニウムを含んでおり、この値は電気的特性を
悪化させずにシリコン合金膜で報告されている最大量で
ある。
例４ 第２図の表は、ガス先駆物質混合物と、該混合物から堆
積されたシリコン：ゲルマニウム合金との関係を示して
いる。最上段は、表中に示された特性を有する膜を堆積
するために使用された混合物の組成を示した。堆積され
た各膜について、光導電率、暗導電率、バンドギャッ
プ、活性化エネルギー、サブバンドギャップ吸収（バン
ドギャップ中のテール状態の密度の測定値）及び膜堆積
速度を示した。先駆物質混合物から作成された半導体合
金材料の層が組込まれるｎ−ｉ−ｐ型光起電力セルの光
劣化も示してある。許容可能な光導電率レベルを示す光
起電力デバイスを製造するために、シランから製造され
た２種類の試料（第１列及び４列）（参考例）は微量の
ボロンを含有させた。ボロンドーピングの不在下では、
光導電率が著しく低く且つこれらの膜中の欠陥密度が著
しく高いので、測定可能な電子特性を有する光起電力デ
バイスを製造することはできなかった。
第２図の第１列に示した結果を有する第１群の試料は、
水素10sccm（標準cm3）と、ゲルマン1sccmと、シラン8s
ccmと、（必要に応じて）500ppmのジボランの水素中混
合物3sccmとを含む先駆物質気体混合物から作成した。
第２列の第２群の試料は、水素32sccm、ゲルマン2scc
m、及びジシラン2.5sccmを含む先駆物質気体混合物から
作成した。第３列の第３群の試料は、水素4sccmと、シ
ラン7sccmと、（必要に応じて）500ppmのジボランの水
素中混合物3sccmとを含む先駆物質気体混合物から作成
した。第４列の第４群の試料は、水素52sccm、四フッ化
シリコン2.5sccm、ゲルマン2.0sccm、及びジシラン2.5s
ccmを含む先駆物質気体混合物から作成した。流量は公
称乃至設定値である。全試料は13.56MHzのグロー放電堆
積により堆積した。
ジシランとフッ素とを含む混合物から堆積されたシリコ
ン：ゲルマニウム：フッ素：水素合金の光導電率は２〜
３×10-5Ω・cm-1であり、ボロンを含まない他の３種類
の試料の光導電率の少なくとも10倍であった。少量のボ
ロンを含有することにより第１列及び３列の試料の光導
電率は増加し、しかも改良された電子特性には影響な
い。
全層の暗導電率は10-8〜10-9Ω・cm-1の範囲であり、測
定限界に近かった。全試料のバンドギャップは約1.5eV
であり、同等量のゲルマニウムが各々に配合されている
ことを示している。全層の活性化エネルギーは同様であ
るが、ジシラン含有混合物から堆積された試料の活性化
エネルギーはやや低い。この差は、活性化エネルギーが
微量のボロンにより生じる活性化エネルギーと同等であ
り、従って試料の導電型が実質的に真性であることを表
している。
相対的サブバンドギャップ吸収は、テール状態密度が低
いことを示している。テール状態は、バンドギャップの
縁部に生じる（ダングリングボンド、ストレインドボン
ド、空孔ボンド等のような）欠陥状態である。トラップ
及び他の再結合中心により、テール状態の高密度は電荷
キャリア移動度を妨げる。サブバンドギャップ吸収は、
価電子帯の縁部の近傍の状態密度を示すように、1.1eV
のエネルギーで光偏向分光（photodeflection spec−tr
oscopy）により測定した。フッ素化及び非フッ化シラン
混合物から、及び非フッ素化ジシラン混合物から作成し
た試料の相対テール状態密度は、ジシラン及びフッ素か
ら作成した試料の５〜10倍であった。微量のボロンを添
加してもテール状態密度には何ら影響がなかった。先駆
物質混合物中でフッ素含有ガスとジシランとを組み合わ
せた結果、ジシラン又はフッ素を別々に使用する場合に
は観察されないようなテール状態密度の低下が生じた。
各層の試料を単一のｎ−ｉ−ｐ型光起電力セル状に製造
した。導電性ステンレス鋼基板上に厚さ約150ナノメー
トルのｎ型微結晶シリコン合金の層を堆積した。次に厚
さ約200ナノメートルの実質的に真性の半導体合金材料
の層を堆積し、更に厚さ約15ナノメートルの微結晶ｐ型
シリコン合金材料の層を堆積した。ｐ型層の上には、厚
さ45ナノメートルのインジウム／錫／酸化物の導電性電
極を堆積した。
シラン混合物から堆積され且つボロンを含まないシリコ
ン：ゲルマニウム合金試料は欠陥状態密度が高いので、
これらの試料が組み込まれた光起電力デバイスの光劣化
は測定できなかった。これらの試料中に少量のボロンを
含有させることにより光劣化の測定が可能になった。同
様にジシラン、ゲルマン、水素混合物から堆積された層
も欠陥密度がかなり高く、使用可能な光起電力セルとし
て製造することができず、従ってこれらの試料の光劣化
についてはデータを提供し得ない。
フッ素ソースを使用せずにシラン混合物から堆積された
層を組み込んだ試料は最も高い光劣化を示し、わずか16
時間のAM−１照射後で34パーセントであった。先駆物質
気体混合物にフッ素を配合すると、16時間照射後のセル
の劣化は12パーセントに過ぎなかった。最良の結果は、
ジシランとフッ素との先駆物質気体混合物を使用した場
合に得られた。該混合物から堆積された合金から製造さ
れた光起電力セルは、16時間照射後の劣化率が５パーセ
ントに過ぎなかった。
測定結果からあきらかなように、先駆物質混合物中にジ
シランを使用すると、シリコンを含有するゲルマニウム
合金の堆積速度が増加し、減損差の問題がなくなり、シ
リコン：ゲルマニウム合金にフッ素を添加すると、これ
らの合金を含むデバイスの安定性及び効率が改良され、
先駆物質混合物中にジシランとフッ素とを組み合わせる
ことにより高い堆積速度が達せられるのみならず、光劣
化に対する抵抗が大幅に増加し、バンドギャップ中の欠
陥状態密度が低下し、光起電力効率が増加する。
［発明の効果］ ジシランと、ゲルマンと四フッ化シリコンとを含む混合
物をグロー放電分解することによりシリコンゲルマニウ
ム膜を形成したことにより、長波長感度が高まり、堆積
速度が増し、減損差がなくなり、欠陥状態密度が低下
し、さらには光劣化が少なくなり、長期間の使用に十分
耐え得る光起電力セルを製造することができる。
【図面の簡単な説明】
第１図は複数の光起電力セルを含むタンデム型光起電力
デバイスの部分横断面説明図、第２図は各種の先駆物質
気体混合物から堆積された光起電力材料の所定の特性を
比較した図である。 10……ｎ−ｉ−ｐ型光起電力デバイス、11……基板、12
a,12b,12c……ｎ−ｉ−ｐ型セル、16a,16b,16c……ｎ型
導電性半導体層、18a,18b,18c……実質的に真性の半導
体層、20a,20b,20c……ｐ型導電性半導体層、22……TCO
層、24……格子状電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サブヘンデユ・グーハ アメリカ合衆国、ミシガン・48017、オウ クランド・カウンテイ、クロースン、ウエ スト・メイプル・ロード・629・アパート メント・117 (72)発明者 プレーム・ナス アメリカ合衆国、ミシガン・48065、オウ クランド・カウンテイ、ロチエスター、プ ロスペクト・265 (72)発明者 チー・チユン・ヤン アメリカ合衆国、ミシガン・48084、オウ クランド・カウンテイ、トロイ、レイクウ ツド・1676 (72)発明者 ジエフリ・フオーニエ アメリカ合衆国、ミシガン・48082、マコ ウム・カウンテイ、セイント・クレア・シ ヨーズ、リクリエイシヨン・23413 (72)発明者 ジエイムズ・クルマン アメリカ合衆国、ミシガン・48025、ウエ イン・カウンテイ、デトロイト、サラトウ ガ・15894 (56)参考文献 特開 昭59−90923（ＪＰ，Ａ) 特開 昭59−182521（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】シリコンゲルマニウム膜の真性半導体層を
    含むpin型光起電力セルの製造方法において、 ジシランとゲルマンと四フッ化シリコンとを含む混合物
    のグロー放電分解により前記シリコンゲルマニウム膜を
    形成することを特徴とするpin型光起電力セルの製造方
    法。
JP61074116A 1985-04-01 1986-03-31 ｐｉｎ型光起電力セルの製造方法 Expired - Fee Related JPH07123113B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US718661 1985-04-01
US06/718,661 US4637895A (en) 1985-04-01 1985-04-01 Gas mixtures for the vapor deposition of semiconductor material

Publications (2)

Publication Number Publication Date
JPS61231718A JPS61231718A (ja) 1986-10-16
JPH07123113B2 true JPH07123113B2 (ja) 1995-12-25

Family

ID=24886972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61074116A Expired - Fee Related JPH07123113B2 (ja) 1985-04-01 1986-03-31 ｐｉｎ型光起電力セルの製造方法

Country Status (9)

Country Link
US (3) US4637895A (ja)
EP (1) EP0204396B1 (ja)
JP (1) JPH07123113B2 (ja)
AU (1) AU576147B2 (ja)
BR (1) BR8601421A (ja)
DE (1) DE3681074D1 (ja)
ES (1) ES8705929A1 (ja)
MX (1) MX166176B (ja)
ZA (1) ZA862255B (ja)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0624238B2 (ja) * 1985-04-16 1994-03-30 キヤノン株式会社 フォトセンサアレイの製造方法
JP2660243B2 (ja) * 1985-08-08 1997-10-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US4868014A (en) * 1986-01-14 1989-09-19 Canon Kabushiki Kaisha Method for forming thin film multi-layer structure member
JPH084072B2 (ja) * 1986-01-14 1996-01-17 キヤノン株式会社 堆積膜形成法
US4801474A (en) * 1986-01-14 1989-01-31 Canon Kabushiki Kaisha Method for forming thin film multi-layer structure member
DE3784537T2 (de) * 1986-04-11 1993-09-30 Canon Kk Herstellungsverfahren einer niedergeschlagenen Schicht.
JPH0637703B2 (ja) * 1986-12-22 1994-05-18 三井東圧化学株式会社 半導体薄膜の製法
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US5041303A (en) * 1988-03-07 1991-08-20 Polyplasma Incorporated Process for modifying large polymeric surfaces
US5016985A (en) * 1988-06-24 1991-05-21 Kaiser Aerospace & Electronics Corporation Infrared filter using cholesteric liquids
US4961829A (en) * 1988-09-30 1990-10-09 Semi-Conductor Devices, A Tadiran-Rafael Partnership Passivation of semiconductor surfaces
JPH0298128A (ja) * 1988-10-04 1990-04-10 Agency Of Ind Science & Technol 半導体薄膜の形成方法
IT1227877B (it) * 1988-11-25 1991-05-14 Eniricerche S P A Agip S P A Procedimento per la deposizione via plasma di strati multipli dimate riale amorfo a composizione variabile
US5101247A (en) * 1990-04-27 1992-03-31 North Carolina State University Germanium silicon dioxide gate MOSFET
US5089872A (en) * 1990-04-27 1992-02-18 North Carolina State University Selective germanium deposition on silicon and resulting structures
JP2693032B2 (ja) * 1990-10-16 1997-12-17 キヤノン株式会社 半導体層の形成方法及びこれを用いる太陽電池の製造方法
US5482656A (en) * 1993-03-04 1996-01-09 Kabushiki Kaisha Toshiba Non-linear optical devices employing a polysilane composition and a polysilane composition therefor
US5565248A (en) * 1994-02-09 1996-10-15 The Coca-Cola Company Method and apparatus for coating hollow containers through plasma-assisted deposition of an inorganic substance
ES2131810T5 (es) * 1994-02-16 2004-02-16 The Coca-Cola Company Recipientes huecos con superficies interiores inertes o impermeables producidas por reaccion superficial asistida por plasma o polimerizacion sobre la superficie.
US6149982A (en) * 1994-02-16 2000-11-21 The Coca-Cola Company Method of forming a coating on an inner surface
US5571470A (en) * 1994-02-18 1996-11-05 The Coca-Cola Company Method for fabricating a thin inner barrier layer within a preform
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
JP4742429B2 (ja) * 2001-02-19 2011-08-10 住友電気工業株式会社 ガラス微粒子堆積体の製造方法
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) * 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) * 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) * 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) * 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) * 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) * 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) * 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6891749B2 (en) * 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7151273B2 (en) * 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7087919B2 (en) * 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6937528B2 (en) * 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US7465362B2 (en) 2002-05-08 2008-12-16 Btu International, Inc. Plasma-assisted nitrogen surface-treatment
US7497922B2 (en) 2002-05-08 2009-03-03 Btu International, Inc. Plasma-assisted gas production
US7638727B2 (en) 2002-05-08 2009-12-29 Btu International Inc. Plasma-assisted heat treatment
US7560657B2 (en) 2002-05-08 2009-07-14 Btu International Inc. Plasma-assisted processing in a manufacturing line
US7498066B2 (en) 2002-05-08 2009-03-03 Btu International Inc. Plasma-assisted enhanced coating
US7494904B2 (en) 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
JP2005524963A (ja) 2002-05-08 2005-08-18 ダナ・コーポレーション プラズマ触媒
US7445817B2 (en) 2002-05-08 2008-11-04 Btu International Inc. Plasma-assisted formation of carbon structures
US7432470B2 (en) 2002-05-08 2008-10-07 Btu International, Inc. Surface cleaning and sterilization
US6890790B2 (en) * 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US7015494B2 (en) * 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7209378B2 (en) * 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) * 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US20040040837A1 (en) * 2002-08-29 2004-03-04 Mcteer Allen Method of forming chalcogenide sputter target
US7364644B2 (en) * 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6867114B2 (en) * 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US6831019B1 (en) * 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7163837B2 (en) * 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US7189940B2 (en) 2002-12-04 2007-03-13 Btu International Inc. Plasma-assisted melting
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) * 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US7052587B2 (en) * 2003-06-27 2006-05-30 General Motors Corporation Photoelectrochemical device and electrode
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) * 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US20050059186A1 (en) * 2003-09-15 2005-03-17 Kelly Nelson A. Photoelectrochemical device and method of making
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7098068B2 (en) * 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7326950B2 (en) * 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) * 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
JP2008532317A (ja) 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7427770B2 (en) * 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7233520B2 (en) * 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7274034B2 (en) * 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7317567B2 (en) * 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7332735B2 (en) * 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US20070037316A1 (en) * 2005-08-09 2007-02-15 Micron Technology, Inc. Memory cell contact using spacers
US7579615B2 (en) * 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7304368B2 (en) * 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7277313B2 (en) * 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US8467236B2 (en) * 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US20110083724A1 (en) * 2009-10-08 2011-04-14 Ovshinsky Stanford R Monolithic Integration of Photovoltaic Cells
SG11201500684RA (en) * 2012-08-28 2015-04-29 Praxair Technology Inc Silicon-containing dopant compositions, systems and methods of use thereof for improving ion beam current and performance during silicon ion implantation
US11562902B2 (en) * 2020-07-19 2023-01-24 Applied Materials, Inc. Hydrogen management in plasma deposited films

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3424661A (en) * 1966-09-01 1969-01-28 Bell Telephone Labor Inc Method of conducting chemical reactions in a glow discharge
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4363828A (en) * 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5767938A (en) * 1980-10-16 1982-04-24 Canon Inc Production of photoconductive member
CA1187622A (en) * 1981-03-11 1985-05-21 Zoltan J. Kiss Semiconductor device having a body of amorphous silicon
US4388344A (en) * 1981-08-31 1983-06-14 United Technolgies Corporation Method of repairing surface defects in coated laser mirrors
US4517223A (en) * 1982-09-24 1985-05-14 Sovonics Solar Systems Method of making amorphous semiconductor alloys and devices using microwave energy
AU560521B2 (en) * 1982-10-18 1987-04-09 Energy Conversion Devices Inc. Layered amorphous semiconductor alloys
JPS59182521A (ja) * 1983-04-01 1984-10-17 Mitsui Toatsu Chem Inc 水素化シリコン薄膜の形成方法
US4585721A (en) * 1983-09-05 1986-04-29 Canon Kabushiki Kaisha Photoconductive member comprising amorphous germanium, amorphous silicon and nitrogen
JPH0370896A (ja) * 1989-08-11 1991-03-26 Matsushita Electric Ind Co Ltd 自吸式ポンプ

Also Published As

Publication number Publication date
EP0204396B1 (en) 1991-08-28
AU576147B2 (en) 1988-08-11
AU5553186A (en) 1986-10-09
BR8601421A (pt) 1986-12-09
ES553394A0 (es) 1987-05-16
US4637895A (en) 1987-01-20
US4696758A (en) 1987-09-29
US4698234A (en) 1987-10-06
JPS61231718A (ja) 1986-10-16
ES8705929A1 (es) 1987-05-16
EP0204396A1 (en) 1986-12-10
DE3681074D1 (de) 1991-10-02
MX166176B (es) 1992-12-23
ZA862255B (en) 1986-11-26

Similar Documents

Publication Publication Date Title
JPH07123113B2 (ja) ｐｉｎ型光起電力セルの製造方法
EP0309000B1 (en) Amorphous semiconductor and amorphous silicon photovoltaic device
US4385199A (en) Photovoltaic cell having a hetero junction of amorphous silicon carbide and amorphous silicon
US4598164A (en) Solar cell made from amorphous superlattice material
US6383898B1 (en) Method for manufacturing photoelectric conversion device
US20030168660A1 (en) Photovoltaic device and manufacturing method thereof
WO1995026571A1 (en) Stabilized amorphous silicon and devices containing same
JPS6356172B2 (ja)
IT8224631A1 (it) Dispositivo fotovoltaico a piu! strati di semiconduttore e procedimento per la sua fabbricazione
JPH065766B2 (ja) 光起電力装置およびその製造方法
EP0189636A1 (en) Fluorinated p-doped microcrystalline semiconductor alloys and method of preparation
JPH07123112B2 (ja) ｐ形アモルファス半導体を堆積させる方法及び電子写真用光受容体の製造方法
US4396793A (en) Compensated amorphous silicon solar cell
KR20110108091A (ko) 플렉서블 기판 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 그의 제조 방법
JP2692091B2 (ja) 炭化ケイ素半導体膜およびその製造方法
US4409424A (en) Compensated amorphous silicon solar cell
JP3106810B2 (ja) 非晶質酸化シリコン薄膜の生成方法
JPS6132416A (ja) 半導体装置の製造方法
Von Roedern et al. An Assessment of a-SiGe: H Alloys with a Band GaP of 1.5 Ev as to their Suitability for Solar Cell Applications
KR930010092B1 (ko) 반도체박막의 형성방법
Martins et al. Engineering of a-Si: H device stability by suitable design of interfaces
Noda et al. Characteristics and boron doping effect of hydrogenated amorphous carbon films
KR100368737B1 (ko) 염소가포함된미세결정질실리콘을갖는비정질실리콘태양전지및이의제조방법
Vanier et al. Advanced amorphous materials for photovoltaic conversion. Annual report for 1983
JPH088371B2 (ja) 薄膜太陽電池及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees