JPH071285B2 - 信号入力断検出回路 - Google Patents
信号入力断検出回路Info
- Publication number
- JPH071285B2 JPH071285B2 JP21243285A JP21243285A JPH071285B2 JP H071285 B2 JPH071285 B2 JP H071285B2 JP 21243285 A JP21243285 A JP 21243285A JP 21243285 A JP21243285 A JP 21243285A JP H071285 B2 JPH071285 B2 JP H071285B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- average value
- phase
- positive
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、信号入力断検出回路に関する。
従来の信号入力断検出回路は、差動入力の参照入力電圧
を信号入力電圧よりも高く設定した差動増幅器により、
あるいは、差動増幅器の正相出力と逆相出力の夫々の最
大値及び最小値を検出する回路により構成されている。
を信号入力電圧よりも高く設定した差動増幅器により、
あるいは、差動増幅器の正相出力と逆相出力の夫々の最
大値及び最小値を検出する回路により構成されている。
これら従来の信号入力断検出回路は、前者にあっては、
同一回路に信号系も入力させるため出力信号波形に歪が
生じ、後者にあっては、最大値や最小値の検出誤差が生
じたり回路が複雑になるという問題がある。
同一回路に信号系も入力させるため出力信号波形に歪が
生じ、後者にあっては、最大値や最小値の検出誤差が生
じたり回路が複雑になるという問題がある。
尚、この種の回路として関連するものに、例えば、アイ
イーイー トランザクション オン コミュニケーシ
ョン（IEEE Transactions on Communications）誌Vol.C
OM−26,No.7,July 1978に「システム アンド サーキ
ット コンシダレーション フォー インテグレイテッ
ド インダストリアル ファイバー オプティック デ
ータリンク（System and Circuit Considerations for
Integrated Industrial Fiber Optic Data Links）」と
題する論文がある。
イーイー トランザクション オン コミュニケーシ
ョン（IEEE Transactions on Communications）誌Vol.C
OM−26,No.7,July 1978に「システム アンド サーキ
ット コンシダレーション フォー インテグレイテッ
ド インダストリアル ファイバー オプティック デ
ータリンク（System and Circuit Considerations for
Integrated Industrial Fiber Optic Data Links）」と
題する論文がある。
本発明の目的は、簡易な回路構成で安定した検出特性を
もつ信号入力断検出回路を提供することにある。
もつ信号入力断検出回路を提供することにある。
上記目的を達成する為、本発明の信号入力断検出回路
は、差動増幅器と、該差動増幅器の正相出力と逆相出力
の平均値をとる平均値回路と、該平均値回路の出力をレ
ベルシストさせる第１のレベルシフト回路と、該第１の
レベルシフト回路から出力される正相出力，逆相出力及
び平均値出力を入力する整流基準レベルを平均値よりも
高くした全波整流回路と、該全波整流回路の正相出力と
逆相出力を夫々平均する平均値検出回路と、該平均値検
出回路の出力を夫々レベルシフトさせる第２のレベルシ
フト回路と、該第２のレベルシフト回路の２つの出力を
比較する比較図とで構成する。
は、差動増幅器と、該差動増幅器の正相出力と逆相出力
の平均値をとる平均値回路と、該平均値回路の出力をレ
ベルシストさせる第１のレベルシフト回路と、該第１の
レベルシフト回路から出力される正相出力，逆相出力及
び平均値出力を入力する整流基準レベルを平均値よりも
高くした全波整流回路と、該全波整流回路の正相出力と
逆相出力を夫々平均する平均値検出回路と、該平均値検
出回路の出力を夫々レベルシフトさせる第２のレベルシ
フト回路と、該第２のレベルシフト回路の２つの出力を
比較する比較図とで構成する。
これにより、検出信号はレベルシフト量と信号入力レベ
ルのみに依存し、電源電圧変動等に影響されなくなり、
安定な検出特性を得ることができる。
ルのみに依存し、電源電圧変動等に影響されなくなり、
安定な検出特性を得ることができる。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例に係る信号入力断検出回路の
構成図である。第１図において、１は差動増幅器、２は
２個の抵抗で構成した平均値回路、３はレベルシフト回
路、４はエミッタ結合した３つのトランジスタで構成し
た整流基準レベルを平均値よりも高くした全波整流回
路、５は抵抗とキャパシタで構成した平均値検出回路、
６はレベルシフト回路、７は比較回路である。
構成図である。第１図において、１は差動増幅器、２は
２個の抵抗で構成した平均値回路、３はレベルシフト回
路、４はエミッタ結合した３つのトランジスタで構成し
た整流基準レベルを平均値よりも高くした全波整流回
路、５は抵抗とキャパシタで構成した平均値検出回路、
６はレベルシフト回路、７は比較回路である。
ここで、全波整流回路は、高周波でも動作するように例
えばNPN型トランジスタと抵抗のみで差動型に構成され
た単一電源動作のものである。具体的には、第１図に示
すように、NPN型トランジスタQ1，Q2のコレクタ同士、
エミッタ同士を接続し、トランジスタQ1のベースに正相
入力端子を接続し、トランジスタQ2のベースに逆相入力
端子を接続し、トランジスタQ1，Q2のコレクタに第１の
負荷抵抗R1を接続し、エミッタに電流源ｉを接続し、更
にNPN型トランジスタQ3のエミッタをトランジスタQ1，Q
2のエミッタに接続し、トランジスタQ3のコレクタに第
２の負荷抵抗R2を接続し、トランジスタQ3のベースに正
相入力と逆相入力の平均値とピーク値との中間電圧端子
を接続し、トランジスタQ1，Q2のコレクタ及びトランジ
スタQ3のコレクタに夫々接続の第１、第２の負荷抵抗か
ら正相及び逆相の差動全波整流出力を取り出し得るよう
に構成されている。
えばNPN型トランジスタと抵抗のみで差動型に構成され
た単一電源動作のものである。具体的には、第１図に示
すように、NPN型トランジスタQ1，Q2のコレクタ同士、
エミッタ同士を接続し、トランジスタQ1のベースに正相
入力端子を接続し、トランジスタQ2のベースに逆相入力
端子を接続し、トランジスタQ1，Q2のコレクタに第１の
負荷抵抗R1を接続し、エミッタに電流源ｉを接続し、更
にNPN型トランジスタQ3のエミッタをトランジスタQ1，Q
2のエミッタに接続し、トランジスタQ3のコレクタに第
２の負荷抵抗R2を接続し、トランジスタQ3のベースに正
相入力と逆相入力の平均値とピーク値との中間電圧端子
を接続し、トランジスタQ1，Q2のコレクタ及びトランジ
スタQ3のコレクタに夫々接続の第１、第２の負荷抵抗か
ら正相及び逆相の差動全波整流出力を取り出し得るよう
に構成されている。
次に、第２図を参照しながら第１図の信号入力断検出回
路を動作を説明する。
路を動作を説明する。
差動増幅回路１の反転入力端子に印加する参照電圧を、
非反転入力端子に入力される信号の平均値に設定する
と、差動増幅回路１の出力は第２図の信号1A,1Bとな
る。これを平均値回路２に入力すると、平均値回路２
は、差動増幅回路１の正相出力1A,逆相出力1B及び平均
値2Cを出力する。
非反転入力端子に入力される信号の平均値に設定する
と、差動増幅回路１の出力は第２図の信号1A,1Bとな
る。これを平均値回路２に入力すると、平均値回路２
は、差動増幅回路１の正相出力1A,逆相出力1B及び平均
値2Cを出力する。
平均値2Cは正相出力1Aと逆相出力1Bの中点として取り出
されるので、電源変動で出力が変動してもそれに追従し
て変動する。これにより、電源変動しても安定動作が得
られる。またこの方法によれば、平均値を得るための平
均値回路（一般には、抵抗、コンデンサからなる平滑回
路が使用される）が不要であり、回路構成が簡単となる
利点を持つ。コンデンサが不要であることは、回路を集
積化する上で重要である。
されるので、電源変動で出力が変動してもそれに追従し
て変動する。これにより、電源変動しても安定動作が得
られる。またこの方法によれば、平均値を得るための平
均値回路（一般には、抵抗、コンデンサからなる平滑回
路が使用される）が不要であり、回路構成が簡単となる
利点を持つ。コンデンサが不要であることは、回路を集
積化する上で重要である。
全波整流回路４の各トランジスタのベースに印加される
信号が第２図の信号3A,3B,3Cの関係となるように、レベ
ルシフト回路３を調整する。具体的には、信号3Cを信号
3A,3Bの中点よりも上側になるように、１）信号2Cのみ
を上側にシフトする方法、２）信号1A,1Bの両方を下側
にシフトする方法、または３）信号2Cのシフト量と２つ
の信号1A,1Bのシフト量を適当にする方法によってレベ
ルシフトする。このときの信号3A,3Bの中点と信号3Cの
レベル差が入力断検出レベルを決める。して信号1A,1B,
2Cのレベルをシフトすると、全波整流回路４は信号4A,4
Bを出力する。平均値検出回路５は、信号4Aの平均値5A
と信号4Bの平均値5Bとを出力する。そして、この平均値
5Aが平均値5Bに比べてレベルシフト量が大となるように
レベルシフト回路６でレベルシフトし、レベルシフト回
路６の出力電圧6A及び6Bを比較回路７の非反転及び反転
入力端子の夫々に入力すると、比較回路７の検出出力は
「ハイ」レベルとなる。この第２図の説明は、入力信号
がある場合についてしたものである。
信号が第２図の信号3A,3B,3Cの関係となるように、レベ
ルシフト回路３を調整する。具体的には、信号3Cを信号
3A,3Bの中点よりも上側になるように、１）信号2Cのみ
を上側にシフトする方法、２）信号1A,1Bの両方を下側
にシフトする方法、または３）信号2Cのシフト量と２つ
の信号1A,1Bのシフト量を適当にする方法によってレベ
ルシフトする。このときの信号3A,3Bの中点と信号3Cの
レベル差が入力断検出レベルを決める。して信号1A,1B,
2Cのレベルをシフトすると、全波整流回路４は信号4A,4
Bを出力する。平均値検出回路５は、信号4Aの平均値5A
と信号4Bの平均値5Bとを出力する。そして、この平均値
5Aが平均値5Bに比べてレベルシフト量が大となるように
レベルシフト回路６でレベルシフトし、レベルシフト回
路６の出力電圧6A及び6Bを比較回路７の非反転及び反転
入力端子の夫々に入力すると、比較回路７の検出出力は
「ハイ」レベルとなる。この第２図の説明は、入力信号
がある場合についてしたものである。
入力信号が小さくなって第３図（ａ）に示すような状態
になると、平均値検出回路５の出力信号5A,5Bの大小関
係が第２図の場合と逆になる。このため、比較回路７の
出力は「ロー」レベルとなり、入力信号断と判断され
る。
になると、平均値検出回路５の出力信号5A,5Bの大小関
係が第２図の場合と逆になる。このため、比較回路７の
出力は「ロー」レベルとなり、入力信号断と判断され
る。
入力信号が小さいと雑音による影響が大きくなる。この
場合には、第３図（ｂ）に示すように全波整流回路４に
信号3A,3B,3Cが入力すると、その出力4A,4Bの平均値5A,
5Bのうち、雑音が重畳した箇所は同レベルとなってしま
う。そこで、この雑音入力時においても平均値出力6A＜
平均値出力6Bとなるようにレベルシフト回路６で平均値
5A,5Bをレベルシフトしておけば、入力信号が小さい場
合に雑音に関係なく比較回路７の出力は「ロー」レベル
になる。
場合には、第３図（ｂ）に示すように全波整流回路４に
信号3A,3B,3Cが入力すると、その出力4A,4Bの平均値5A,
5Bのうち、雑音が重畳した箇所は同レベルとなってしま
う。そこで、この雑音入力時においても平均値出力6A＜
平均値出力6Bとなるようにレベルシフト回路６で平均値
5A,5Bをレベルシフトしておけば、入力信号が小さい場
合に雑音に関係なく比較回路７の出力は「ロー」レベル
になる。
上述した実施例では、平均値回路2,レベルシフト回路３
および6,平均値検出回路５は、抵抗のみで構成される場
合を示したが、これら回路にはバッファ回路（例えば、
第４図，第５図に示すようなエミッターフォロー回路）
を介する回路構成でもできることは言うまでもない。こ
の構成は、高周波等において後段の影響が大きい場合に
有効である。
および6,平均値検出回路５は、抵抗のみで構成される場
合を示したが、これら回路にはバッファ回路（例えば、
第４図，第５図に示すようなエミッターフォロー回路）
を介する回路構成でもできることは言うまでもない。こ
の構成は、高周波等において後段の影響が大きい場合に
有効である。
本発明によれば、入力信号断を、電源電圧変動や雑音に
影響されることなく安定して検出することができる。
影響されることなく安定して検出することができる。
第１図は本発明の一実施例に係る信号入力断検出回路の
構成図、第２図は第１図に示す回路の各部の波形図、第
３図は入力信号が小さい場合の第１図に示す回路の各部
の波形図、第４図及び第５図は夫々バッファ回路図であ
る。 １……差動増幅器 ２……平均値回路 3,6……レベルシフト回路 ４……全波整流回路 ５……平均値検出回路 ７……比較回路。
構成図、第２図は第１図に示す回路の各部の波形図、第
３図は入力信号が小さい場合の第１図に示す回路の各部
の波形図、第４図及び第５図は夫々バッファ回路図であ
る。 １……差動増幅器 ２……平均値回路 3,6……レベルシフト回路 ４……全波整流回路 ５……平均値検出回路 ７……比較回路。
Claims (1)
- 【請求項１】差動増幅回路と、該差動増幅回路の正相出
力と逆相出力の平均値をとる平均値回路と、該平均値回
路の平均値とピーク値との中間電圧と前記正相出力及び
逆相出力をレベルシフトする第１のレベルシフト回路
と、該第１のレベルシフト回路の中間電圧及び前記正
相、逆相出力を受けて差動全波整流し、正相及び逆相の
差動全波整流出力を生成する全波整流回路と、該全波整
流回路の正相出力と逆相出力の夫々の平均値をとる平均
値検出回路と、該平均値検出回路の２つの出力を夫々レ
ベルシフトさせる第２のレベルシフト回路と、該第２の
レベルシフト回路の２つの出力を比較する比較回路とを
備え、前記全波整流回路は、エミッタ、コレクタ共通接
続の第１、第２トランジスタと、該第１、第２トランジ
スタと同型で、かつ該第１、第２トランジスタのエミッ
タとコレクタとの間にエミッタ、コレクタが接続された
第３トランジスタと、前記第１、第２トランジスタのコ
レクタに接続された第１の負荷抵抗及び前記第３トラン
ジスタのコレクタに接続された第２の負荷抵抗と、前記
第１、第２、第３トランジスタのエミッタに接続された
電流源とを含み、前記第１、第２トランジスタのベース
にて前記第１のレベルシフト回路からの前記正相出力及
び逆相出力を受け、前記第３トランジスのベース極にて
前記第１のレベルシフト回路からの前記中間電圧を受
け、前記第１、第２トランジスタ及び前記第３トランジ
スタのコレクタに夫々接続された第１、第２の負荷抵抗
から正相及び逆相の差動全波整流出力を取り出すように
構成されていることを特徴とする信号入力断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21243285A JPH071285B2 (ja) | 1985-09-27 | 1985-09-27 | 信号入力断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21243285A JPH071285B2 (ja) | 1985-09-27 | 1985-09-27 | 信号入力断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62222170A JPS62222170A (ja) | 1987-09-30 |
| JPH071285B2 true JPH071285B2 (ja) | 1995-01-11 |
Family
ID=16622499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21243285A Expired - Lifetime JPH071285B2 (ja) | 1985-09-27 | 1985-09-27 | 信号入力断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071285B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104369B2 (ja) * | 1990-01-22 | 1995-11-13 | 三菱電機株式会社 | ピーク検出回路 |
-
1985
- 1985-09-27 JP JP21243285A patent/JPH071285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62222170A (ja) | 1987-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656734B2 (ja) | 光受信回路 | |
| US5822426A (en) | Balanced hybrid circuit | |
| JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| EP0489927B1 (en) | Light-receiving circuit | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP2508352B2 (ja) | 増幅器 | |
| JPH06167517A (ja) | コンパレータ回路 | |
| EP0425875B1 (en) | Full wave rectifier/averaging circuit | |
| HK1002240B (en) | Full wave rectifier/averaging circuit | |
| JPS585594B2 (ja) | 整流回路 | |
| JPS6253967B2 (ja) | ||
| US4906915A (en) | Voltage to absolute value current converter | |
| EP0774832A1 (en) | Quadrature demodulator | |
| JP3334656B2 (ja) | ディジタル光受信回路 | |
| JPH045949B2 (ja) | ||
| JPS62222170A (ja) | 信号入力断検出回路 | |
| JP3421710B2 (ja) | Ｆｓｋ受信信号振幅検波回路 | |
| JPH0127602B2 (ja) | ||
| JP3948116B2 (ja) | 直流リカバリ回路 | |
| JP2574356Y2 (ja) | Ｆｍ受信機のｆｍ復調器 | |
| JPH01147943A (ja) | データ受信回路 | |
| KR910003635Y1 (ko) | 튜너 (Tuner) 의 중간 주파수 변환회로 | |
| JP3350415B2 (ja) | フィルタ回路 | |
| JPH02299306A (ja) | 増幅器 | |
| JPS60198906A (ja) | Ｆｍ復調回路 |