JPH07129291A - バス接続装置 - Google Patents
バス接続装置Info
- Publication number
- JPH07129291A JPH07129291A JP27626293A JP27626293A JPH07129291A JP H07129291 A JPH07129291 A JP H07129291A JP 27626293 A JP27626293 A JP 27626293A JP 27626293 A JP27626293 A JP 27626293A JP H07129291 A JPH07129291 A JP H07129291A
- Authority
- JP
- Japan
- Prior art keywords
- signal lines
- components
- computer
- component
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【構成】 コンピュータ本体とコンポーネントとを接続
するコンピュータ接続部と、２個のコンポーネント間を
接続する中間接続部と、末端のコンポーネントに接続す
る終端抵抗モジュールとを設け、コンピュータ接続部と
中間接続部とに２本の信号線を設けて各コンポーネント
に設けてある２本の信号線のそれぞれと接続し、終端抵
抗モジュールに１本の信号線を設けてその両端をコンポ
ーネントの２本の信号線のそれぞれと接続し、コンピュ
ータ接続部の２本の信号線をコンピュータ本体のレシー
バおよびドライバにそれぞれ接続する。 【効果】 コンピュータ本体とコンポーネントとコンピ
ュータ接続部と中間接続部と終端抵抗モジュールとの接
続個所のうちに１個所でも接続が不十分な接続個所があ
った場合、それをコンピュータ本体において検出するこ
とができる。
するコンピュータ接続部と、２個のコンポーネント間を
接続する中間接続部と、末端のコンポーネントに接続す
る終端抵抗モジュールとを設け、コンピュータ接続部と
中間接続部とに２本の信号線を設けて各コンポーネント
に設けてある２本の信号線のそれぞれと接続し、終端抵
抗モジュールに１本の信号線を設けてその両端をコンポ
ーネントの２本の信号線のそれぞれと接続し、コンピュ
ータ接続部の２本の信号線をコンピュータ本体のレシー
バおよびドライバにそれぞれ接続する。 【効果】 コンピュータ本体とコンポーネントとコンピ
ュータ接続部と中間接続部と終端抵抗モジュールとの接
続個所のうちに１個所でも接続が不十分な接続個所があ
った場合、それをコンピュータ本体において検出するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ本体に対し
て複数のコンポーネントを直列に接続するバス接続装置
に関し、特にバスの不接続を検出できるバス接続装置に
関する。
て複数のコンポーネントを直列に接続するバス接続装置
に関し、特にバスの不接続を検出できるバス接続装置に
関する。
【０００２】
【従来の技術】近年、コンピュータ本体に対して複数の
周辺機器（コンポーネント）を接続するための接続方式
として、ＳＣＳＩバス等のバス接続方式が提唱されてい
る。
周辺機器（コンポーネント）を接続するための接続方式
として、ＳＣＳＩバス等のバス接続方式が提唱されてい
る。
【０００３】この方式は、コンピュータ本体から、ケー
ブル等の接続手段によってバス信号を最初のコンポーネ
ントに接続し、そのコンポーネント内においてそのバス
信号を使用するとともに、そのままバス信号を次のコン
ポーネントに送出できる構成としたものであり、バス信
号は、次の接続手段によって次のコンポーネントに伝達
される。このようにして、複数のコンポーネントを直列
に順次に接続し、バスの終端には、終端抵抗モジュール
を接続して終端処理を行う。
ブル等の接続手段によってバス信号を最初のコンポーネ
ントに接続し、そのコンポーネント内においてそのバス
信号を使用するとともに、そのままバス信号を次のコン
ポーネントに送出できる構成としたものであり、バス信
号は、次の接続手段によって次のコンポーネントに伝達
される。このようにして、複数のコンポーネントを直列
に順次に接続し、バスの終端には、終端抵抗モジュール
を接続して終端処理を行う。
【０００４】
【発明が解決しようとする課題】上述したようなバス接
続方式においては、コンピュータ本体と複数のコンポー
ネントとが正常に動作するためには、終端抵抗モジュー
ルを含むすべてのコンポーネントが接続手段によって正
しく接続されている必要があるが、従来のバス接続方式
は、コンポーネントが接続手段によって正しく接続され
ていなかったり、終端抵抗モジュールが接続されていな
い場合でも、コンピュータ本体がそれらを検出するため
の手段を有していないため、正しく接続されていること
を確認できいないという欠点を有している。特に、終端
抵抗モジュールのみが正しく接続されていない場合は、
全コンポーネントが不安定ながら動作する場合が多いた
め、コンポーネントの動作状態から終端抵抗モジュール
が正しく接続されていないことを判断するのが困難であ
るという問題点を有している。
続方式においては、コンピュータ本体と複数のコンポー
ネントとが正常に動作するためには、終端抵抗モジュー
ルを含むすべてのコンポーネントが接続手段によって正
しく接続されている必要があるが、従来のバス接続方式
は、コンポーネントが接続手段によって正しく接続され
ていなかったり、終端抵抗モジュールが接続されていな
い場合でも、コンピュータ本体がそれらを検出するため
の手段を有していないため、正しく接続されていること
を確認できいないという欠点を有している。特に、終端
抵抗モジュールのみが正しく接続されていない場合は、
全コンポーネントが不安定ながら動作する場合が多いた
め、コンポーネントの動作状態から終端抵抗モジュール
が正しく接続されていないことを判断するのが困難であ
るという問題点を有している。
【０００５】
【課題を解決するための手段】本発明のバス接続装置
は、コンピュータ本体のレシーバおよびドライバをコン
ポーネントの２本の信号線のそれぞれに接続する２本の
信号線を有するコンピュータ接続部と、２個の前記コン
ポーネントのそれぞれの２本の信号線をそれぞれ独立に
接続する２本の信号線を有する複数の中間接続部と、前
記コンポーネントの２本の信号線を短絡させる１本の信
号線を有する終端抵抗モジュールとを備えるものであ
る。
は、コンピュータ本体のレシーバおよびドライバをコン
ポーネントの２本の信号線のそれぞれに接続する２本の
信号線を有するコンピュータ接続部と、２個の前記コン
ポーネントのそれぞれの２本の信号線をそれぞれ独立に
接続する２本の信号線を有する複数の中間接続部と、前
記コンポーネントの２本の信号線を短絡させる１本の信
号線を有する終端抵抗モジュールとを備えるものであ
る。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の一実施例を示すブロック
図、図２は図１の実施例において、中間接続部の一つが
不接続である場合を示すブロック図、図３は図１の実施
例において、終端抵抗モジュールが不接続である場合を
示すブロック図、図４は図１の実施例において、コンポ
ーネントの一つが不接続である場合を示すブロック図で
ある。
図、図２は図１の実施例において、中間接続部の一つが
不接続である場合を示すブロック図、図３は図１の実施
例において、終端抵抗モジュールが不接続である場合を
示すブロック図、図４は図１の実施例において、コンポ
ーネントの一つが不接続である場合を示すブロック図で
ある。
【０００８】図１において、コンポーネント８は、コン
ピュータ接続部２によってコンピュータ本体１と接続さ
れ、中間接続部３によってコンポーネント７と接続され
ている。コンポーネント７は、中間接続部３によってコ
ンポーネント８と接続され、中間接続部４によってコン
ポーネント６と接続されている。コンポーネント６は、
中間接続部４によってコンポーネント７と接続されてお
り、また終端抵抗モジュール５と接続されて終端部を形
成している。従って、コンポーネント８および７および
６は、コンピュータ本体１と直列に接続されている。
ピュータ接続部２によってコンピュータ本体１と接続さ
れ、中間接続部３によってコンポーネント７と接続され
ている。コンポーネント７は、中間接続部３によってコ
ンポーネント８と接続され、中間接続部４によってコン
ポーネント６と接続されている。コンポーネント６は、
中間接続部４によってコンポーネント７と接続されてお
り、また終端抵抗モジュール５と接続されて終端部を形
成している。従って、コンポーネント８および７および
６は、コンピュータ本体１と直列に接続されている。
【０００９】コンピュータ接続部２並びに中間接続部３
および４には、それぞれ２本の信号線９および１０が設
けられており、それらは、それぞれコンポーネント６〜
８の信号線９ａおよび１０ａと接続される。また終端抵
抗モジュール５には信号線５ａが設けられており、その
端部は、コンポーネント６の信号線９ａおよび１０ａと
接続される。コンピュータ接続部２の信号線９および１
０の他端は、それぞれコンピュータ本体１内のレシーバ
１１およびドライバ１３に接続される。従ってコンピュ
ータ接続部２並びに中間接続部３および４並に終端抵抗
モジュール５がコンポーネント６〜８と正しく接続され
ると、レシーバ１１は、信号線９および１０並びに信号
線９ａおよび１０ａ並びに信号線５ａによってドライバ
１３に接続されるため、“ロー”レベルの信号を検出す
る。
および４には、それぞれ２本の信号線９および１０が設
けられており、それらは、それぞれコンポーネント６〜
８の信号線９ａおよび１０ａと接続される。また終端抵
抗モジュール５には信号線５ａが設けられており、その
端部は、コンポーネント６の信号線９ａおよび１０ａと
接続される。コンピュータ接続部２の信号線９および１
０の他端は、それぞれコンピュータ本体１内のレシーバ
１１およびドライバ１３に接続される。従ってコンピュ
ータ接続部２並びに中間接続部３および４並に終端抵抗
モジュール５がコンポーネント６〜８と正しく接続され
ると、レシーバ１１は、信号線９および１０並びに信号
線９ａおよび１０ａ並びに信号線５ａによってドライバ
１３に接続されるため、“ロー”レベルの信号を検出す
る。
【００１０】図２に示すように、中間接続部４がコンポ
ーネント７と正しく接続されていない場合は、信号線９
および１０がそれぞれ信号線９ａおよび１０ａと不接続
となるため、レシーバ１１は、ドライバ１３に接続され
ず、プルアップ抵抗１２の働きによって“ハイ”レベル
の信号を検出する。
ーネント７と正しく接続されていない場合は、信号線９
および１０がそれぞれ信号線９ａおよび１０ａと不接続
となるため、レシーバ１１は、ドライバ１３に接続され
ず、プルアップ抵抗１２の働きによって“ハイ”レベル
の信号を検出する。
【００１１】図３に示すように、終端抵抗モジュール５
がコンポーネント７と正しく接続されていない場合は、
信号線５ａが信号線９ａおよび１０ａと不接続となるた
め、レシーバ１１は、ドライバ１３に接続されず、プル
アップ抵抗１２の働きによって“ハイ”レベルの信号を
検出する。
がコンポーネント７と正しく接続されていない場合は、
信号線５ａが信号線９ａおよび１０ａと不接続となるた
め、レシーバ１１は、ドライバ１３に接続されず、プル
アップ抵抗１２の働きによって“ハイ”レベルの信号を
検出する。
【００１２】図４に示すように、コンポーネント７が不
接続の場合も、信号線９および１０がそれぞれ信号線９
ａおよび１０ａと不接続となり、レシーバ１１は、“ハ
イ”レベルの信号を検出する。
接続の場合も、信号線９および１０がそれぞれ信号線９
ａおよび１０ａと不接続となり、レシーバ１１は、“ハ
イ”レベルの信号を検出する。
【００１３】
【発明の効果】以上説明したように、本発明のバス接続
装置は、コンピュータ本体とコンポーネントとを接続す
るコンピュータ接続部と、２個のコンポーネント間を接
続する中間接続部と、末端のコンポーネントに接続する
終端抵抗モジュールとを設け、コンピュータ接続部と中
間接続部とに２本の信号線を設けて各コンポーネントに
設けてある２本の信号線のそれぞれと接続し、終端抵抗
モジュールに１本の信号線を設けてその両端をコンポー
ネントの２本の信号線のそれぞれと接続し、コンピュー
タ接続部の２本の信号線をコンピュータ本体のレシーバ
およびドライバにそれぞれ接続することにより、コンピ
ュータ本体とコンポーネントとコンピュータ接続部と中
間接続部と終端抵抗モジュールとの接続個所のうちに１
個所でも接続が不十分な接続個所があった場合、それを
コンピュータ本体において検出することができるという
効果がある。
装置は、コンピュータ本体とコンポーネントとを接続す
るコンピュータ接続部と、２個のコンポーネント間を接
続する中間接続部と、末端のコンポーネントに接続する
終端抵抗モジュールとを設け、コンピュータ接続部と中
間接続部とに２本の信号線を設けて各コンポーネントに
設けてある２本の信号線のそれぞれと接続し、終端抵抗
モジュールに１本の信号線を設けてその両端をコンポー
ネントの２本の信号線のそれぞれと接続し、コンピュー
タ接続部の２本の信号線をコンピュータ本体のレシーバ
およびドライバにそれぞれ接続することにより、コンピ
ュータ本体とコンポーネントとコンピュータ接続部と中
間接続部と終端抵抗モジュールとの接続個所のうちに１
個所でも接続が不十分な接続個所があった場合、それを
コンピュータ本体において検出することができるという
効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例において、中間接続部の一つが不
接続である場合を示すブロック図である。
接続である場合を示すブロック図である。
【図３】図１の実施例において、終端抵抗モジュールが
不接続である場合を示すブロック図である。
不接続である場合を示すブロック図である。
【図４】図１の実施例において、コンポーネントの一つ
が不接続である場合を示すブロック図である。
が不接続である場合を示すブロック図である。
１ コンピュータ本体 ２ コンピュータ接続部 ３・４ 中間接続部 ５ 終端抵抗モジュール ６・７・８ コンポーネント ５ａ・９・１０・９ａ・１０ａ 信号線 １１ レシーバ １２ プルアップ抵抗 １３ ドライバ
Claims (1)
- 【請求項１】 コンピュータ本体のレシーバおよびドラ
イバをコンポーネントの２本の信号線のそれぞれに接続
する２本の信号線を有するコンピュータ接続部と、２個
の前記コンポーネントのそれぞれの２本の信号線をそれ
ぞれ独立に接続する２本の信号線を有する複数の中間接
続部と、前記コンポーネントの２本の信号線を短絡させ
る１本の信号線を有する終端抵抗モジュールとを備える
ことを特徴とするバス接続装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27626293A JPH07129291A (ja) | 1993-11-05 | 1993-11-05 | バス接続装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27626293A JPH07129291A (ja) | 1993-11-05 | 1993-11-05 | バス接続装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129291A true JPH07129291A (ja) | 1995-05-19 |
Family
ID=17566987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27626293A Pending JPH07129291A (ja) | 1993-11-05 | 1993-11-05 | バス接続装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129291A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6877079B2 (en) | 2001-03-06 | 2005-04-05 | Samsung Electronics Co., Ltd. | Memory system having point-to-point bus configuration |
-
1993
- 1993-11-05 JP JP27626293A patent/JPH07129291A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6877079B2 (en) | 2001-03-06 | 2005-04-05 | Samsung Electronics Co., Ltd. | Memory system having point-to-point bus configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5983296A (en) | Method and apparatus for terminating busses having different widths | |
| JPH07129291A (ja) | バス接続装置 | |
| JP3189918B2 (ja) | ワイヤハーネス検査装置 | |
| JP2000040040A (ja) | データ通信装置及びプログラムを記憶した記憶媒体 | |
| JP3250264B2 (ja) | 終端抵抗回路 | |
| JPH0785562B2 (ja) | 通信装置間の障害検出方式 | |
| JPH01259442A (ja) | 電子機器 | |
| JP2000311038A (ja) | コネクタ誤接続検出装置 | |
| JPH10308796A (ja) | 装置間ケーブルの誤接続検出回路 | |
| JPH1195883A (ja) | 通信制御装置及びインタフェースケーブル | |
| JP2830486B2 (ja) | 通信装置 | |
| US7020726B2 (en) | Methods and apparatus for signaling to switch between different bus bandwidths | |
| JPH04278742A (ja) | 受信データの誤り検出方法 | |
| JPH096497A (ja) | 終端抵抗接続回路 | |
| JPH08129441A (ja) | 接続状態検出機構 | |
| JPH04336614A (ja) | Ｓｃｓｉシステム | |
| JP2898024B2 (ja) | 入出力ターミナル | |
| EP0785649A2 (en) | Method and apparatus for correcting transmission errors and detecting faults during data transmission through data transferring media | |
| JPS6041845A (ja) | 回線接続方式 | |
| JPH03276204A (ja) | 監視用状態信号入力方式 | |
| JPS59191943A (ja) | ケ−ブル未接続検出方式 | |
| JPH02202148A (ja) | 電子制御装置の異常信号判定装置 | |
| JPH02301251A (ja) | インターフェース判別回路 | |
| JPH06223950A (ja) | ケーブル誤接続検出装置 | |
| JPH06311210A (ja) | 車両用データ伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001031 |