JPH07130802A - 半導体ウェハの製造方法および半導体検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体検査工程において、電気的特性の検査
を同時に行うチップ数を増加することにより、半導体検
査工程のスループットを向上させる。 【構成】 ウェハ上のチップのプローブ検査に用いられ
る半導体検査装置とされ、入力信号を半導体ウェハ５０
へ供給する入力用プローブカード１０と、出力信号をテ
スタに伝送する出力用プローブカード２０と、入力用プ
ローブカード１０を搭載するプローブカード用ステージ
３０と、ウェハを搭載するウェハ用ステージ４０とによ
って構成され、入力用プローブカード１０を介して入力
信号が入力用パッド５１へ供給され、さらに入力用パッ
ド５１から全チップ６０に供給されて、プローブ検査が
行われ、その結果は出力用プローブカード２０を介して
テスタに出力され、このプローブカードを分ける方法に
よりチップ６０の同時測定数を向上させることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体ウェハの製造方
法および半導体検査装置に関し、特に半導体ウェハ上の
チップの電気的特性の検査における複数チップの同時測
定技術に適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、半導体ウェハ（以下、ウェハ
と略称する）の電気的特性の検査（以下、プローブ検査
と記す）工程において、ウェハ上の各チップを同時測定
するためには、プローブカードのプローブ針数も増加さ
せて、プローブ検査を行っている。また、プローブカー
ドには、入力信号を処理する入力用プローブ針と出力信
号を処理する出力用プローブ針が混在している。

【０００３】従って、プローブカード上におけるプロー
ブ密度が上がり、プローブカード作製が技術的に困難に
なってきており、現状のプローブカード作製技術では、
８個のチップを同時に測定することが限界と言われてい
る。

【０００４】

【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、入力信号を処理する入力用プロ
ーブ針と出力信号を処理する出力用プローブ針とが１枚
のプローブカードに接続されるために、プローブカード
のプローブ密度が上がり、一方テスタによるチップの同
時測定数が上がらないために、半導体検査工程が低スル
ープットになるという欠点がある。

【０００５】この背景として、チップの同時測定数が１
個から順次２個、４個、８個と増加してきたが、チップ
の同時測定数が増える度に、プローブカードに設けられ
るプローブ針も比例して増加している。

【０００６】このために、プローブカード上において、
プローブ密度が上がり、チップの同時測定数がこれ以上
大きい場合にはプローブカード作製が技術的に困難にな
ってきており、プローブ針の高密度化から同時測定数の
限界になりつつあるという問題がある。

【０００７】また、チップの同時測定数が増えると１枚
のプローブカードに配置するプローブ針数が増え、プロ
ーブ針が高密度になるために、ウェハとのアライメント
精度が悪くなるという問題もある。

【０００８】そこで、本発明の目的は、チップのプロー
ブ検査の同時測定数を増加することにより、半導体検査
工程のスループットを向上させる半導体検査装置を提供
することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１１】すなわち、請求項１記載のウェハの製造方
法は、入力信号用のチップ内入力パッドと、出力信号用
のチップ内出力パッドとが設けられた複数のチップが形
成されているウェハであって、複数のチップのチップ内
入力パッドに供給される共通した入力信号を短絡し、ウ
ェハの空領域の１カ所または数カ所に集合させ、その先
端に入力用パッドを設けるものである。

【００１２】さらに、請求項２記載のウェハの製造方法
は、複数のチップの共通した信号または電源の信号線
を、複数のチップの間にあるダイシングライン内に配線
が交差しないように、絶縁層を間に挟むことにより立体
的に配線するものである。

【００１３】また、請求項３記載の半導体検査装置は、
ウェハの電気的特性の検査を、導電性のプローブ針が配
列されたプローブカードを用いて行う半導体検査装置で
あって、プローブカードを、複数のチップへ入力信号を
供給する入力用パッドに接触させ、ウェハ上の所定の位
置に固定される入力系信号用プローブカードと、複数の
チップにおけるチップ内出力パッドに接触させ、ウェハ
上の所定の範囲を可動される出力系信号用プローブカー
ドとに分離するものである。

【００１４】

【作用】前記した半導体検査装置によれば、ウェハ上に
おいて、各チップの共通した入力信号のチップ内入力パ
ッドをチップ外のダイシングラインを通り短絡し、ウェ
ハ上の空領域の１カ所または数カ所に集め、その先端に
入力用パッドを付加する。

【００１５】このため、１カ所または数カ所に集められ
た入力用パッドからテスト信号を複数のチップに供給す
ることにより、これに短絡されている全チップに対し、
テスト信号の供給が可能となる。

【００１６】また、チップの同時測定数を増加させるに
は、各チップの出力信号を多数同時に測定する必要があ
り、それにはプローブカードの出力信号用のプローブ針
を増加させなければならないが、入力系信号用プローブ
カードと出力系信号用プローブカードを分け、従来のウ
ェハ上を可動とするプローブカードを、可動とする出力
系信号用プローブカードと、別の固定された入力系信号
用プローブカードとに分離することにより、チップの同
時測定数を増加させることができる。

【００１７】これにより、プローブカード１枚当たりの
プローブ針本数が減り、チップの多数個同時測定の障害
になっているプローブカードのプローブ密度を従来に比
べて低下させることが可能となる。

【００１８】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００１９】図１(a),(b) は本発明の一実施例である半
導体検査装置を示す平面図および断面図、図２は本実施
例におけるウェハを示す拡大部分平面図、図３は本実施
例におけるウェハを示す拡大部分断面図である。

【００２０】まず、図１(a),(b) により本実施例の半導
体検査装置の構成を説明する。

【００２１】本実施例の半導体検査装置は、たとえばウ
ェハ上のチップのプローブ検査を行う半導体検査装置と
され、テスタからの入力信号をウェハへ供給する入力用
プローブカード（入力系信号用プローブカード）１０
と、チップからの出力信号をテスタに伝送するための出
力用プローブカード（出力系信号用プローブカード）２
０と、入力用プローブカード１０を搭載するプローブカ
ード用ステージ３０と、ウェハを搭載するウェハ用ステ
ージ４０とによって構成されている。

【００２２】入力用プローブカード１０は、半導体ウェ
ハ５０の入力用パッド５１に入力用プローブ針１１を介
して接続され、また入力信号を供給する図示しないテス
タに接続されている。この入力用プローブカード１０は
半導体ウェハ５０上に固定され、入力用パッド５１から
テスト信号が供給されることにより短絡されたチップ６
０はすべて動作（テスティング）状態になる。

【００２３】出力用プローブカード２０は、チップ６０
のチップ内出力パッド６１に出力用プローブ針２１を介
して接続され、またチップ６０からの出力信号の判定を
行うテスタへ接続されている。従来のプローブカード同
様に半導体ウェハ５０上を可動とすることができ、半導
体ウェハ５０上のチップ６０を複数個ずつ測定していく
ものである。

【００２４】半導体ウェハ５０には、図２に示すように
空領域の数カ所に入力用パッド５１を設け、これとチッ
プ内入力パッド６２をアルミ配線７０によって短絡し、
入力用パッド５１からテスティング時の入力信号（アド
レス、ライトイネーブル、アウトイネーブル、その他ク
ロック、電源など）を全チップ６０に供給することによ
って、複数個のチップ６０を同時に測定可能とされる。

【００２５】入力用パッド５１は、半導体ウェハ５０の
空領域の１カ所または数カ所に集中することにより、チ
ップ６０ごとに入力用パッド５１を付ける必要はなくな
る。

【００２６】半導体ウェハ５０上のアルミ配線７０は、
チップ６０間のスクライブライン（ダイシングライン）
の５０〜１００μｍ幅に比べ、十分細く１〜２μｍの幅
に作り、従ってスクライブ工程において、スクライブし
たとき、アルミ配線７０同士が干渉することはない。ま
た、アルミ配線７０の交差は、図３に示すように立体的
に酸化膜（絶縁層）８０などを間に挟み、絶縁すること
によって可能としている。

【００２７】次に、本実施例の作用について説明する。

【００２８】まず、オペレータは、ウェハ用ステージ４
０に搭載された半導体ウェハ５０に対して入力用プロー
ブカード１０のアライメントを行い、さらに入力用プロ
ーブ針１１を半導体ウェハ５０の入力用パッド５１に接
触して、入力用プローブカード１０を固定する。

【００２９】次に、オペレータは、出力用プローブカー
ド２０を、半導体ウェハ５０上の測定すべき複数のチッ
プ６０に対してアライメントを行い、出力用プローブ針
２１をその複数のチップ６０のチップ内出力パッド６１
に接触する。

【００３０】そして、入力信号は、入力用プローブカー
ド１０および入力用プローブ針１１を通して半導体ウェ
ハ５０上の全チップ６０に伝送され、これらのチップ６
０のプローブ検査が行われ、結果である出力信号が複数
の測定対象のチップ６０から出力用プローブ針２１およ
び出力用プローブカード２０を介してテスタに伝送さ
れ、チップ６０の良否の判定が行われる。

【００３１】この場合に、入力信号の伝送は、入力用パ
ッド５１から遠いほど遅くなるが、近いチップ６０に遅
延回路を付加することによって、チップ６０間の伝達速
度差を最小限にできる。

【００３２】さらに、オペレータは、出力用プローブカ
ード２０を半導体ウェハ５０上の別の複数チップ６０に
移動して、測定すべきチップ６０を替えて、プローブ検
査を繰り返し行う。

【００３３】従って、本実施例の半導体検査装置によれ
ば、プローブカードを入力用プローブカード１０と出力
用プローブカード２０に分け、入力用プローブカード１
０は固定し、出力用プローブカード２０は半導体ウェハ
５０上を可動とすることによって、従来入力用プローブ
針１１と出力用プローブ針２１が同一プローブカード上
に存在していたものを分けることができ、さらに半導体
ウェハ５０上のチップ６０のテスタによる同時測定数を
増やすことができ、半導体検査工程のスループットを向
上させることができる。

【００３４】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは言うまでもない。

【００３５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【００３６】(1).半導体検査工程の１つであるウェハ上
のチップにおけるプローブ検査工程において、プローブ
カードを入力系信号用プローブカードと出力系信号用プ
ローブカードに分けることにより、従来に比べてテスタ
によるチップの同時測定数を増加させることができ、半
導体検査工程のスループットを向上させることができ
る。

【００３７】(2).チップの同時測定数が増えることによ
り、１枚のプローブカードに配置するプローブ針数が増
えても、従来に比べて高密度になることなく、プローブ
検査における測定精度を向上することができる。

【００３８】(3).プローブ検査工程において、チップの
同時測定数の向上により、外部測定器であるテスタのス
ループットを向上することができる。

【００３９】(4).ウェハ上において、複数チップの共通
した入力信号を短絡し、１カ所または数カ所に集合さ
せ、その先端に入力用パッドを設けることにより、入力
系信号用プローブカードのプローブ針数を低減すること
ができ、プローブカードの高密度化を防止することがで
きる。

【図面の簡単な説明】

【図１】(a),(b) は本発明の一実施例である半導体検査
装置を示す平面図および断面図である。

【図２】本実施例におけるウェハを示す拡大部分平面図
である。

【図３】本実施例におけるウェハを示す拡大部分断面図
である。

【符号の説明】

１０ 入力用プローブカード（入力系信号用プローブカ
ード） １１ 入力用プローブ針 ２０ 出力用プローブカード（出力系信号用プローブカ
ード） ２１ 出力用プローブ針 ３０ プローブカード用ステージ ４０ ウェハ用ステージ ５０ 半導体ウェハ ５１ 入力用パッド ６０ チップ ６１ チップ内出力パッド ６２ チップ内入力パッド ７０ アルミ配線 ８０ 酸化膜（絶縁層）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力信号用のチップ内入力パッドと、出
   力信号用のチップ内出力パッドとが設けられた複数のチ
   ップが形成されている半導体ウェハであって、前記複数
   のチップの前記チップ内入力パッドに供給される共通し
   た入力信号を短絡し、前記半導体ウェハの空領域の１カ
   所または数カ所に集合させ、その先端に入力用パッドを
   設けることを特徴とする半導体ウェハの製造方法。
2. 【請求項２】 前記複数のチップの共通した信号または
   電源の信号線は、該複数のチップの間にあるダイシング
   ライン内に配線が交差しないように、絶縁層を間に挟む
   ことにより立体的に配線することを特徴とする請求項１
   記載の半導体ウェハの製造方法。
3. 【請求項３】 請求項１または２記載の半導体ウェハの
   電気的特性の検査を、導電性のプローブ針が配列された
   プローブカードを用いて行う半導体検査装置であって、
   前記プローブカードを、前記複数のチップへ入力信号を
   供給する前記入力用パッドに接触させ、前記半導体ウェ
   ハ上の所定の位置に固定される入力系信号用プローブカ
   ードと、該複数のチップにおける前記チップ内出力パッ
   ドに接触させ、該半導体ウェハ上の所定の範囲を可動さ
   れる出力系信号用プローブカードとに分離することを特
   徴とする半導体検査装置。