JPH0713976B2 - 電界効果トランジスタの製法 - Google Patents

Description

【発明の詳細な説明】

本発明の分野 本発明は、電界効果トランジスタの製法に関する。

【本発明の背景】

従来、第１図を伴なって次に述べる電界効果トランジス
タが提案されている。 すなわち、半絶縁性半導体基板１を有し、その半絶縁性
半導体基板１内に、その主面側から、例えばＮ型の半導
体能動層２が形成されている。そして、その半導体能動
層２上に、それとの間でショットキ接合３を形成するよ
うに、ゲート電極４が形成されている。 また、半導体能動層２内に、上方からみてショットキ接
合３の両側位置において、それぞれＮ型を有し且つ高い
不純物濃度を有する半導体領域11及び12が、それぞれソ
ース領域及びドレイン領域として形成され、一方、それ
らソース領域及びドレイン領域としての半導体領域11及
び12に、それぞれソース電極５及びドレイン電極６がオ
ーミックに付されている。 この場合、ソース電極５及びドレイン電極６のそれぞれ
とゲート電極４との間に、絶縁層13が延長し、また、シ
ョットキ接合３が、ソース領域及びドレイン領域として
の半導体領域11及び12の内側縁上を横切って延長してい
ない。 以上が従来提案されている電界効果トランジスタの構成
である。 このような構成を有する電界効果トランジスタは、半導
体能動層２のソース領域及びドレイン領域としての半導
体領域11及び12間の領域をチャンネル領域として、電界
効果トランジスタとしての動作を行う。 第１図に示す従来の電界効果トランジスタによれば、高
い不純物濃度を有するソース領域及びドレイン領域とし
ての半導体領域11及び12を有し、そして、それら半導体
領域11及び12にそれぞれソース電極５及びドレイン電極
６が接触しているので、半導体領域11及び12を有さず、
半導体能動層２に、直接、ソース電極及びドレイン電極
が連結されている構成の電界効果トランジスタの場合に
比し、ソース電極５及びドレイン電極６に関する接触抵
抗が低い。 また、ゲート電極４と半導体能動層２との間に形成して
いるショットキ接合３が、ソース領域及びドレイン領域
しての半導体領域11及び12に内側縁上を横切って延長し
ていないので、ショットキ接合３によるゲート電極に間
する静電容量が、ショットキ接合３が半導体領域11及び
12の内側縁上を横切って延長している構成を有する電界
効果トランジスタの場合に比し小さい。 さらに、ゲート電極４と半導体能動層２との間で形成し
ているショットキ接合３の長さにって決められるゲート
長を短くすることによって、高い利得を得ることができ
る。 以上のことから、第１図に示す従来の電界効果トランジ
スタによれば、電界効果トランジスタとしての動作が、
高利得で、且つ高速度で得られる、という特徴を有す
る。 また、従来、上述した特徴を有する第１図に示す電界効
果トランジスタの製法として、第２図を伴なって次に述
べる方法が提案されている。 すなわち、半絶縁性半導体基板１を用意し（第２図
Ａ）、その半絶縁性半導体基板１内にその主面側からＮ
型の半導体能動層２を形成する（第２図Ｂ）。 次に、その半導体能動層２上に、例えば窒化シリコンで
なる絶縁層20と、例えばフォトレジスタでなる層17と、
例えば絶縁材でなる層18とをそれらの順に積層して形成
する（第２図Ｃ）。 次に、層18上に、例えば層17とは材質の異なるフォトレ
ジストでなるマスク層19を所要のパターンに形成する
（第２図Ｄ）。 次に、マスク層19をマスクとする層17及び18に対するエ
ッチング処理により、層18からマスク層19の両側面と略
々同じ両側面を有する層21を形成するとともに、層17か
ら層21の両側面よりも内側に両側面を有する層22を形成
する（第２図Ｅ）。 次に、マスク層19乃至層21をマスクとする半導体能動層
２に対するＮ型不純物のイオン注入処理によって、半導
体能動層２内に、Ｎ型を有し且つ半導体能動層２に比し
高い不純物濃度を有するソース領域及びドレイン領域と
しての半導体領域11及び12を形成する（第２図Ｆ）。 次に、例えば、上方からのスパッタリング処理によっ
て、絶縁層20及びマスク層19上にそれぞれ延長している
例えばSiO₂でなる絶縁層23及び24を形成する（第２図
Ｇ）。この場合、絶縁層23を、上方からみて、絶縁層20
のマスク層19及び層21によって影になっている領域上ま
で延長させて形成する。 次に、絶縁層24を、層22及び21、及びマスク層19ととも
に、所謂リフトオフ法によって除去し、これによって、
絶縁層23を、絶縁層20のその上に層22が形成されていた
領域を外部に臨ませている窓23′を形成しているものと
して得、次で、熱処理によって、半導体領域11及び12を
活性化させる（第２図Ｈ）。この場合、熱処理によっ
て、半導体領域11及び12が、それに含まれているＮ型不
純物が半絶縁性半導体基板１及び半導体能動層２内に拡
散するため、熱処理前に比し一周り大きな形状になる。
たゞし、図では、簡単のため、熱処理によって半導体領
域11及び12が一周り大きな形成になっているようには示
していない。 次に、半導体領域11及び12の内側縁からそれぞれ予定の
距離だけ外方にとった両側面を有し、且つ絶縁層20の絶
縁層23の窓23′に臨む領域上、及び絶縁層23上に連続延
長している例えばフォトレジストでなるマスク25を、形
成する（第２図Ｉ）。 次に、マスク層25をマスクとする絶縁層23及び20に対す
るエッチング処理によって、絶縁層20のマスク層25下の
領域でなる絶縁層26と、絶縁層23のマスク層25下の領域
でなる絶縁層27とを形成する（第２図Ｊ）。 次に、上方からの爾後ソース電極５及びドレイン電極６
になる導電性材の堆積処理によって、ソース領域及びド
レイン領域としての半導体領域11及び12のマスク層25に
よって覆われていない領域上、及びマスク層25上にそれ
ぞれ延長している導電性層28、及び29を形成する（第２
図Ｋ）。 次に、導電性層29を、マスク層25とともに、所謂リフト
オフ法により除去し、次で、絶縁層27をマスクとする絶
縁層26に対するエッチング処理によって、絶縁層26か
ら、半導体能動層２を外部に臨ませる窓30を有する絶縁
層26の絶縁層27下の領域でなる絶縁層31を形成し、よっ
て絶縁層27及び31からなる絶縁層13を形成する（第２図
Ｌ）。 次に、半導体能動層２を上述した窓30を通じて外部に臨
ませる窓32を有する例えばフォトレジストでなるマスク
層33を、絶縁層13おほび導電性層28上に延長して形成す
る（第２図Ｍ）。 次に、上方からの可ショットキ接合形成金属材料の堆積
処理によって、半導体能動層２の窓32及び30を通じて外
部に臨む領域上に、ショットキ接合３を形成するよう
に、絶縁層13上に延長しているゲート電極４を形成する
とともに、マスク層33上に可ショットキ接合形成金属材
料でなる層35を形成する（第２図Ｎ）。 次に、層35をマスク層33とともに所謂リフトオフ法によ
って除去する（第２図Ｏ）。 以上のようにして、導電性層28のソース領域及びドレイ
ン領域として半導体領域11及び12上の領域をそれぞれソ
ース電極５及びドレイン電極６とする、第１図に示す電
界効果トランジスタを得る。 以上が従来提案されている電界効果トランジスタの製法
である。 このような電界効果トランジスタの製法によれば、ソー
ス領域及びドレイン領域としての半導体領域11及び12
が、ゲート電極４と自己整合的に形成されるので、電界
効果トランジスタを、所期の特徴を有するものとして、
容易に製造することができる、という特徴を有する。 また、第２図に示す従来の電界効果トランジスタの製法
の場合、第２図Ｅに示す、層17に対するマスク層19をマ
スクとするエッチング処理によって、層17から層21の両
側面よりも内側に両側面を有する層22を形成する工程に
おいて、その層22を、その両側面間間隔が小になるよう
に形成すれば、これに応じて、ゲート電極４と半導体能
動層２との間に形成されているショットキ接合３を、短
い長さを有するものとして形成することができるので、
高い利得を有する電界効果トランジスタを製造すること
ができる。 しかしながら、第２図に示す従来の電界効果トランジス
タの製法の場合、実際上、層22を、層17からエッチング
処理によって、その層22の両側面間間隔が所要の値で得
られるように形成しても、その層22が、その両側面間間
隔に所要の値から１μｍ程度の誤差を伴なっているもの
として形成されるのが予儀なくされる。このため、マス
ク層19を、その両側面間間隔が１μｍ以下というような
小なる間隔になるように形成し、そして、層22を、その
両側面間間隔が0.5μｍ以下であるというような小な値
で得られるように形成する場合、層22が、その両側面間
間隔を小さな値で得ようとしているその値に対して、大
きな割合の誤差を伴なったものとして形成される。 また、層22を、その両側面間間隔が0.5μｍ以下である
というような小さな値で得られるように形成する場合、
その層22が、強度の弱いものとして形成されるので、そ
の層22を形成して後、第２図Ｇに示す絶縁層23を形成す
るまでの間の工程において、層22に変形が生じたりし
て、層22の両側面間間隔が、各部一様でないものになっ
てしまう。 以上のことから、第２図に示す従来の電界効果トランジ
スタの製法の場合、電界効果トランジスタを高利得を有
し且つ所期の特性を有するものとして容易に形成するこ
とができない、という欠点を有していた。

【本発明の目的】

よって、本発明は、第１図で上述した従来の電界効果ト
ランジスタと同様の構成を有する電界効果トランジスタ
を、第２図で上述した従来の電界効果トランジスタの製
法の欠点を伴うことなしに、容易に、製造することがで
きる、新規な電界効果トランジスタの製法を提供せんと
するものである。

【本発明の開示】

本発明による電界効果トランジスタの製法は、次の順次
の工程を有して、電界効果トランジスタを製造する。 すなわち、（ｉ）半絶縁性半導体基板内に、その主面側
から、所要のパターンを有し且つ所定の導電型を有する
半導体能動層を形成する工程と、（ii）上記半導体能動
層上に第１の絶縁層を形成する工程と、（iii）上記第
１の絶縁層上に、所要のパターンを有するマスク層を形
成する工程と、（iv）上記マスク層をマスクとする上記
半導体能動層内へのイオン注入処理によって、上記半導
体能動層内に、上記半導体能動層と同じ導電型を有し且
つ上記半導体能動層に比し高い不純物濃度を有する第１
及び第２の半導体領域を形成する工程と、（ｖ）上記第
１の絶縁層の上記マスク層下以外の領域、及び上記マス
ク層上に、それぞれ第２の絶縁層、及び第３の絶縁層を
形成する工程と、（vi）上記マスク層を、上記第３の絶
縁層とともに上記第１の絶縁層上から除去して、上記第
２の絶縁層を、上記第１の絶縁層を外部に臨ませる第１
の窓を形成しているものとして得る工程と、（vii）上
記第１及び第２の半導体領域を、熱処理によって、活性
化させるとともに、それに伴い、上記第１の窓に上記第
１の絶縁層を介して臨む、当該熱処理前に比して一周り
大きな形状にし、（viii）上記熱処理後、上記第２の絶
縁層をマスクとする上記第１の絶縁層に対するエッチン
グ処理によって、上記第１の絶縁層に、上記半導体能動
層を上記第１及び第２の半導体領域とともに上記第２の
絶縁層の第１の窓を通じて外部に臨ませる第２の窓を形
成する工程と、（ix）上記半導体能動層、及び上記第１
及び第２の半導体領域の、上記第１の絶縁層の第２の窓
及び上記第２の絶縁層の第１の窓に臨む領域上、及び上
記第２の絶縁層上に、上記第１及び第２の窓を通じて連
続して延長している第４の絶縁層を、上記第１及び第２
の窓に当該第４の絶縁層を介して臨む位置において、上
記第１及び第２の半導体領域が当該第４の絶縁層を介し
て臨まないのに十分な上記第１及び第２の窓よりも小さ
な凹所が形成される厚さに形成する工程と、（ｘ）上記
第４の絶縁層に対するエッチング処理によって、上記第
４の絶縁層から、上記半導体能動層のみを外部に臨ませ
ているが上記第１及び第２の半導体領域を外部に臨ませ
ていない第３の窓を有する第５の絶縁層を形成する工程
と、（xi）上記半導体能動層に、上記第５の絶縁層の第
３の窓を通じてショットキ接合を形成するように連結し
ているゲート電極を形成する工程と、（xii）上記第１
及び第２の絶縁層に、上記第１及び第２の半導体領域を
それぞれ外部に臨ませる上記第１及び第２の絶縁層を通
した第４及び第５の窓を形成する工程と、（xiii）上記
第１及び第２の半導体領域に、上記第４及び第５の窓を
通じてオーミックに連結しているソース電極及びドレイ
ン電極を形成する工程とを有して、電界効果トランジス
タを製造する。 このような本発明による電界効果トランジスタの製法に
よれば、半導体能動層、及び第１及び第２の半導体領域
の第１の絶縁層の第２の窓及び第２の絶縁層の第１の窓
に臨む領域上、及び第２の絶縁層上に、第１及び第２の
窓を通じて連続して延長している第４の絶縁層を形成す
る工程において、その第４の絶縁層を、第１及び第２の
窓に第４の絶縁層を介して臨む位置において、第１及び
第２の半導体領域が第４の絶縁層を介して臨まないのに
十分な第１及び第２の窓よりも小さな凹所が形成される
厚さ以上の厚さで、できるだけ厚い厚さに形成すること
によって、第４の絶縁層に対するエッチング処理によっ
て、第４の絶縁層から、半導体能動層の外部を臨ませて
いる第３の窓を有する第５の絶縁層を形成する工程にお
いて、その第５の絶縁層を、第３の窓の内側面間間隔が
小なるものとして形成することができるので、ゲート電
極を形成する工程において、そのゲート電極を、半導体
能動層との間のショットキ接合の長さが十分小なるもの
として形成することができ、そして、この場合、第４の
絶縁層を厚い厚さに形成することは容易であるので、電
界効果トランジスタを、第２図で上述した従来の電界効
果トランジスタの製法の欠点を伴うことなしに、高利得
を有し且つ所期の特性を有するものとして、容易に、製
造することができる。 また、第１及び第２の半導体領域を、熱処理によって、
活性化させるとともに、熱処理前に比し一周り大きな形
状にさせる工程を有するので、ソース電極及びドレイン
電極を形成する工程後でみて、半導体能動層の第１及び
第２の半導体領域間の長さ（半導体能動層のソース領域
及びドレイン領域間のチャンネル長）をきわめて短くす
ることができ、よって、電界効果トランジスタをより高
速化することができるとともに、より微細化することが
できる。 さらに、それでいて、第５の絶縁層を形成する工程にお
いて、その第５の絶縁層がその第３の窓によって第１及
び第２の半導体領域を外部に臨ませないように形成する
ようにし、従って、第１及び第２の半導体領域の第２及
び第１の半導体領域側の端を第５の絶縁層によって確実
に覆うようにしており、しかも、上述したように、ゲー
ト電極を半導体能動層との間のショットキ接合の長さが
十分小なるものとして形成することができ、従って、第
１及び第２の半導体領域とゲート電極との間の距離を長
くすることができるので、電界効果トランジスタを、第
１及び第２の半導体領域（ソース領域及びドレイン領域
とゲート電極との間で高い耐圧を呈するものとして、容
易に製造することができる。

【本発明の好適な実施例】

第３図は、本発明による電界効果トランジスタの製法の
一例を示し、第２図との対応部分には同一符号を付して
詳細説明を省略する。 第３図に示す本発明による電界効果トランジスタの製法
の一例は、次のとおりである。 すなわち、第２図で上述した従来の電界効果トランジス
タの製法の場合と同様に、半絶縁性半導体基板１を用意
し（第３図Ａ）、その半絶縁性半導体基板１内に、その
主面側からＮ型の半導体能動層２を形成する（第３図
Ｂ）。 次に、その半導体能動層２上に、第２図で上述した従来
の電界効果トランジスタの製法の場合と同様に、例えば
窒化シリコンでなる絶縁層20と、例えばフォトレジスト
でなる層17と、例えば絶縁材でなる層18とをそれらの順
に積層して形成する（第３図Ｃ）。 次に、層18上に、第２図で上述し従来の電界効果トラン
ジスタの製法の場合と同様に、例えば層17とは材質の異
なるフォトレジストでなるマスク19を所要のパターンに
形成する（第３図Ｄ）。 次に、第２図で上述した従来の電界効果トランジスタの
製法の場合と同様に、マスク層19をマスクとする層17及
び18に対するエッチング処理により、層18から、マスク
19の両側面と略々同じ両側面を有する層21を形成すると
ともに、層17から、第２図で上述した従来の電界効果ト
ランジスタの製法の場合における層22に対応している層
22′を形成する（第３図Ｅ）。この場合、層22′は、第
２図で上述した従来の電界効果トランジスタの製法の場
合における層22のように層21の両側面よりも内側に両側
面を有するものとして形成する必要はなく、例えば、図
示のように、層21の両側面と略々同じ両側面を有するも
のとして形成する。 次に、第２図で上述した従来の電界効果トランジスタの
製法の場合に準じて、マスク層19乃至層21及び22をマス
クとする半導体能動層２に対するＮ型不純物のイオン注
入処理によって、半導体能動層２内に、Ｎ型を有し且つ
半導体能動層２に比し高い不純物濃度を有するソース領
域及びドレイン領域としての半導体領域11及び12を形成
する（第３図Ｆ）。 次に、第２図で上述した従来の電界効果トランジスタの
製法の場合に準じて、例えば上方からのスパッタリング
処理によって、絶縁層20及びマスク層19上にそれぞれ延
長している例えばSiO₂でなる絶縁層23及び24を形成する
（第３図Ｇ）。 次に、絶縁層24を、層22′及び21、及びマスク層19とと
もに、所謂リフトオフ法により除去し、絶縁層23を、絶
縁層20のその上に層22′が形成されていた領域を外部に
臨ませている窓23′を形成しているものとして得、次
に、熱処理によって半導体領域11及び12を活性化させる
（第３図Ｈ）。この場合、半導体領域11及び12が、熱処
理によって、半導体領域11及び12に含まれているＮ型不
純物が半絶縁性半導体基板１及び半導体能動層２内に拡
散するため、熱処理前に比し一周り大きな形状になるこ
とから、半導体領域11及び12が絶縁層20を介して、窓2
3′に臨むことになる。 次に、絶縁層23をマスクとする絶縁層20に対するエッチ
ング処理によって、絶縁層20に、半導体能動層２を半導
体領域11及び12とともに絶縁層23の窓23′を通じて外部
に臨ませる窓20′を形成する（第３図Ｉ）。この場合、
窓20′は、絶縁層23の窓23′の内側面と略々同じ内側面
を有するものに形成するのを可とする。 次に、半導体能動層２、及び半導体領域11及び12の、絶
縁層20の窓20′及び絶縁層23の窓23′に臨む領域上、及
び絶縁層23上に、窓20′及び23′を通じて連続延長して
いる、例えば、SiO₂、SiNでなる絶縁層41を、それ自体
は公知の例えばCVD法によって形成する（第３図Ｊ）。
この場合、絶縁層41を、半導体能動層２及び半導体領域
11及び12の、絶縁層20の窓20′及び半導体能動層23の窓
23′に臨む領域上において、窓20′及び23′に対応して
いるが、半導体領域11及び12が自身の絶縁層44を介して
臨まないのに十分な窓20′及び23′よりも一周り小さな
凹部42が形成される厚さに形成する。 次に、絶縁層41に対する、その上方からの、それ自体は
公知の例えば反応性エッチング処理によるいうエッチン
グ処理によって、絶縁層41から、半導体能動層２の絶縁
層20の窓20′及び絶縁層23の窓23′に臨む領域上のみに
延長し且つ絶縁層20及び23とそれらの窓20′及び23′の
内側面と連接しているとともに、半導体能動層２を外部
に臨ませているが半導体領域11及び12を外部に臨ませて
いない窓44を有する絶縁層43を形成する（第３図Ｋ）。 次に、絶縁層43の窓44を通じて、半導体能動層２にショ
ットキ接合３を形成するように連結し、且つ絶縁層43上
に延長している可ショットキ接合形成金属材料でなるゲ
ート電極４を、それ自体は公知の種々の方法によって、
所要のパターンに形成する（第３図Ｌ）。 また、絶縁層20及び23に、半導体領域11及び12をそれぞ
れ外部に臨ませるそれら絶縁層20及び23を通した窓45及
び46を形成し、次に、それら窓45及び46を通じて半導体
領域11及び12にオーミックに連結しているソース電極５
及びドレイン電極６を形成する（第３図Ｌ）。 以上のようにして、第１図に示す従来の電界効果トラン
ジスタと同様の電界効果トランジスタを製造する。 以上が、本発明による電界効果トランジスタの製法の一
例である。 このような本発明による電界効果トランジスタの製法に
よれば、ソース領域及びドレイン領域としての半導体領
域11及び12を、第２図で前述した従来の電界効果トラン
ジスタの製法の場合と同様に、ゲート電極４と自己整合
的に形成することができるので、電界効果トランジスタ
を、所期の特性を有するものとして、容易に、製造する
ことができる。 また、第３図に示す本発明による電界効果トランジスタ
の製法によれば、第３図Ｊに示す、絶縁層41を形成する
工程において、その絶縁層41を、厚い厚さに形成すれ
ば、これに応じて絶縁層41を、それに形成されている凹
所42が相対向する内側面間間隔の小なるものとして形成
され、また、これに応じて、第３図Ｋに示す、窓44を有
する絶縁層43を形成する工程において、その絶縁層43
を、その窓44が内側面間間隔の小なるものとして形成す
ることができ、従って、第３図Ｌに示す、ゲート電極４
を形成する工程において、そのゲート電極４を、それと
半導体能動層２との間のショットキ接合３が短い長さを
有するものとして形成することができる。 また、絶縁層41を、上述したように、凹所42が内側面間
間隔の小なるものとして形成するのは、絶縁層41を、厚
い厚さに形成するだけでよいので、極めて容易である。 以上のことから、第３図に示す本発明による電界効果ト
ランジスタの製法によれば、高利得を有し且つ所期の特
性を有する電界効果トランジスタを、容易に、製造する
ことができる。 また、半導体領域11及び12を、熱処理によって、活性化
させるとともに、熱処理前に比し一周り大きな形状にさ
せる工程を有するので、ソース電極５及びドレイン電極
６を形成する工程後でみて、半導体能動層２の半導体領
域11及び12間の長さ（半導体能動層２のソース領域及び
ドレイン領域間のチャンネル長）をきわめて短くするこ
とができ、よって、電界効果トランジスタをより高速化
することができるとともに、より微細化することができ
る。 さらに、それでいて、絶縁層43を形成する工程におい
て、その絶縁層43がその窓44によって半導体領域11及び
12を外部に臨ませないように形成するようにし、従っ
て、半導体領域11及び12の半導体領域12及び11側の端を
絶縁層43によって確実に覆うようにしており、しかも、
上述したように、ゲート電極４を半導体能動層２との間
のショットキ接合３の長さが十分小なるものとして形成
することができ、従って、半導体領域11及び12とゲート
電極４との間の距離を長くすることができるので、電界
効果トランジスタを、半導体領域11及び12（ソース領域
及びドレイン領域とゲート電極４との間で高い耐圧を呈
するものとして、容易に製造することができる。 なお、上述においては、本発明による電界効果トランジ
スタの製法の１つの例を示したに留まり、本発明の精神
を脱することなしに、種々の変型、変更をなし得るであ
ろう。

【図面の簡単な説明】

第１図は、従来の電界効果トランジスタの一例を示す略
線的断面図である。 第２図Ａ〜Ｏは、第１図に示す従来の電界効果トランジ
スタの製法を示す、順次の工程における略線的断面図で
ある。 第３図Ａ〜Ｌは、本発明による電界効果トランジスタの
製法の一例を示す、順次の工程における略線的平面図で
ある。 １……半絶縁性半導体基板 ２……半導体能動層 ３……ショットキ接合 ４……ゲート電極 ５……ソース電極 ６……ドレイン電極 11、12……半導体領域 17、18……層 19……マスク層 20……絶縁層 20′……窓 21、21′……層 23、24……絶縁層 23′……窓 41……絶縁層 42……凹所 43……絶縁層 44、45、46……窓

Claims (1)

【特許請求の範囲】
1. 【請求項１】半絶縁性半導体基板内に、その主面側か
   ら、所要のパターンを有し且つ所定の導電型を有する半
   導体能動層を形成する工程と、 上記半導体能動層上に第１の絶縁層を形成する工程と、 上記第１の絶縁層上に、所要のパターンを有するマスク
   層を形成する工程と、 上記マスク層をマスクとする上記半導体能動層内へのイ
   オン注入処理によって、上記半導体能動層内に、上記半
   導体能動層と同じ導電型を有し且つ上記半導体能動層に
   比し高い不純物濃度を有する第１及び第２の半導体領域
   を形成する工程と、 上記第１の絶縁層の上記マスク層下以外の領域、及び上
   記マスク層上に、それぞれ第２の絶縁層、及び第３の絶
   縁層を形成する工程と、 上記マスク層を、上記第３の絶縁層とともに上記第１の
   絶縁層上から除去して、上記第２の絶縁層を、上記第１
   の絶縁層を外部に臨ませる第１の窓を形成しているもの
   として得る工程と、 上記第１及び第２の半導体領域を、熱処理によって、活
   性化させるとともに、それに伴い、上記第１の窓に上記
   第１の絶縁層を介して臨む、当該熱処理前に比し一周り
   大きな形状にし、 上記熱処理後、上記第２の絶縁層をマスクとする上記第
   １の絶縁層に対するエッチング処理によって、上記第１
   の絶縁層に、上記半導体能動層を上記第１及び第２の半
   導体領域とともに上記第２の絶縁層の第１の窓を通じて
   外部に臨ませる第２の窓を形成する工程と、 上記半導体能動層、及び上記第１及び第２の半導体領域
   の、上記第１の絶縁層の第２の窓及び上記第２の絶縁層
   の第１の窓に臨む領域上、及び上記第２の絶縁層上に、
   上記第１及び第２の窓を通じて連続して延長している第
   ４の絶縁層を、上記第１及び第２の窓に当該第４の絶縁
   層を介して臨む位置において、上記第１及び第２の半導
   体領域が当該第４の絶縁層を介して臨まないのに十分な
   上記第１及び第２の窓よりも小さな凹所が形成される厚
   さに形成する工程と、 上記第４の絶縁層に対するエッチング処理によって、上
   記第４の絶縁層から、上記半導体能動層のみを外部に臨
   ませているが上記第１及び第２の半導体領域を外部に臨
   ませていない第３の窓を有する第５の絶縁層を形成する
   工程と、 上記半導体能動層に、上記第５の絶縁層の第３の窓を通
   じてショットキ接合を形成するように連結しているゲー
   ト電極を形成する工程と、 上記第１及び第２の絶縁層に、上記第１及び第２の半導
   体領域をそれぞれ外部に臨ませる上記第１及び第２の絶
   縁層を通した第４及び第５の窓を形成する工程と、 上記第１及び第２の半導体領域に、上記第４及び第５の
   窓を通じてオーミックに連結しているソース電極及びド
   レイン電極を形成する工程とを有することを特徴とする
   電界効果トランジスタの製法。