JPH02226727A - Ｌｄｄ型ｍｏｓ半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＬ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　
Ｄｒａｉｎ）構造のＭＯＳ半導体装置の製造方法に関す
るものである。

〔従来の技術〕

従来、この種の製造方法は［特開昭６１−２９６７７２
特開昭６３−４４７６８　Ｊに開示されるものがある。

第２図はＭＯＳ　ＰＥＴのＬＤＤ構造の製造工程図を示
す。

以下、このＬ　Ｄ　Ｄ　ｌＲ造を図面に基づいて述べる
。

先ず、Ｐ型のシリコン基板ｌ上にゲート絶縁膜２を選択
形成した後、ゲート′ｖｌ極用材料を堆積する。この材
料は５９例えば第１の多結晶シリコン層３ａと高融点金
属層３ｂとを順次積層して成る２層膜である。その後、
この電極用材料３ａ、３ｂに対して、所定条件下でプラ
ズマエツチングを施す、このとき、電極用材料３ａ、３
ｂのエンチング速度差により高融点金属層３ｂに庇部３
Ｃを有する断面Ｔ字状のゲート電極３がゲート絶縁膜２
上に形成される（第２図ａ） 次に、上記ゲート電極３をマスクとして、基板ｌとは異
種導電型の不純物を低濃度（ＩＸＩＯ”〜ｌ　ＸＩＱｌ
ａ国−ｔ）にイオン注入してゲート電極３の両側方の基
板１表面にＮ−型の低濃度ソース・ドレイン拡散層４を
形成する（第２図ｂ）。

しかる後、上記不純物と同種導電型で高濃度の不純物（
５Ｘ１０１４．、　Ｉ　Ｘ　１０１４ｃｓ−りを、ゲー
ト電極３をマスクとして、イオン注入し、上記低濃度の
ソース・ドレイン拡散層４に重なるＮ°型の高濃度ソー
ス・ドレイン拡散層６を形成する。これら２重拡散層の
形成は、高濃度不純物より拡散係数の大きな元素を低濃
度不純物として用い、熱処理を加えることによって低濃
度ソース・ドレイン拡散層４の外側に高濃度ソース・ド
レイン拡散層６が重なるように制御されていた（第２図
Ｃ）。

〔発明が解決しようとする課題〕

然し乍ら、従来方法においては、ゲート電極３の庇部３
Ｃが存在するため回路の設計余裕が小さくなり、素子の
微細化が困難になるという問題点があった。

例えば、第３図に示す如く、かかるゲート電極３を、ス
タックキャパシタ型ＤＲＡＭのメモリセル内のトランス
ファゲートに用いた場合、コンタクトホール１２．１５
とこれらコンタクトホール１２．１５間に介在するゲー
ト電極３との合せ余裕が非常に小さくなり、合せ不良等
が発生し、回路を高精度に得ることができないという問
題点があった。

尚、１０はアクティブ領域、１３は第２の多結晶シリコ
ン層、１４は第３の多結晶シリコン層（セル・プレート
のウィンドウ）及び１６は配線層である。

本発明の目的は上述の問題点に鑑み、ゲート電極の庇部
を除去し、回路の微細化が容易になるＬＤＤ型ＭＯＳ半
導体装置の製造方法を提供するものである。

〔課題を解決するための手段〕

本発明は上述した目的を達成するため、第１導電型の基
板の所定領域上に、ゲート絶縁膜を形成する工程と、該
ゲート絶縁膜上にゲート電極材料を堆積する工程と、該
ゲート電極材料を、その基板側の巾が上面側のｒｌ＋よ
りも小さくなるようにプラズマエツチングして、断面Ｔ
字状のゲート電極を形成する工程と、該ゲート電極をマ
スクにして、第２導電型の不純物を注入し、上記基板表
面に高１度ソース・ドレイン拡散層を形成する工程と、
上記ゲート電極のｌ】広の上部を除去する工程と、上記
ゲート電極をマスクにして、第２導電型の不純物を注入
し、上記基板表面に低濃度ソース・ドレイン拡散層を形
成する工程とを含むものである。

〔作　用〕

本発明においては、高濃度ソース・ドレイン拡ｌ＆層が
）１」の広いゲート電極をマスクにし、低濃度ソース・
ドレイン拡散層は１１の狭いゲート電極をマスクにして
不純物の注入を以て形成されるので、ソース・ドレイン
拡散層が容易且つ高精度に得られる。又、１１１の狭い
ゲート電極は、予めＴ字状に形成されたゲート電極の１
１広の上部を除去することに・よって容易に得られる。

よって、後工程でのゲート電極と他の素子との合せ余裕
が大幅に増大される。

〔実施例〕

以下、本発明製造方法に係る一実施例を第１図にその工
程図を示して説明する。

先ず、Ｐ型のシリコン単結晶半導体基！（以下基板と称
す）１０１のゲート形成領域上に、熱酸化によってゲー
ト絶縁膜１０２を３００人程以下択形成する。その後、
全面に多結晶シリコン層１０３を２０００〜４０００人
程度堆積する。以上多結晶シリコン層１０３には導電性
をもたせ、且つ低抵抗にするためリン等の不純物を５Ｘ
ｌＯ”ｃｓ−”程度の濃度で熱拡散法あるいはイオン注
入法を用いてドーピングする。その後、上記多結晶シリ
コン層」０３上にシリコン含有量が５ｗｔ％程度以下の
タングステン・シリサイド或いはモリブデン・シリサイ
ド等のシリサイド層１０４を３０００人程度積層形成す
る。しかる後、このシリサイド層１０４上にホトレジス
トパターンを形成し、このホトレジストパターンをマス
クとして、シリサイド層１０４及び多結晶シリコン層１
０３に対し、ＣＦ４ガスを用いたプラズマエツチングを
所定条件下で順次行なう、このとき、上記シリサイド層
１０４と多結晶シリコン層１０３とのエツチング速度差
を利用して、シリサイド層１０４に庇部１０４ａを有す
る断面Ｔ字状のゲート電極１０７をゲート絶縁膜１０２
上に形成する（第１図ａ）ｅ 続いて、上記ホトレジストを除去後、パターニングされ
たシリサイド層１０４をマスクとして、ヒ素等の高濃度
の不純物をイオン注入し、ゲート電極１０７の両側面か
ら０．２〜０．３ｎ程度離れた基Ｆｉ１０１表面に不純
物４度が１ｘｌＯ目ｃｍ−茸程度でＮ°型の高濃度ソー
ス・ドレイン拡散層１０５を深く形成する（第１図ｂ）
。

次いで、乾燥酸素雰囲気中において、熱処理を行ない、
上記高濃度ソース・ドレイン拡散層１０５の接合深さを
０．２〜０　、３　ｐｅａとすると、シリサイド層１０
４を剥離若しくは除去する０例えば、シリサイド層１０
４にモリブデン・シリサイドを用いた場合、熱処理によ
ってシリサイド層１０４はモリブデン酸化膜（Ｍｏｓｓ
）　となり、これは７９０℃で昇華する。又、シリサイ
ド層１０４にタングステン・シリサイドを用いた場合は
シリコン含有量が充分に低ければ９００上程度の熱処理
によりて多結晶シリコン層１０３より容易に剥離する（
第１図Ｃ）。

その後、多結晶シリコン層１０３をマスクとして、リン
等の不純物をイオン注入して、多結晶シリコン層１０３
に隣接する基１１０１の表面に不純物濃度が１ｘｔｏ”
（２）°２２度のＮ−型低濃度ソースドレイン拡散層１
０６を浅く形成する（第１図ｄ）。

しかる後、周知の技術を以て中間絶縁膜、配線用金属パ
ターン及び保護用絶縁膜を形成し、ＬＤＤ構造のＭＯＳ
　Ｆｆ！Ｔを完成する。

尚、本発明はＮＨＯ２ＰＥＴに限定されるものではなく
、微細化を目的とする他の半導体素子にも広く適用され
る。又、シリサイド層１０４に代えて高融点金属を用い
ても良い。

〔発明の効果〕

以上説明したように本発明によれば、ゲート電極の中広
の上部、所謂底部が後工程に残らないため、ゲート電極
と他の素子、特にコンタクトホールとの合せ余裕が大幅
に増大できる他、ソース・ドレイン拡散層の形成は、シ
リサイド層及び多結晶シリコン層を順次マスクとするイ
オン注入法を以て行なわれるため、ＬＤＤ構造が容易且
つ高精度に得られる。従って、半導体回路装置の微細化
が容易にできる。又、ゲート電極がコンパクトになるの
で、装置の平坦度が増し、配線が容易となり、製造歩留
りが向上できる等の特有の効果により上述の課題を解決
し得る。

【図面の簡単な説明】

第１図は本発明方法の実施例に係わる製造工程図、第２
図及び第３図は従来例を示すもので、第２図は製造工程
図、第３図は装置のパターン図である。 １０１・・・シリコン基板、１０２・・・ゲート＆！ｌ
縁膜、１０３・・・多結晶シリコン層、１０４・・・シ
リサイド層、１０４ａ・・・庇部、１０５・・・高濃度
ソース・ドレイン拡散層、１０６・・・低濃度ソース・
ドレイン拡散層、１０７・・・ゲート重陽。 ４匙来、蒙ゴ【のパターン図 第３図

Claims (1)

1. 【特許請求の範囲】 第１導電型の基板の所定領域上に、ゲート絶縁膜を形成
   する工程と、 該ゲート絶縁膜上にゲート電極材料を堆積する工程と、 該ゲート電極材料を、その基板側の巾が上面側の巾より
   も小さくなるようにプラズマエッチングして、断面Ｔ字
   状のゲート電極を形成する工程と該ゲート電極をマスク
   にして、第２導電型の不純物を注入し、上記基板表面に
   高濃度ソース・ドレイン拡散層を形成する工程と、 上記ゲート電極の巾広の上部を除去する工程と、上記ゲ
   ート電極をマスクにして、第２導電型の不純物を注入し
   、上記基板表面に低濃度ソース・ドレイン拡散層を形成
   する工程とを含むことを特徴とするＬＤＤ型ＭＯＳ半導
   体装置の製造方法。