JPH0714047B2 - 電荷転送デバイス - Google Patents
電荷転送デバイスInfo
- Publication number
- JPH0714047B2 JPH0714047B2 JP60263905A JP26390585A JPH0714047B2 JP H0714047 B2 JPH0714047 B2 JP H0714047B2 JP 60263905 A JP60263905 A JP 60263905A JP 26390585 A JP26390585 A JP 26390585A JP H0714047 B2 JPH0714047 B2 JP H0714047B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- potential
- iii
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 108091006146 Channels Proteins 0.000 description 15
- 238000002513 implantation Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- MCMSPRNYOJJPIZ-UHFFFAOYSA-N cadmium;mercury;tellurium Chemical compound [Cd]=[Te]=[Hg] MCMSPRNYOJJPIZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は電荷転送デバイスに関し、特に各セルの一部の
半導体の表面に反転層が含まれ、その反転層の仮想電極
としての働きによりセル領域をゲート誘導のポテンシャ
ル変化から防護するようにした埋め込みチャネル型電荷
転送デバイス（CCD）に関するものである。
半導体の表面に反転層が含まれ、その反転層の仮想電極
としての働きによりセル領域をゲート誘導のポテンシャ
ル変化から防護するようにした埋め込みチャネル型電荷
転送デバイス（CCD）に関するものである。
背景技術 単相CCDは、例えばCCDの信号チャネル上に連続的な導体
ゲート層を設けたものが知られている。この単相CCDは
表面チャネル装置、すなわち半導体表面を信号電荷パケ
ットが移動するようにしたCCDである。このような単相C
CDは通常の多相CCDに比較して信号処理能力が小さく、
大振幅のクロックパルスを必要とする欠点がある。
ゲート層を設けたものが知られている。この単相CCDは
表面チャネル装置、すなわち半導体表面を信号電荷パケ
ットが移動するようにしたCCDである。このような単相C
CDは通常の多相CCDに比較して信号処理能力が小さく、
大振幅のクロックパルスを必要とする欠点がある。
また、埋め込みチャネル型CCDは、半導体薄層内の誘導
チャネルの中で可動電荷の蓄積および転送が行われる。
一般の表面の移動型CCDでは通常、酸化物とシリコンの
間の界面でトラッピング効果を生じるが、埋め込みチャ
ネル型CCDではこのトラッピング効果を防ぐことができ
るため、電荷転送効率が向上する。また、界面における
キャリア分散がなくなるため、電荷転送効率も高められ
る。その結果、従来より高い周波数での動作が可能であ
る。
チャネルの中で可動電荷の蓄積および転送が行われる。
一般の表面の移動型CCDでは通常、酸化物とシリコンの
間の界面でトラッピング効果を生じるが、埋め込みチャ
ネル型CCDではこのトラッピング効果を防ぐことができ
るため、電荷転送効率が向上する。また、界面における
キャリア分散がなくなるため、電荷転送効率も高められ
る。その結果、従来より高い周波数での動作が可能であ
る。
このような埋め込みチャネル型の単相CCDとしてVP−CCD
（バーチャルフェイズCCD）がある。これは例えば、多
重セル型信号チャネルに含まれる各セルが４つの領域Ｉ
II III IVを有し、これらの領域内には、半導体表
面から適切な深さまで不純物の打込みまたは拡散が行わ
れ、各領域の不純物分布はそれぞれ異なっている。少な
くとも領域IIIの上面にはゲート電極が設けられ、各領
域固有の不純物分布によって、ゲートオン時、ゲートオ
フ時の各領域内発生最大ポテンシャルが決定される。領
域III IVの半導体表面には反転層が設けられ、この反
転層によって領域III IVがゲート電極に印加された電
圧によるポテンシャル変化から防護され、ゲート電極に
印加される電圧のオン、オフによりポテンシャルが変化
しない。したがって、ゲート電極に単相のクロック信号
を印加することにより領域Ｉ IIのポテンシャル最大値
は領域III IVの固定的ポテンシャル最大値を基準とし
て反復的に上下する。そして両方のゲート状態において
領域IIのポテンシャル最大値が領域Ｉより高く、領域IV
のポテンシャル最大値が領域IIIより高く保たれている
から、電荷移動の方向性が得られる。
（バーチャルフェイズCCD）がある。これは例えば、多
重セル型信号チャネルに含まれる各セルが４つの領域Ｉ
II III IVを有し、これらの領域内には、半導体表
面から適切な深さまで不純物の打込みまたは拡散が行わ
れ、各領域の不純物分布はそれぞれ異なっている。少な
くとも領域IIIの上面にはゲート電極が設けられ、各領
域固有の不純物分布によって、ゲートオン時、ゲートオ
フ時の各領域内発生最大ポテンシャルが決定される。領
域III IVの半導体表面には反転層が設けられ、この反
転層によって領域III IVがゲート電極に印加された電
圧によるポテンシャル変化から防護され、ゲート電極に
印加される電圧のオン、オフによりポテンシャルが変化
しない。したがって、ゲート電極に単相のクロック信号
を印加することにより領域Ｉ IIのポテンシャル最大値
は領域III IVの固定的ポテンシャル最大値を基準とし
て反復的に上下する。そして両方のゲート状態において
領域IIのポテンシャル最大値が領域Ｉより高く、領域IV
のポテンシャル最大値が領域IIIより高く保たれている
から、電荷移動の方向性が得られる。
このようなVP−CCDは撮像素子として用いる場合、従来
のFT−CCDのように半導体層の前面を電荷転送用のポリ
シリコン電極により被覆しているものとは異なり、領域
Ｉ IIのみをポリシリコン電極により被覆すればよいか
ら入射光に対する感度が良い。
のFT−CCDのように半導体層の前面を電荷転送用のポリ
シリコン電極により被覆しているものとは異なり、領域
Ｉ IIのみをポリシリコン電極により被覆すればよいか
ら入射光に対する感度が良い。
しかし、このようなVP−CCDは各領域のポテンシャル最
大値が異なるようにするため、各領域の不純物分布が異
なるように各領域に不純物の打込みまたは拡散を行うた
め製造が難しかった。すなわち、領域と領域の境におい
て打込みまたは拡散された不純物分布の領域が重なるこ
とにより、または領域と領域の間に不純物分布のない隙
間が生じることにより不純物の分布を所望のものとする
ことができなかった。特にゲート電極の形成されない領
域においては最上部に反転層が設けられるため、ポテン
シャル最大値の異なる２つの領域を不純物の打込みまた
は拡散により形成した後、この２つの領域の上部に均一
に不純物の打込みまたは拡散を行うことにより反転層の
領域を形成しなければならず、製造が難しかった。
大値が異なるようにするため、各領域の不純物分布が異
なるように各領域に不純物の打込みまたは拡散を行うた
め製造が難しかった。すなわち、領域と領域の境におい
て打込みまたは拡散された不純物分布の領域が重なるこ
とにより、または領域と領域の間に不純物分布のない隙
間が生じることにより不純物の分布を所望のものとする
ことができなかった。特にゲート電極の形成されない領
域においては最上部に反転層が設けられるため、ポテン
シャル最大値の異なる２つの領域を不純物の打込みまた
は拡散により形成した後、この２つの領域の上部に均一
に不純物の打込みまたは拡散を行うことにより反転層の
領域を形成しなければならず、製造が難しかった。
目 的 本発明はこのような従来技術の欠点を解消し、製造が容
易で、しかも高密度化できる電荷転送デバイスを提供す
ることを目的とする。
易で、しかも高密度化できる電荷転送デバイスを提供す
ることを目的とする。
発明の開示 本発明によれば、一伝導型の半導体基板の一方の主表面
に、複数のセルを含む逆伝導型の埋め込みチャネルを有
し、各セルの一部の半導体表面にゲート電極を形成する
とともに、ゲート電極の形成されない半導体表面に形成
された反転層によって、ゲート誘導によるポテンシャル
変化から各セルの一部が選択的に防護されている電荷転
送デバイスは、各セルの反転層が形成されている領域は
ポテンシャルが均一に形成されるとともにゲート電極の
形成された領域は少なくとも２つのポテンシャルが形成
されているものである。
に、複数のセルを含む逆伝導型の埋め込みチャネルを有
し、各セルの一部の半導体表面にゲート電極を形成する
とともに、ゲート電極の形成されない半導体表面に形成
された反転層によって、ゲート誘導によるポテンシャル
変化から各セルの一部が選択的に防護されている電荷転
送デバイスは、各セルの反転層が形成されている領域は
ポテンシャルが均一に形成されるとともにゲート電極の
形成された領域は少なくとも２つのポテンシャルが形成
されているものである。
実施例の説明 次に添付図面を参照して本発明による電荷転送デバイス
の実施例を詳細に説明する。
の実施例を詳細に説明する。
第１図に本発明による電荷転送デバイスのチャネル方向
の断面が示されている。
の断面が示されている。
ｐ型シリコンの基板２に形成されたｎ型領域４によりｎ
型のCCDチャネルが形成されている。複数のセルが互い
に分離された状態でチャネルの長手方向に伸びており、
各セルは３つの領域Ｉ II IIIを有している。ｎ型チ
ャネルを形成するｎ型領域４は後述するように３つの領
域Ｉ II IIIごとにそれぞれ異なった量の不純物（ド
ナー）が打ち込まれている。領域IIIのｎ型領域４の上
部にはｐ型領域６が形成されている。このｐ型領域６は
領域IIIにおいて、ゲート誘導によるポテンシャル変化
を受けないようにするための遮蔽効果を持つ仮想電極と
して機能する。ｐ型領域６の厚さは0.15〜0.7μｍ、好
ましくは0.2〜0.4μｍとする。領域IIIにおいては、ｎ
型領域４の上部に絶縁膜８を介して電荷転送のためのク
ロックパルスを印加するゲート電極10が配置され、この
ゲート電極10はアコーディオンスイッチによりクロック
パルス源に接続されている。ゲート電極10および領域II
Iの上面はPSGなどにより形成されるパッシベーション膜
12により覆われている。
型のCCDチャネルが形成されている。複数のセルが互い
に分離された状態でチャネルの長手方向に伸びており、
各セルは３つの領域Ｉ II IIIを有している。ｎ型チ
ャネルを形成するｎ型領域４は後述するように３つの領
域Ｉ II IIIごとにそれぞれ異なった量の不純物（ド
ナー）が打ち込まれている。領域IIIのｎ型領域４の上
部にはｐ型領域６が形成されている。このｐ型領域６は
領域IIIにおいて、ゲート誘導によるポテンシャル変化
を受けないようにするための遮蔽効果を持つ仮想電極と
して機能する。ｐ型領域６の厚さは0.15〜0.7μｍ、好
ましくは0.2〜0.4μｍとする。領域IIIにおいては、ｎ
型領域４の上部に絶縁膜８を介して電荷転送のためのク
ロックパルスを印加するゲート電極10が配置され、この
ゲート電極10はアコーディオンスイッチによりクロック
パルス源に接続されている。ゲート電極10および領域II
Iの上面はPSGなどにより形成されるパッシベーション膜
12により覆われている。
領域IIIのｎ型チャネルのポテンシャル上限値は打ち込
まれたドナー不純物の量によって決定され、固定されて
いる。一方、領域Ｉ IIのｎ型チャネルのポテンシャル
上限値はゲート電極10に印加されるクロックパルスによ
るゲートポテンシャルと打ち込まれたドナー不純物の量
によって決定され、可変である。これらの３つの領域の
３つのポテンシャルによって電荷を転送する。
まれたドナー不純物の量によって決定され、固定されて
いる。一方、領域Ｉ IIのｎ型チャネルのポテンシャル
上限値はゲート電極10に印加されるクロックパルスによ
るゲートポテンシャルと打ち込まれたドナー不純物の量
によって決定され、可変である。これらの３つの領域の
３つのポテンシャルによって電荷を転送する。
基板２のドーピング密度は、１×1014〜１×1016/cm３
である。
である。
第２図に領域Ｉ II IIIの不純物濃度分布を示す。燐
のドーピング量は領域Ｉに対しては少量、領域IIに対し
ては多量、領域IIIに対してはさらに多量に行われてい
る。硼素のドーピング量は領域IIIにおいて、燐のドー
ピングに比較して浅く打ち込まれている。
のドーピング量は領域Ｉに対しては少量、領域IIに対し
ては多量、領域IIIに対してはさらに多量に行われてい
る。硼素のドーピング量は領域IIIにおいて、燐のドー
ピングに比較して浅く打ち込まれている。
第３図（ａ）（ｂ）には、与えられたゲートポテンシャ
ル条件における各セル内の３つの埋め込みチャネル領域
のそれぞれのポテンシャル状態が半導体の表面からの距
離の関数として表わされている。第３図（ａ）はゲート
オン時（基板に対してゲート電極10に電圧を印加した状
態）における領域Ｉ II IIIのポテンシャル状態を示
す。
ル条件における各セル内の３つの埋め込みチャネル領域
のそれぞれのポテンシャル状態が半導体の表面からの距
離の関数として表わされている。第３図（ａ）はゲート
オン時（基板に対してゲート電極10に電圧を印加した状
態）における領域Ｉ II IIIのポテンシャル状態を示
す。
第３図（ｂ）はゲートオフ時（ゲート電極10に電圧を印
加しない状態）における領域Ｉ II IIIのポテンシャ
ル状態を示す。
加しない状態）における領域Ｉ II IIIのポテンシャ
ル状態を示す。
第３図（ａ）（ｂ）からわかるように、ゲートオン時に
は各領域のポテンシャルの最大値φmaxの間に次の関係
が成り立つ。
は各領域のポテンシャルの最大値φmaxの間に次の関係
が成り立つ。
φmax II＞φmax I＞φmax III 一方、ゲートオフ時には次の関係が成り立つ。
φmax III＞φmax II＞φmax I 電荷転送は、ゲート電圧（ゲート電極10に印加する電
圧）がオン、オフの状態を繰り返すことにより行われ
る。
圧）がオン、オフの状態を繰り返すことにより行われ
る。
第４図に各領域のポテンシャルの最大値φmaxがポテン
シャル井戸の階段状パターンで表されている。ゲートオ
ン状態の場合は、太線で示されるポテンシャル井戸パタ
ーンで表され、そのパターンは領域IIIを始点として右
側に下がっていく３段階ポテンシャルパターンになって
おり、領域IIが最低レベルになっている。一方、ゲート
オフ状態の場合は、領域Ｉを始点として右側に下がって
いく３段階ポテンシャルパターンになっている。
シャル井戸の階段状パターンで表されている。ゲートオ
ン状態の場合は、太線で示されるポテンシャル井戸パタ
ーンで表され、そのパターンは領域IIIを始点として右
側に下がっていく３段階ポテンシャルパターンになって
おり、領域IIが最低レベルになっている。一方、ゲート
オフ状態の場合は、領域Ｉを始点として右側に下がって
いく３段階ポテンシャルパターンになっている。
例えば領域IIに蓄積される信号電荷について考えると、
ゲートオン時には領域IIのφmaxが最も高くなっている
ので、電子電荷はこの領域内に閉じ込められる。ゲート
オフになると、φmax IIおよびφmax Iは共に低下す
る。このとき領域IIIはｐ型領域６の反転層によってゲ
ートポテンシャルから遮蔽されているから、φmax III
は一定である。この時点で領域IIIのポテンシャルが領
域IIよりも高くなるから、領域IIIに信号電荷が移動す
る。Ｐ型領域６は仮想電極を形成する。ゲートポテンシ
ャルを再びオン状態に引き上げると、後述するように電
荷の移動に方向性が与えられているから、電荷は領域II
Iから第４図の右方向の領域Ｉを通して領域IIへと流れ
る。このようにして電荷転送はゲート電極10にパルスを
印加することによって行われる。
ゲートオン時には領域IIのφmaxが最も高くなっている
ので、電子電荷はこの領域内に閉じ込められる。ゲート
オフになると、φmax IIおよびφmax Iは共に低下す
る。このとき領域IIIはｐ型領域６の反転層によってゲ
ートポテンシャルから遮蔽されているから、φmax III
は一定である。この時点で領域IIIのポテンシャルが領
域IIよりも高くなるから、領域IIIに信号電荷が移動す
る。Ｐ型領域６は仮想電極を形成する。ゲートポテンシ
ャルを再びオン状態に引き上げると、後述するように電
荷の移動に方向性が与えられているから、電荷は領域II
Iから第４図の右方向の領域Ｉを通して領域IIへと流れ
る。このようにして電荷転送はゲート電極10にパルスを
印加することによって行われる。
第５図には本発明による電荷転送デバイスの他の実施例
の断面が示されている。
の断面が示されている。
この実施例においては、領域Ｉ IIの埋め込みチャネル
は等しいポテンシャルに形成され、領域Ｉ II上のゲー
ト電極10a、10bに異なった大きさの電圧を印加すること
により領域IIのポテンシャルが領域Ｉのポテンシャルよ
りも大きくなるようにされている。
は等しいポテンシャルに形成され、領域Ｉ II上のゲー
ト電極10a、10bに異なった大きさの電圧を印加すること
により領域IIのポテンシャルが領域Ｉのポテンシャルよ
りも大きくなるようにされている。
第６図により第１図の実施例のゲート電極10への電圧の
印加による電荷転送の動作について説明する。
印加による電荷転送の動作について説明する。
各ゲート電極はアコーディオン回路120を通して３相の
パルス発生源132、134、136に順次接続されている。セ
ル201の領域IIIには電荷が蓄積されていないものとす
る。まず電極201にパルスが印加されると、電極201下部
の領域Ｉ IIはポテンシャルが大となり、セル202の領
域IIIに蓄積されていた電荷は電極101下部の領域Ｉを通
して領域IIに移動する。次に電極201にパルスが印加さ
れなくなると、電極201下部の領域Ｉ IIはポテンシャ
ルが小となり、領域IIのポテンシャルが領域IIIよりも
小となるから、領域IIに蓄積されていた電荷はセル201
の領域IIIに移動する。
パルス発生源132、134、136に順次接続されている。セ
ル201の領域IIIには電荷が蓄積されていないものとす
る。まず電極201にパルスが印加されると、電極201下部
の領域Ｉ IIはポテンシャルが大となり、セル202の領
域IIIに蓄積されていた電荷は電極101下部の領域Ｉを通
して領域IIに移動する。次に電極201にパルスが印加さ
れなくなると、電極201下部の領域Ｉ IIはポテンシャ
ルが小となり、領域IIのポテンシャルが領域IIIよりも
小となるから、領域IIに蓄積されていた電荷はセル201
の領域IIIに移動する。
次に電極101は電圧を印加しない状態のままで、電極102
にパルスを印加すると、電極102下部のポテンシャルが
大となり、電極102下部の領域Ｉ IIはセル203の領域II
Iよりもポテンシャルが大となるから、セル203の領域II
Iに蓄積されていた電荷が電極102下部の領域Ｉを通して
領域IIに移動する。このとき、電極102下部の領域IIは
セル202の領域IIIよりもポテンシャルが大となっている
が、セル202の領域IIIに蓄積されていた電荷は前記の動
作によりセル201の領域IIIに移動してしまっているか
ら、セル202の領域IIIに蓄積されている電荷が電極102
下部の領域IIに入り込むことはない。
にパルスを印加すると、電極102下部のポテンシャルが
大となり、電極102下部の領域Ｉ IIはセル203の領域II
Iよりもポテンシャルが大となるから、セル203の領域II
Iに蓄積されていた電荷が電極102下部の領域Ｉを通して
領域IIに移動する。このとき、電極102下部の領域IIは
セル202の領域IIIよりもポテンシャルが大となっている
が、セル202の領域IIIに蓄積されていた電荷は前記の動
作によりセル201の領域IIIに移動してしまっているか
ら、セル202の領域IIIに蓄積されている電荷が電極102
下部の領域IIに入り込むことはない。
電極102にパルスが印加されなくなると、電極102下部の
領域Ｉ IIのポテンシャルが小となり、電極102下部の
領域IIに移動していた電荷はセル202の領域IIIに移動す
る。
領域Ｉ IIのポテンシャルが小となり、電極102下部の
領域IIに移動していた電荷はセル202の領域IIIに移動す
る。
同様に電極103にパルスをオンオフすることによりセル2
04の領域IIIに蓄積されている電荷をセル203の領域III
に移動させる。次に同様に電極104にパルスをオンオフ
することにより、セル205の領域IIIに蓄積されている電
荷をセル204の領域IIIに移動させる。このとき同時に電
極101の右にあるゲート電極（図示せず）にパルスが印
加され、セル201の領域IIIに蓄積されていた電荷が他の
CCDなど（図示せず）に転送される。
04の領域IIIに蓄積されている電荷をセル203の領域III
に移動させる。次に同様に電極104にパルスをオンオフ
することにより、セル205の領域IIIに蓄積されている電
荷をセル204の領域IIIに移動させる。このとき同時に電
極101の右にあるゲート電極（図示せず）にパルスが印
加され、セル201の領域IIIに蓄積されていた電荷が他の
CCDなど（図示せず）に転送される。
次に電極102および電極105にパルスが印加され、セル20
3の領域IIIに蓄積されていた電荷がセル202の領域III
に、セル206の領域IIIに蓄積されていた電荷がセル205
の領域IIIに、それぞれ移動する。このようにして順次
電荷を転送する。すなわち、最初の３つの電極に順次パ
ルスを印加して３つの電荷を転送した後、最初の３つの
電極および次の３つの電極に順次パルスを印加し、６つ
の電荷を転送する。さらにこれら６つの電極および次の
３つの電極に順次パルスを印加し、９つの電荷を転送す
る。アコーディオン回路120はこのように各電極に印加
するパルスを制御する。
3の領域IIIに蓄積されていた電荷がセル202の領域III
に、セル206の領域IIIに蓄積されていた電荷がセル205
の領域IIIに、それぞれ移動する。このようにして順次
電荷を転送する。すなわち、最初の３つの電極に順次パ
ルスを印加して３つの電荷を転送した後、最初の３つの
電極および次の３つの電極に順次パルスを印加し、６つ
の電荷を転送する。さらにこれら６つの電極および次の
３つの電極に順次パルスを印加し、９つの電荷を転送す
る。アコーディオン回路120はこのように各電極に印加
するパルスを制御する。
第７図に示すように領域12の上部にそれぞれゲート電極
を設けたものの場合には、それぞれの領域Ｉ IIの上部
の一対のゲート電極に領域Ｉよりも領域IIが大きいポテ
ンシャルとなるように異なる電圧を同時に印加してもよ
いし、または一対の電極に順次に電圧を印加してもよ
い。
を設けたものの場合には、それぞれの領域Ｉ IIの上部
の一対のゲート電極に領域Ｉよりも領域IIが大きいポテ
ンシャルとなるように異なる電圧を同時に印加してもよ
いし、または一対の電極に順次に電圧を印加してもよ
い。
第８図に本発明の電荷転送デバイスを撮像装置として用
いた場合の電荷転送および各ゲート電極に印加するパル
ス電圧の例を示す。
いた場合の電荷転送および各ゲート電極に印加するパル
ス電圧の例を示す。
第８図において、時刻０のときにはゲート114および113
にパルスが印加され、ゲート111、112にはパルスが印加
されていない。したがって、セル215に蓄積されていた
電荷Ａはゲート114下部の領域IIに移動している。時刻t
1においてゲート112もオンとなり、時刻t2においてゲー
ト114がオフとなると、ゲート114下部の領域IIに移動し
ていた電荷Ａはゲート113下部の領域IIに移動する。時
刻t3においてゲート111がオンとなり、時刻t4において
ゲート113がオフとなると、ゲート113下部の領域IIに移
動していた電荷Ａはゲート112下部の領域IIに移動す
る。時刻t6においてゲート112がオフとなると、ゲート1
12下部の領域IIに移動していた電荷Ａはゲート111下部
の領域IIに移動する。さらに時刻t8においてゲート111
がオフとなると、ゲート111下部の領域IIに移動してい
た電荷Ａは水平転送用CCD302に移動する。このようにし
てセル215に蓄積されていた電荷Ａを水平に１行同時に
水平転送用CCD302に転送する。水平転送用CCD302に転送
された電荷Ａは水平転送用CCD302により水平に転送さ
れ、水平走査期間T11に１本の走査線の出力として出力
される。
にパルスが印加され、ゲート111、112にはパルスが印加
されていない。したがって、セル215に蓄積されていた
電荷Ａはゲート114下部の領域IIに移動している。時刻t
1においてゲート112もオンとなり、時刻t2においてゲー
ト114がオフとなると、ゲート114下部の領域IIに移動し
ていた電荷Ａはゲート113下部の領域IIに移動する。時
刻t3においてゲート111がオンとなり、時刻t4において
ゲート113がオフとなると、ゲート113下部の領域IIに移
動していた電荷Ａはゲート112下部の領域IIに移動す
る。時刻t6においてゲート112がオフとなると、ゲート1
12下部の領域IIに移動していた電荷Ａはゲート111下部
の領域IIに移動する。さらに時刻t8においてゲート111
がオフとなると、ゲート111下部の領域IIに移動してい
た電荷Ａは水平転送用CCD302に移動する。このようにし
てセル215に蓄積されていた電荷Ａを水平に１行同時に
水平転送用CCD302に転送する。水平転送用CCD302に転送
された電荷Ａは水平転送用CCD302により水平に転送さ
れ、水平走査期間T11に１本の走査線の出力として出力
される。
上記の電荷Ａの垂直方向への転送の間、時刻t3において
ゲート111がオンとなると同時にゲート115がオンとな
り、セル216の領域IIIに蓄積されていた電荷Ｂがゲート
115下部の領域IIに移動する。また、時刻t5においてゲ
ート114が、時刻t7においてゲート113がオンとなり、時
刻t8においてゲート115がオフとなると、ゲート115下部
の領域IIに移動していた電荷Ｂがゲート114下部の領域I
Iに移動する。同様にして電荷Ｂは水平転送用CCD302に
転送され、水平転送用CCD302により水平に転送され、水
平走査期間T12に１本の走査線の出力として出力され
る。
ゲート111がオンとなると同時にゲート115がオンとな
り、セル216の領域IIIに蓄積されていた電荷Ｂがゲート
115下部の領域IIに移動する。また、時刻t5においてゲ
ート114が、時刻t7においてゲート113がオンとなり、時
刻t8においてゲート115がオフとなると、ゲート115下部
の領域IIに移動していた電荷Ｂがゲート114下部の領域I
Iに移動する。同様にして電荷Ｂは水平転送用CCD302に
転送され、水平転送用CCD302により水平に転送され、水
平走査期間T12に１本の走査線の出力として出力され
る。
このようにして蓄積された電荷が順次読み出される。
本実施例によれば、ゲート電極のない部分がすべて領域
IIIとされ、均一の不純物分布のｎ型領域４上にｐ型領
域６が形成されている。したがって、例えばゲート電極
を領域Ｉ IIの表面に形成した後、このゲート電極をマ
スクとして使用して領域IIIに不純物の打込みまたは拡
散を行って領域IIIを形成することもできる。領域IIIは
均一の不純物分布のｎ型領域４上にｐ型領域６を形成す
ればよいから、従来のようにゲート電極のない部分を２
つのとなる不純物分布のｎ型領域４としその上にｐ型領
域を形成するものに比較して製造が容易である。
IIIとされ、均一の不純物分布のｎ型領域４上にｐ型領
域６が形成されている。したがって、例えばゲート電極
を領域Ｉ IIの表面に形成した後、このゲート電極をマ
スクとして使用して領域IIIに不純物の打込みまたは拡
散を行って領域IIIを形成することもできる。領域IIIは
均一の不純物分布のｎ型領域４上にｐ型領域６を形成す
ればよいから、従来のようにゲート電極のない部分を２
つのとなる不純物分布のｎ型領域４としその上にｐ型領
域を形成するものに比較して製造が容易である。
また、ゲート電極のない部分がすべて領域IIIとされ、
領域Ｉ II IIIの３つのポテンシャルの異なる領域か
らなるため、従来の４つの領域からなるものに比較して
高密度化することができ、撮像素子として用いる場合に
解像度が向上する。
領域Ｉ II IIIの３つのポテンシャルの異なる領域か
らなるため、従来の４つの領域からなるものに比較して
高密度化することができ、撮像素子として用いる場合に
解像度が向上する。
本発明の電荷転送デバイスの製造工程の一実施例が第９
図（ａ）〜（ｄ）に示されている。
図（ａ）〜（ｄ）に示されている。
まず、第９図（ａ）に示されるような、ドーピング密度
２×1015/cm３のｐ型の単結晶シリコン基板２が使用さ
れる。このｐ型基板２の表面に酸化法によって酸化層14
を所望の厚さ例えば300オングストロームに形成する。
２×1015/cm３のｐ型の単結晶シリコン基板２が使用さ
れる。このｐ型基板２の表面に酸化法によって酸化層14
を所望の厚さ例えば300オングストロームに形成する。
次に第９図（ａ）に示すように酸化層14を通してリン
（Ｐ）をエネルギ200keV、線量３×1012/cm２で打ち込
む。これにより領域Ｉのｎチャネル部分が形成される。
（Ｐ）をエネルギ200keV、線量３×1012/cm２で打ち込
む。これにより領域Ｉのｎチャネル部分が形成される。
次に第９図（ｂ）に示すような領域IIの部分が開口され
たマスク22を形成し、酸化層14を通してリン（Ｐ）をエ
ネルギ200keV、線量１×1012/cm２で打ち込む。この打
ち込みと第９図（ａ）の打ち込みにより領域IIのｎチャ
ネル部分が形成される。
たマスク22を形成し、酸化層14を通してリン（Ｐ）をエ
ネルギ200keV、線量１×1012/cm２で打ち込む。この打
ち込みと第９図（ａ）の打ち込みにより領域IIのｎチャ
ネル部分が形成される。
さらに第９図（ｃ）に示すような領域IIIの部分が開口
されたマスク24を形成し、酸化層14を通してリン（Ｐ）
をエネルギ200keV、線量３×1012/cm２で打ち込む。こ
の打ち込みと第９図（ａ）（ｂ）の打ち込みにより領域
IIIのｎチャネル部分が形成される。
されたマスク24を形成し、酸化層14を通してリン（Ｐ）
をエネルギ200keV、線量３×1012/cm２で打ち込む。こ
の打ち込みと第９図（ａ）（ｂ）の打ち込みにより領域
IIIのｎチャネル部分が形成される。
さらに第９図（ｄ）に示すように、第９図（ｃ）と同様
のマスク24を形成し、酸化層14を通して硼素（Ｂ）をエ
ネルギ200keV、線量１×1013/cm２で打ち込む。この打
ち込みにより領域IIIの仮想電極となるｐ型領域６が形
成される。
のマスク24を形成し、酸化層14を通して硼素（Ｂ）をエ
ネルギ200keV、線量１×1013/cm２で打ち込む。この打
ち込みにより領域IIIの仮想電極となるｐ型領域６が形
成される。
なお、各不純物の打ち込み後には熱処理が行われ、打ち
込み不純物がシリコン内に適切な深さまで拡散して正し
いポテンシャル分布状態が形成される。
込み不純物がシリコン内に適切な深さまで拡散して正し
いポテンシャル分布状態が形成される。
このようにしてｎ型領域４およびｐ型領域６を形成した
後、領域IIIの酸化層14上にゲート電極10を形成し、ゲ
ート電極10および領域IIIの上面にPSGのパッシベーショ
ン膜12を形成すれば第１図に示す電荷転送デバイスが得
られる。
後、領域IIIの酸化層14上にゲート電極10を形成し、ゲ
ート電極10および領域IIIの上面にPSGのパッシベーショ
ン膜12を形成すれば第１図に示す電荷転送デバイスが得
られる。
なお、ｎ型シリコン基板を材料としてｐ型チャネルのCC
Dを製作する場合には各極性を逆にすればよい。また、
アンチモン化インジウムやテルル化水銀カドミウムなど
のIII−Ｖ、II−IV化合物を含む半導体を使用してもよ
い。
Dを製作する場合には各極性を逆にすればよい。また、
アンチモン化インジウムやテルル化水銀カドミウムなど
のIII−Ｖ、II−IV化合物を含む半導体を使用してもよ
い。
効 果 本発明による電荷転送デバイスは、ゲート電極のない反
転層の形成される領域はポテンシャルが均一に形成され
ているので、不純物の打込みまたは拡散が容易であり、
製造が容易である。
転層の形成される領域はポテンシャルが均一に形成され
ているので、不純物の打込みまたは拡散が容易であり、
製造が容易である。
また、従来のように反転層の形成される領域が２つの領
域からなるものに比較して高密度化することができる。
域からなるものに比較して高密度化することができる。
第１図は本発明による電荷転送デバイスの一実施例を示
す断面図、 第２図は領域Ｉ II IIIの不純物濃度分布を示すグラ
フ、 第３図（ａ）はゲートオン時における領域Ｉ II III
のポテンシャル状態を示すグラフ、 第３図（ｂ）はゲートオフ時における領域Ｉ II III
のポテンシャル状態を示すグラフ、 第４図は各領域のポテンシャル井戸を示すグラフ、 第５図は本発明による電荷転送デバイスの他の実施例を
示す断面図、 第６図は第１図の電荷転送デバイスの駆動回路を示す
図、 第７図は第２図の電荷転送デバイスの駆動回路を示す
図、 第８図は、第１図の電荷転送デバイスを撮像素子として
使用した装置の電荷転送および各ゲート電極に印加する
パルス電圧の例を示す図、 第９図（ａ）〜（ｄ）は第１図に示す電荷転送デバイス
の製造工程を示す図である。 主要部分の符号の説明 ２……基板 ４……ｎ型領域 ６……ｐ型領域 ８……絶縁膜 10……ゲート電極 10a……ゲート電極 10b……ゲート電極
す断面図、 第２図は領域Ｉ II IIIの不純物濃度分布を示すグラ
フ、 第３図（ａ）はゲートオン時における領域Ｉ II III
のポテンシャル状態を示すグラフ、 第３図（ｂ）はゲートオフ時における領域Ｉ II III
のポテンシャル状態を示すグラフ、 第４図は各領域のポテンシャル井戸を示すグラフ、 第５図は本発明による電荷転送デバイスの他の実施例を
示す断面図、 第６図は第１図の電荷転送デバイスの駆動回路を示す
図、 第７図は第２図の電荷転送デバイスの駆動回路を示す
図、 第８図は、第１図の電荷転送デバイスを撮像素子として
使用した装置の電荷転送および各ゲート電極に印加する
パルス電圧の例を示す図、 第９図（ａ）〜（ｄ）は第１図に示す電荷転送デバイス
の製造工程を示す図である。 主要部分の符号の説明 ２……基板 ４……ｎ型領域 ６……ｐ型領域 ８……絶縁膜 10……ゲート電極 10a……ゲート電極 10b……ゲート電極
Claims (4)
- 【請求項１】一伝導型の半導体基板の一方の主表面に、
複数のセルを含む逆伝導型の埋め込みチャネルを有し、
該各セルの一部の半導体表面にゲート電極を形成すると
ともに、該ゲート電極の形成されない半導体表面に形成
された反転層によって、ゲート誘導によるポテンシャル
変化から各セルの一部が選択的に防護されている電荷転
送デバイスにおいて、該デバイスは、 前記各セルの反転層が形成されている領域はポテンシャ
ルが均一に形成されているとともに前記ゲート電極の形
成された領域は少なくとも２つのポテンシャルが形成さ
れていることを特徴とする電荷転送デバイス。 - 【請求項２】特許請求の範囲第１項記載のデバイスにお
いて、前記ゲート電極の形成された領域は、不純物濃度
の異なる２つの領域からなることを特徴とする電荷転送
デバイス。 - 【請求項３】特許請求の範囲第１項記載のデバイスにお
いて、前記ゲート電極の形成された領域は、ポテンシャ
ルが均一に形成されるとともに該領域に形成されたゲー
ト電極は一対の電極からなることを特徴とする電荷転送
デバイス。 - 【請求項４】特許請求の範囲第１項ないし第３項のいず
れかに記載のデバイスにおいて、前記半導体基板がｐ型
シリコンであり、前記埋め込みチャネルがｎ型伝導型を
示すことを特徴とする電荷転送デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60263905A JPH0714047B2 (ja) | 1985-11-26 | 1985-11-26 | 電荷転送デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60263905A JPH0714047B2 (ja) | 1985-11-26 | 1985-11-26 | 電荷転送デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02256273A JPH02256273A (ja) | 1990-10-17 |
| JPH0714047B2 true JPH0714047B2 (ja) | 1995-02-15 |
Family
ID=17395890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60263905A Expired - Lifetime JPH0714047B2 (ja) | 1985-11-26 | 1985-11-26 | 電荷転送デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714047B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259084B1 (ko) * | 1997-07-25 | 2000-06-15 | 김영환 | 고체촬상소자및이의제조방법 |
-
1985
- 1985-11-26 JP JP60263905A patent/JPH0714047B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02256273A (ja) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4229752A (en) | Virtual phase charge transfer device | |
| EP0174133A2 (en) | A solid-state image sensor | |
| US4742381A (en) | Semiconductor charge-coupled device with an increased surface state | |
| EP0059547A1 (en) | Clock controlled anti-blooming for virtual phase CCD's | |
| US4994875A (en) | Virtual phase charge transfer device | |
| JPH0714047B2 (ja) | 電荷転送デバイス | |
| JPH0714050B2 (ja) | 電荷転送デバイス | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| EP0185343A1 (en) | Charge transfer device | |
| JPH088348B2 (ja) | 電荷転送デバイス | |
| JPH0714049B2 (ja) | 電荷転送デバイス | |
| JP2599813B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS62179154A (ja) | 電荷転送デバイス | |
| JPS6393149A (ja) | 固体撮像装置及びその製造方法 | |
| JPS6286862A (ja) | 電荷転送デバイス | |
| US4812668A (en) | Multiplexer elements for photovoltaic detectors | |
| US4094733A (en) | Method of neutralizing local defects in charge couple device structures | |
| JPS6272165A (ja) | 電荷転送デバイス | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| EP0241886A1 (en) | Multiplexer cell for photovoltaic detectors | |
| JP2712246B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6315753B2 (ja) | ||
| JPH0821709B2 (ja) | 半導体集積回路装置 | |
| JP2560984B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |