JPH0714196B2

JPH0714196B2 - 同期分離回路

Info

Publication number: JPH0714196B2
Application number: JP2140988A
Authority: JP
Inventors: 孝塚越
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-05-30
Filing date: 1990-05-30
Publication date: 1995-02-15
Anticipated expiration: 2010-02-15
Also published as: JPH0435470A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、テレビジョン受像機やビデオテープレコーダ
などに利用される同期分離回路に関するもので、特に帰
還型の同期分離回路に関する。

（ロ）従来の技術映像信号から水平同期信号や垂直同期信号などの同期信
号を分離する同期分離回路として帰還型同期分離回路が
ある。該帰還型同期分離回路は、入力インピーダンスが
高く、入力インターフェイスが容易であるという利点が
ある。第２図は、その様な帰還型同期分離回路を示すも
ので、信号源（１）からの映像信号は、第１演算増幅器
（２）の負入力端子（−）に印加される。第２演算増幅
器（３）の負入力端子（−）には基準電源（４）からの
基準電圧が印加され、正入力端子（＋）には第１演算増
幅器（２）の出力信号が印加される。第２演算増幅器
（３）の出力信号は出力トランジスタ（５）のベースに
印加され、そのコレクタ電流に応じて抵抗（６）及びコ
ンデンサ（７）より成る時定数回路（８）が充電され
る。時定数回路（８）の充電電圧は、第１演算増幅器
（２）の正入力端子（＋）に印加される。第３演算増幅
器（10）の正入力端子（＋）には基準電源（11）からの
基準電圧が印加され、負入力端子（−）には第１演算増
幅器（２）の出力信号が印加される。

第２図において、信号源（１）から正極性の映像信号が
発生したとする。前記映像信号の同期信号期間では、第
１演算増幅器（２）の負入力端子（−）の電圧が低下
し、その出力電圧が高くなるので、第２演算増幅器
（３）の出力電圧も増加し、出力トランジスタ（５）が
オンする。すると、時定数回路（８）のコンデンサ
（７）が充電され、充電された電圧が第１演算増幅器
（２）の正入力端子（＋）に帰還される。即ち、第１演
算増幅器（２）の負入力端子（−）の電圧が正入力端子
（＋）の電圧（同期信号）と等しくなるように帰還が生
ずる。この時の第１演算増幅器（２）の出力電圧は、第
３演算増幅器（10）で基準電源（11）の基準電圧と比較
される。そこで、前記基準電圧の値を前記出力電圧の値
より低く設定しておけば「Ｌ」レベルの出力が出力端子
（12）に得られる。

その状態から、次に映像信号が同期信号以外の期間にな
ると、前記映像信号は正極性である為、第１演算増幅器
（２）の負入力端子（−）の電圧が増加する。すると、
第１演算増幅器（２）の出力電圧が低下するので、第２
演算増幅器（３）の出力電圧も低下し、出力トランジス
タ（５）がオフする。時定数回路（８）の抵抗（６）
は、大なる値になっているので、コンデンサ（７）は前
述の充電電圧を保持しており、第１演算増幅器（２）の
正入力端子（＋）には同期信号時と同じ電圧が加わって
いる。その為、第１演算増幅器（２）の出力電圧は低下
し、第３演算増幅器（10）の出力端子（12）には「Ｈ」
レベルの信号が発生する。

従って、出力端子（12）は通常時「Ｈ」レベルであり、
同期信号時のみ「Ｌ」レベルとなり、同期信号の分離が
行なわれることになる。

（ハ）発明が解決しようとする課題しかしながら、第２図の回路において映像信号が入力さ
れない無信号時の場合、前記回路は帰還状態のまま定常
状態となり、第１演算増幅器（２）の出力は「Ｌ」レベ
ルを維持する。これは、同期信号が入力されている場合
と同じ出力であり、同期信号と区別出来ないという問題
があった。

通常、分離された同期信号は他の回路へ送られ処理され
ることが多く、同期信号がないにも拘わらず、同期分離
出力が発生した場合、不具合を発生することが考えられ
る。例えば、水平AFC回路に分離された同期信号が送ら
れている場合、常に位相検波が行なわれる状態となり、
VCOのフリーラン周波数が本来のフリーラン周波数と異
なったりする不具合が発生する。

（ニ）課題を解決するための手段本発明は、上述の点に鑑み成されたもので、一方の入力
端子に映像信号が印加される第１の演算増幅器と、一方
の入力端子に基準電圧が、他方の入力端子に前記第１の
演算増幅器の出力信号が印加される第２の演算増幅器
と、該第２の演算増幅器の出力信号に応じて充電され、
その充電出力を前記第１の演算増幅器の他方の入力端子
に印加する時定数回路と、一方の入力端子に基準電圧
が、他方の入力端子に前記第１の演算増幅器の出力信号
が印加される第３の演算増幅器と、前記第１の演算増幅
器の出力信号の状態変化が一定期間内にあるか否かを検
出する検出回路と、該検出回路の検出出力に応じて前記
第３の演算増幅器の出力信号をゲートするゲート回路
と、を備え、前記ゲート回路の出力端より同期信号を得
るようにしたことを特徴とする。

（ホ）作用本発明に依れば、映像信号が入力されていない状態を検
出回路で検出し、同期分離出力を発生させないようにし
ている。そのため、映像信号が入力され、同期信号が到
来した場合のみ同期分離出力が発生する。

（ヘ）実施例第１図は、本発明の一実施例を示すもので、（13）は第
１演算増幅器（２）の出力信号がリセット端子（14）
に、クロック信号がクロック端子（15）に印加され、Ｑ
出力（カウントアップ出力）を発生するカウンタ、及び
（16）は第３演算増幅器（10）の出力信号と前記カウン
タ（13）のＱ出力との論理和をとるオアゲートである。

尚、第１図において、第２図と同一の回路素子について
は同一の符号を付し、説明を省略する。

第１図において、信号源（１）から映像信号が発生して
いる場合について説明する。この場合には、第１演算増
幅器（２）の出力端が同期信号以外の時に「Ｌ」レベル
となり、その信号がカウンタ（13）のリセット端子（1
4）に印加される。その為、カウンタ（13）は、クロッ
ク端子（15）からのクロック信号をカウントするが、前
述の「Ｌ」レベルのリセット信号でカウントアップする
前にリセットされてしまう。その為、カウンタ（13）の
Ｑ出力は「Ｌ」レベルを維持し、それがオアゲート（1
6）に印加される。

従って、第３演算増幅器（10）の出力信号は、そのまま
オアゲート（16）の出力端に得られ、従来通りの判別が
行なわれる。

次に信号源（１）から映像信号が発生しなくなった場合
について説明する。この場合には、第１演算増幅器
（２）の出力が「Ｈ」レベルに維持される。すると、カ
ウンタ（13）がリセットされず、クロック信号をカウン
トし続ける。その結果、カウンタ（13）がカウントアッ
プし、そのＱ出力が「Ｈ」レベルとなる。すると、オア
ゲート（16）の出力は、第３演算増幅器（10）の出力に
拘わらず「Ｈ」レベルとなる。従って、同期信号が到来
していない、と判別することが出来る。

更に上述の状態から再び映像信号が発生すると、やはり
同期信号以外の期間において、カウンタ（13）がリセッ
トされ初期状態に復帰する。

（ト）発明の効果以上述べた如く、本発明に依れば映像信号が到来する場
合の同期分離動作に影響を与えることなく、無信号時の
誤判別を防止することが出来る帰還型の同期分離回路を
提供することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、及び第２図
は従来の同期分離回路を示す回路図である。（２）……第１演算増幅器、（３）……第２演算増幅
器、（８）……時定数回路、（10）……第３演算増幅
器、（13）……カウンタ、（16）……オアゲート。

Claims

【特許請求の範囲】

【請求項１】一方の入力端子に映像信号が印加される第
１の演算増幅器と、一方の入力端子に基準電圧が、他方の入力端子に前記第
１の演算増幅器の出力信号が印加される第２の演算増幅
器と、該第２の演算増幅器の出力信号に応じて充電され、その
充電出力を前記第１の演算増幅器の他方の入力端子に印
加する時定数回路と、一方の入力端子に基準電圧が、他方の入力端子に前記第
１の演算増幅器の出力信号が印加される第３の演算増幅
器と、前記第１の演算増幅器の出力信号の状態変化が一定期間
内にあるか否かを検出する検出回路と、該検出回路の検出出力に応じて前記第３の演算増幅器の
出力信号をゲートするゲート回路と、を備え、前記ゲー
ト回路の出力端より同期信号を得るようにしたことを特
徴とする同期分離回路。