JPH07142682A - 抵抗回路 - Google Patents
抵抗回路Info
- Publication number
- JPH07142682A JPH07142682A JP28795793A JP28795793A JPH07142682A JP H07142682 A JPH07142682 A JP H07142682A JP 28795793 A JP28795793 A JP 28795793A JP 28795793 A JP28795793 A JP 28795793A JP H07142682 A JPH07142682 A JP H07142682A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- wiring
- circuit
- folded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【構成】抵抗回路を構成する抵抗列を折り返して並べ、
各抵抗列間の折り返し部分を配線する際、各抵抗列内の
抵抗間を折り返し部分の抵抗分と同じ値の抵抗で繋ぐ。 【効果】高精度の基準電圧が実現できるので、ＡＤ変換
装置又はＤＡ変換装置に用いたとき、高精度な変換が可
能となる。
各抵抗列間の折り返し部分を配線する際、各抵抗列内の
抵抗間を折り返し部分の抵抗分と同じ値の抵抗で繋ぐ。 【効果】高精度の基準電圧が実現できるので、ＡＤ変換
装置又はＤＡ変換装置に用いたとき、高精度な変換が可
能となる。
Description
【０００１】
【産業上の利用分野】本発明は集積回路化に適した抵抗
分圧回路に係り、特に、ＡＤ変換装置やＤＡ変換装置の
電圧発生回路に関する。
分圧回路に係り、特に、ＡＤ変換装置やＤＡ変換装置の
電圧発生回路に関する。
【０００２】
【従来の技術】集積回路上に構成される並列比較方式の
ＡＤ変換装置、又は並列比較方式のＡＤ変換装置を内部
要素回路用ＡＤ変換器として用いるＡＤ変換装置（例え
ばパイプライン方式など。以下、これらの各方式を並列
比較方式で代表する。）内の電圧比較器（以下、比較器
と略。）群に与えられる基準電圧は、通常装置内部で発
生させる。
ＡＤ変換装置、又は並列比較方式のＡＤ変換装置を内部
要素回路用ＡＤ変換器として用いるＡＤ変換装置（例え
ばパイプライン方式など。以下、これらの各方式を並列
比較方式で代表する。）内の電圧比較器（以下、比較器
と略。）群に与えられる基準電圧は、通常装置内部で発
生させる。
【０００３】なぜなら、並列比較方式やパイプライン方
式では多数の比較器が設置されているため、個々の比較
器に対応した基準電圧を外部より入力すると、入出力ピ
ン数が増大する。このためチップのパッケージが大きく
なり、製造コストや実装コストが上昇するためである。
式では多数の比較器が設置されているため、個々の比較
器に対応した基準電圧を外部より入力すると、入出力ピ
ン数が増大する。このためチップのパッケージが大きく
なり、製造コストや実装コストが上昇するためである。
【０００４】この基準電圧を内部発生させるために、複
数の抵抗で構成される抵抗分割回路が主に使用される。
これは、複数の抵抗を直列に接続する構成を採る。
数の抵抗で構成される抵抗分割回路が主に使用される。
これは、複数の抵抗を直列に接続する構成を採る。
【０００５】一般に、並列比較方式のＡＤ変換装置に要
求される分解能を高くしようとする場合、比較器数が増
加し、それに伴い各比較器に対応した基準電圧を作るた
めに抵抗分割回路内の抵抗数も増加する。即ち、抵抗列
が長くなる。
求される分解能を高くしようとする場合、比較器数が増
加し、それに伴い各比較器に対応した基準電圧を作るた
めに抵抗分割回路内の抵抗数も増加する。即ち、抵抗列
が長くなる。
【０００６】長い抵抗列をチップ上に作成すると、抵抗
列の両端間の距離が大きくなる。この距離が大きくなる
と、同じ抵抗値となるように設計しても実際の抵抗値は
ばらつきを持つ。これは、例えば、チップ製造中のウエ
ハの熱分布が均一ではないために生じる歪みや彎曲が原
因の一つとして挙げられる。この結果、両端周辺抵抗間
の相対誤差が大きくなり、抵抗回路で生じる基準電圧の
精度が低下する。
列の両端間の距離が大きくなる。この距離が大きくなる
と、同じ抵抗値となるように設計しても実際の抵抗値は
ばらつきを持つ。これは、例えば、チップ製造中のウエ
ハの熱分布が均一ではないために生じる歪みや彎曲が原
因の一つとして挙げられる。この結果、両端周辺抵抗間
の相対誤差が大きくなり、抵抗回路で生じる基準電圧の
精度が低下する。
【０００７】また、抵抗列が長くなれば抵抗分圧回路の
レイアウトの縦と横の長さが大きく異なり、チップ全体
のサイズの増大を招く。従って、チップの強度が低下す
る。
レイアウトの縦と横の長さが大きく異なり、チップ全体
のサイズの増大を招く。従って、チップの強度が低下す
る。
【０００８】以上のことから、高分解能のＡＤ変換装置
において多数の抵抗を一列に配置した場合、抵抗回路に
要求される性能を満たすことは困難であり、チップの信
頼性を損ねる事が分かる。
において多数の抵抗を一列に配置した場合、抵抗回路に
要求される性能を満たすことは困難であり、チップの信
頼性を損ねる事が分かる。
【０００９】この抵抗値のばらつきと信頼性低下の問題
を解決するため、従来のＡＤ変換装置における抵抗分圧
回路は、直線状に配置した抵抗列を適当個数の抵抗毎に
折り返し、複数の抵抗列を並列させる構成を採ってい
る。この方法を用いると、抵抗が一列配置の時よりも接
近しているので、たとえ抵抗の値が設計した値、即ち絶
対値と異なっても、互いの抵抗の値、即ち相対値のばら
つきは小さくなる。抵抗分圧回路に含まれる抵抗数は変
わらないので、抵抗の電圧降下によって発生する基準電
圧のばらつきも小さい。
を解決するため、従来のＡＤ変換装置における抵抗分圧
回路は、直線状に配置した抵抗列を適当個数の抵抗毎に
折り返し、複数の抵抗列を並列させる構成を採ってい
る。この方法を用いると、抵抗が一列配置の時よりも接
近しているので、たとえ抵抗の値が設計した値、即ち絶
対値と異なっても、互いの抵抗の値、即ち相対値のばら
つきは小さくなる。抵抗分圧回路に含まれる抵抗数は変
わらないので、抵抗の電圧降下によって発生する基準電
圧のばらつきも小さい。
【００１０】従って、抵抗の相対精度低下による基準電
圧の精度低下とチップの信頼性低下を防ぐ事ができる。
圧の精度低下とチップの信頼性低下を防ぐ事ができる。
【００１１】しかし、上記の方法では、この基準電圧を
発生するための抵抗列の間を結ぶ折り返し配線が必要と
なる。そのため、抵抗内に電流を流して基準電圧を発生
させた際、折り返し配線部分で発生した基準電圧は、折
り返し配線の抵抗成分による電圧降下分と、折り返し配
線と隣接する抵抗の電圧降下分とが加算された値とな
り、直線状に配置した場合に比較して誤差が生じる。
発生するための抵抗列の間を結ぶ折り返し配線が必要と
なる。そのため、抵抗内に電流を流して基準電圧を発生
させた際、折り返し配線部分で発生した基準電圧は、折
り返し配線の抵抗成分による電圧降下分と、折り返し配
線と隣接する抵抗の電圧降下分とが加算された値とな
り、直線状に配置した場合に比較して誤差が生じる。
【００１２】これが基準電圧値の誤差発生の新たな原因
となり、基準電圧の精度を低下させる。ビット数が多く
なるに従い折り返し部分も増え、誤差成分も大きくな
る。そこで、これらでの基準電圧値の誤差をより小さく
する必要がある。
となり、基準電圧の精度を低下させる。ビット数が多く
なるに従い折り返し部分も増え、誤差成分も大きくな
る。そこで、これらでの基準電圧値の誤差をより小さく
する必要がある。
【００１３】これまで、この折り返し部分の電圧降下に
よって生じる抵抗の誤差分を小さくするために、折り返
し部分の配線レイアウトパターンを工夫していた。
よって生じる抵抗の誤差分を小さくするために、折り返
し部分の配線レイアウトパターンを工夫していた。
【００１４】例えば、特公平5−30072号公報にもあるよ
うに、折り返し部分で発生させる基準電圧に含まれる電
圧誤差分を無くした例がある。このレイアウトパターン
を図４に示す。
うに、折り返し部分で発生させる基準電圧に含まれる電
圧誤差分を無くした例がある。このレイアウトパターン
を図４に示す。
【００１５】図４に示すように、一定幅Ｗの低抵抗メタ
ル配線層７を用いた部分配線パターンが±４５゜の傾き
で互いに接続されて鋸歯状に構成されており、折り返し
部分で不整合が生じないよう工夫されている。
ル配線層７を用いた部分配線パターンが±４５゜の傾き
で互いに接続されて鋸歯状に構成されており、折り返し
部分で不整合が生じないよう工夫されている。
【００１６】隣合う端子８間の平均的な長さは各端子の
点Ｐｎ（ｎ：整数）の長さｌで表される。各Ｐｎ点の長
さｌは全て等しく、折り返し部についても成り立ってい
ることがわかる。
点Ｐｎ（ｎ：整数）の長さｌで表される。各Ｐｎ点の長
さｌは全て等しく、折り返し部についても成り立ってい
ることがわかる。
【００１７】次にこの鋸歯状配線の両端に互いに異なっ
た値を持った電圧を与えて電流を流した場合、配線幅Ｗ
に対し長さｌがある程度大きくなると配線の直線部分の
電流分布は一様で互いに等しくなる。
た値を持った電圧を与えて電流を流した場合、配線幅Ｗ
に対し長さｌがある程度大きくなると配線の直線部分の
電流分布は一様で互いに等しくなる。
【００１８】従って、点Ｐ１と点Ｐ２間の電流分布と点
Ｐ３と点Ｐ４間の電流分布は互いに等しいと言うことが
できる。
Ｐ３と点Ｐ４間の電流分布は互いに等しいと言うことが
できる。
【００１９】このことから点Ｐ１と点Ｐ２間の電位差と
点Ｐ３と点Ｐ４間の電位差は等しくなり、直線性の優れ
た分圧電圧が得られる。これまでの欠点であった折り返
し部の不整合は除去できる。
点Ｐ３と点Ｐ４間の電位差は等しくなり、直線性の優れ
た分圧電圧が得られる。これまでの欠点であった折り返
し部の不整合は除去できる。
【００２０】
【発明が解決しようとする課題】しかし、特公平5−300
72号公報の従来例では、折り返し部分の不整合を無くす
ために一定幅の低抵抗メタル層７を鋸歯状に配置するた
め、抵抗配列が増えると抵抗回路の面積が大きくなり、
また抵抗列が３本以上になると比較器の配置が難しいと
いう問題点がある。
72号公報の従来例では、折り返し部分の不整合を無くす
ために一定幅の低抵抗メタル層７を鋸歯状に配置するた
め、抵抗配列が増えると抵抗回路の面積が大きくなり、
また抵抗列が３本以上になると比較器の配置が難しいと
いう問題点がある。
【００２１】図４に示すように、隣合う抵抗列間をつな
げる折り曲げ部分が鋸歯状に構成されているため、二列
の抵抗列間に無駄な空き領域ができる。
げる折り曲げ部分が鋸歯状に構成されているため、二列
の抵抗列間に無駄な空き領域ができる。
【００２２】更に、図５に示すように、抵抗配列が両側
に位置される抵抗配列に対応した比較器９ａの大きさ
は、鋸歯状の低抵抗メタル層７によって制限されるた
め、レイアウト設計に費やす工数が増加する。そして仮
に比較器のレイアウト面積が大きくならざるを得ないと
きは、抵抗配線の長さｌを大きくして空き領域の面積を
増加させたり、抵抗列を二本にする等の手段を講じなけ
ればならない。
に位置される抵抗配列に対応した比較器９ａの大きさ
は、鋸歯状の低抵抗メタル層７によって制限されるた
め、レイアウト設計に費やす工数が増加する。そして仮
に比較器のレイアウト面積が大きくならざるを得ないと
きは、抵抗配線の長さｌを大きくして空き領域の面積を
増加させたり、抵抗列を二本にする等の手段を講じなけ
ればならない。
【００２３】以上のように、特公平5−30072号公報の従
来例は、抵抗回路の不整合を防ぐ長所を有するが、レイ
アウト設計において使用に制限がある。
来例は、抵抗回路の不整合を防ぐ長所を有するが、レイ
アウト設計において使用に制限がある。
【００２４】本発明の目的は、鋸歯状配線を作ること無
く折り返し部分の不整合を防ぐことである。
く折り返し部分の不整合を防ぐことである。
【００２５】
【課題を解決するための手段】本発明の抵抗回路は、折
り返し部分の抵抗分と同じ値の抵抗で抵抗配列内の抵抗
間を繋げることで高精度が達成でき、高精度のＡＤ変換
装置及びＤＡ変換装置が提供される。
り返し部分の抵抗分と同じ値の抵抗で抵抗配列内の抵抗
間を繋げることで高精度が達成でき、高精度のＡＤ変換
装置及びＤＡ変換装置が提供される。
【００２６】
【作用】上記構成を抵抗分圧回路にもたせることによ
り、隣合う電圧間の電位差を等しく設計できる。
り、隣合う電圧間の電位差を等しく設計できる。
【００２７】従って、抵抗分圧回路が得られる精度は、
抵抗及び抵抗間配線の相対精度に制約されるので、同プ
ロセスにおいて、従来例と同じ高精度でより面積の小さ
い抵抗回路を得ることができる。
抵抗及び抵抗間配線の相対精度に制約されるので、同プ
ロセスにおいて、従来例と同じ高精度でより面積の小さ
い抵抗回路を得ることができる。
【００２８】
【実施例】以下、本発明の実施例を図によって説明す
る。図１は本発明の第一の実施例の系統図である。図中
１ａ及び１ｂは抵抗端子、２は抵抗層、３は接続配線
部、４は折り返し部分配線部である。抵抗端子１ａ及び
１ｂは配線と抵抗層２を繋げる働きをする。抵抗素子
は、抵抗端子１ａ及び１ｂと抵抗層２を有する。
る。図１は本発明の第一の実施例の系統図である。図中
１ａ及び１ｂは抵抗端子、２は抵抗層、３は接続配線
部、４は折り返し部分配線部である。抵抗端子１ａ及び
１ｂは配線と抵抗層２を繋げる働きをする。抵抗素子
は、抵抗端子１ａ及び１ｂと抵抗層２を有する。
【００２９】次に、図１中の抵抗回路の働きを説明す
る。配列した抵抗素子を接続配線部３で繋げ、二列の抵
抗列を作成する。この抵抗列間を低抵抗のアルミ配線で
配置された接続配線部３と同じレイアウトパターンの低
抵抗のアルミ配線で配置された折り返し部分配線部４で
接続する。抵抗回路で作られる基準電圧の端子を１ａ又
は１ｂから出力する様に構成すると、一つの接続配線部
３の抵抗成分による電圧降下分は、必ずその接続配線部
３と隣合う抵抗素子のどちらか一方の抵抗素子による電
圧降下分の中に取り込まれる。また、折り返し部分配線
部４の抵抗成分による電圧降下分も必ず折り返し部分配
線部４と隣合う抵抗素子のどちらか一方の抵抗素子によ
る電圧降下分の中に取り込まれる。
る。配列した抵抗素子を接続配線部３で繋げ、二列の抵
抗列を作成する。この抵抗列間を低抵抗のアルミ配線で
配置された接続配線部３と同じレイアウトパターンの低
抵抗のアルミ配線で配置された折り返し部分配線部４で
接続する。抵抗回路で作られる基準電圧の端子を１ａ又
は１ｂから出力する様に構成すると、一つの接続配線部
３の抵抗成分による電圧降下分は、必ずその接続配線部
３と隣合う抵抗素子のどちらか一方の抵抗素子による電
圧降下分の中に取り込まれる。また、折り返し部分配線
部４の抵抗成分による電圧降下分も必ず折り返し部分配
線部４と隣合う抵抗素子のどちらか一方の抵抗素子によ
る電圧降下分の中に取り込まれる。
【００３０】この時、接続配線部３と折り返し部分配線
部４は同じレイアウト構成なので、どちらの電圧降下分
も等しい。また、折り返し部分配線部４の抵抗成分によ
る電圧降下分が取り込まれた抵抗素子には接続配線部３
の抵抗成分による電圧降下分は含まれない。
部４は同じレイアウト構成なので、どちらの電圧降下分
も等しい。また、折り返し部分配線部４の抵抗成分によ
る電圧降下分が取り込まれた抵抗素子には接続配線部３
の抵抗成分による電圧降下分は含まれない。
【００３１】従って、本発明の抵抗回路で各端子８より
引き出される電圧の電位差は、抵抗素子での電圧降下分
と接続配線部３又は折り返し部分配線部４での電圧降下
分で構成されており、全て等しくなる。
引き出される電圧の電位差は、抵抗素子での電圧降下分
と接続配線部３又は折り返し部分配線部４での電圧降下
分で構成されており、全て等しくなる。
【００３２】図２は本発明の第二の実施例の系統図であ
る。図２中の１ａ，１ｂ，２，３、及び４は図１と同様
である。レイアウトパターンの縦横方向の相対精度が抵
抗回路に要求される精度よりも充分高いときは、レイア
ウトパターンまで考慮しないで済む図２の様な構成で、
全ての基準電圧間の電位差は等しくなる。
る。図２中の１ａ，１ｂ，２，３、及び４は図１と同様
である。レイアウトパターンの縦横方向の相対精度が抵
抗回路に要求される精度よりも充分高いときは、レイア
ウトパターンまで考慮しないで済む図２の様な構成で、
全ての基準電圧間の電位差は等しくなる。
【００３３】次に、図２中の抵抗回路の働きを説明す
る。配列した抵抗素子を接続配線部３で繋げ、二列の抵
抗列を作成する。この抵抗列間を接続配線部３と配線幅
・配線長が同じ折り返し部分配線部４で接続する。抵抗
回路で作られる基準電圧の端子を１ａ又は１ｂから出力
する様に構成すると、一つの接続配線部３の抵抗成分に
よる電圧降下分は、必ずその接続配線部３と隣り合う抵
抗素子のどちらか一方の抵抗素子による電圧降下分の中
に取り込まれる。また、折り返し部分配線部４の抵抗成
分による電圧降下分も必ず折り返し部分配線部４と隣り
合う抵抗素子のどちらか一方の抵抗素子による電圧降下
分の中に取り込まれる。
る。配列した抵抗素子を接続配線部３で繋げ、二列の抵
抗列を作成する。この抵抗列間を接続配線部３と配線幅
・配線長が同じ折り返し部分配線部４で接続する。抵抗
回路で作られる基準電圧の端子を１ａ又は１ｂから出力
する様に構成すると、一つの接続配線部３の抵抗成分に
よる電圧降下分は、必ずその接続配線部３と隣り合う抵
抗素子のどちらか一方の抵抗素子による電圧降下分の中
に取り込まれる。また、折り返し部分配線部４の抵抗成
分による電圧降下分も必ず折り返し部分配線部４と隣り
合う抵抗素子のどちらか一方の抵抗素子による電圧降下
分の中に取り込まれる。
【００３４】この時、接続配線部３と折り返し部分配線
部４は同じ配線幅・配線長なので、どちらの電圧降下分
も等しい。また、折り返し部分配線部４の抵抗成分によ
る電圧降下分が取り込まれた抵抗素子には接続配線部３
の抵抗成分による電圧降下分は含まれない。
部４は同じ配線幅・配線長なので、どちらの電圧降下分
も等しい。また、折り返し部分配線部４の抵抗成分によ
る電圧降下分が取り込まれた抵抗素子には接続配線部３
の抵抗成分による電圧降下分は含まれない。
【００３５】従って、本発明の抵抗回路で作られ、各端
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
【００３６】図３は本発明の第三の実施例の系統図であ
る。図３中１ａ及び１ｂは抵抗端子、２は抵抗層、５は
接続抵抗部、６は折り返し部分抵抗部である。抵抗素子
は、抵抗端子１ａ及び１ｂと抵抗層２を有する。抵抗素
子間は低抵抗の接続抵抗部５と折り返し部分抵抗部６で
繋がれた構成で、これら抵抗部５，６の抵抗値が全て等
しいときは、隣り合う基準電圧間の電位差は全て等しく
なる。
る。図３中１ａ及び１ｂは抵抗端子、２は抵抗層、５は
接続抵抗部、６は折り返し部分抵抗部である。抵抗素子
は、抵抗端子１ａ及び１ｂと抵抗層２を有する。抵抗素
子間は低抵抗の接続抵抗部５と折り返し部分抵抗部６で
繋がれた構成で、これら抵抗部５，６の抵抗値が全て等
しいときは、隣り合う基準電圧間の電位差は全て等しく
なる。
【００３７】この構成は、抵抗回路の抵抗列が３本以上
あり、抵抗列間に比較器を設置するようなレイアウトを
設計する際に有効である。このような構成にすると、抵
抗列間の距離が比較器の面積に合わせて変えられるの
で、比較器のレイアウトは抵抗回路による面積制限を受
けないで設計できる。
あり、抵抗列間に比較器を設置するようなレイアウトを
設計する際に有効である。このような構成にすると、抵
抗列間の距離が比較器の面積に合わせて変えられるの
で、比較器のレイアウトは抵抗回路による面積制限を受
けないで設計できる。
【００３８】次に、図３中の抵抗回路の働きを説明す
る。配列した抵抗素子を接続抵抗部５で繋げ、二列の抵
抗列を作成する。この抵抗列間を接続抵抗部５と抵抗値
が同じ折り返し部分抵抗部６で接続する。抵抗回路で作
られる基準電圧の端子を１ａ又は１ｂから出力する様に
構成すると、一つの接続抵抗部５の抵抗成分による電圧
降下分は、必ずその接続抵抗部５と隣り合う抵抗素子の
どちらか一方の抵抗素子による電圧降下分の中に取り込
まれる。また、折り返し部分抵抗部６の抵抗成分による
電圧降下分も必ず折り返し部分抵抗部６と隣り合う抵抗
素子のどちらか一方の抵抗素子による電圧降下分の中に
取り込まれる。
る。配列した抵抗素子を接続抵抗部５で繋げ、二列の抵
抗列を作成する。この抵抗列間を接続抵抗部５と抵抗値
が同じ折り返し部分抵抗部６で接続する。抵抗回路で作
られる基準電圧の端子を１ａ又は１ｂから出力する様に
構成すると、一つの接続抵抗部５の抵抗成分による電圧
降下分は、必ずその接続抵抗部５と隣り合う抵抗素子の
どちらか一方の抵抗素子による電圧降下分の中に取り込
まれる。また、折り返し部分抵抗部６の抵抗成分による
電圧降下分も必ず折り返し部分抵抗部６と隣り合う抵抗
素子のどちらか一方の抵抗素子による電圧降下分の中に
取り込まれる。
【００３９】この時、接続抵抗部５と折り返し部分抵抗
部６は同じ抵抗値なので、どちらの電圧降下分も等し
い。また、折り返し部分抵抗部６の抵抗成分による電圧
降下分が取り込まれた抵抗素子には接続抵抗部５の抵抗
成分による電圧降下分は含まれない。
部６は同じ抵抗値なので、どちらの電圧降下分も等し
い。また、折り返し部分抵抗部６の抵抗成分による電圧
降下分が取り込まれた抵抗素子には接続抵抗部５の抵抗
成分による電圧降下分は含まれない。
【００４０】従って、本発明の抵抗回路で作られ、各端
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
【００４１】図６は本発明の第四の実施例の構成を示す
系統図である。図６中、１ａ及び１ｂは抵抗端子、２は
抵抗層、５は接続抵抗部、６は折り返し部分抵抗部であ
る。抵抗素子は、抵抗端子１ａ及び１ｂと抵抗層２を有
する。抵抗素子間は低抵抗の接続抵抗部５と折り返し部
分抵抗部６で繋がれた構成で、これら抵抗部５，６の抵
抗値が全て等しいときは、隣り合う基準電圧間の電位差
は全て等しくなる。
系統図である。図６中、１ａ及び１ｂは抵抗端子、２は
抵抗層、５は接続抵抗部、６は折り返し部分抵抗部であ
る。抵抗素子は、抵抗端子１ａ及び１ｂと抵抗層２を有
する。抵抗素子間は低抵抗の接続抵抗部５と折り返し部
分抵抗部６で繋がれた構成で、これら抵抗部５，６の抵
抗値が全て等しいときは、隣り合う基準電圧間の電位差
は全て等しくなる。
【００４２】抵抗端子１ｂより各端子８へ引き出された
基準電圧と入力端子１０より入力された電圧とが比較器
９に入力される。
基準電圧と入力端子１０より入力された電圧とが比較器
９に入力される。
【００４３】これは、図３に一例として示した抵抗回路
を用いてＡＤ変換装置を構成している。抵抗回路の抵抗
列が３本以上あり、抵抗列間に比較器を設置するような
レイアウトを設計する際に有効である。このような構成
にすると、抵抗列間の距離が比較器の面積に合わせて変
えられるので、比較器のレイアウトは抵抗回路による面
積制限を受けないで設計できる。
を用いてＡＤ変換装置を構成している。抵抗回路の抵抗
列が３本以上あり、抵抗列間に比較器を設置するような
レイアウトを設計する際に有効である。このような構成
にすると、抵抗列間の距離が比較器の面積に合わせて変
えられるので、比較器のレイアウトは抵抗回路による面
積制限を受けないで設計できる。
【００４４】次に、図６中の抵抗回路の働きを説明す
る。配列した抵抗素子を接続抵抗部５で繋げ、二列の抵
抗列を作成する。この抵抗列間を接続抵抗部５と抵抗値
が同じ折り返し部分抵抗部６で接続する。抵抗回路で作
られる基準電圧の端子を１ａ又は１ｂから出力する様に
構成すると、一つの接続抵抗部５の抵抗成分による電圧
降下分は、必ずその接続抵抗部５と隣り合う抵抗素子の
どちらか一方の抵抗素子による電圧降下分の中に取り込
まれる。また、折り返し部分抵抗部６の抵抗成分による
電圧降下分も必ず折り返し部分抵抗部６と隣り合う抵抗
素子のどちらか一方の抵抗素子による電圧降下分の中に
取り込まれる。
る。配列した抵抗素子を接続抵抗部５で繋げ、二列の抵
抗列を作成する。この抵抗列間を接続抵抗部５と抵抗値
が同じ折り返し部分抵抗部６で接続する。抵抗回路で作
られる基準電圧の端子を１ａ又は１ｂから出力する様に
構成すると、一つの接続抵抗部５の抵抗成分による電圧
降下分は、必ずその接続抵抗部５と隣り合う抵抗素子の
どちらか一方の抵抗素子による電圧降下分の中に取り込
まれる。また、折り返し部分抵抗部６の抵抗成分による
電圧降下分も必ず折り返し部分抵抗部６と隣り合う抵抗
素子のどちらか一方の抵抗素子による電圧降下分の中に
取り込まれる。
【００４５】この時、接続抵抗部５と折り返し部分抵抗
部６は同じ抵抗値なので、どちらの電圧降下分も等し
い。また、折り返し部分抵抗部６の抵抗成分による電圧
降下分が取り込まれた抵抗素子には接続抵抗部５の抵抗
成分による電圧降下分は含まれない。
部６は同じ抵抗値なので、どちらの電圧降下分も等し
い。また、折り返し部分抵抗部６の抵抗成分による電圧
降下分が取り込まれた抵抗素子には接続抵抗部５の抵抗
成分による電圧降下分は含まれない。
【００４６】従って、本発明の抵抗回路で作られ、各端
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
【００４７】図７は本発明の第五の実施例の構成を示す
図である。図中１ａ及び１ｂは抵抗端子、２は抵抗層、
３は接続配線部、４は折り返し部分配線部である。抵抗
端子１ａ及び１ｂは配線と抵抗層２を繋げる働きをす
る。抵抗素子は、抵抗端子１ａ及び１ｂと抵抗層２を有
する。
図である。図中１ａ及び１ｂは抵抗端子、２は抵抗層、
３は接続配線部、４は折り返し部分配線部である。抵抗
端子１ａ及び１ｂは配線と抵抗層２を繋げる働きをす
る。抵抗素子は、抵抗端子１ａ及び１ｂと抵抗層２を有
する。
【００４８】抵抗端子１ｂより各端子８へ引き出された
基準電圧がスイッチ１３を介してアンプ１１に入力され
る。一つのスイッチ１３は一つの抵抗層２に対応してお
り、デコーダ回路１４によって１個だけオン状態とな
る。この時、一つの基準抵抗値が信号線１５とアンプ１
１を介して出力端子１２に出力される。
基準電圧がスイッチ１３を介してアンプ１１に入力され
る。一つのスイッチ１３は一つの抵抗層２に対応してお
り、デコーダ回路１４によって１個だけオン状態とな
る。この時、一つの基準抵抗値が信号線１５とアンプ１
１を介して出力端子１２に出力される。
【００４９】これは、請求項１に記載し、図１に一例と
して示した抵抗回路を用いてＤＡ変換装置を構成してい
る。
して示した抵抗回路を用いてＤＡ変換装置を構成してい
る。
【００５０】次に、図７中の抵抗回路の働きを説明す
る。配列した抵抗素子を接続配線部３で繋げ、二列の抵
抗列を作成する。この抵抗列間を低抵抗のアルミ配線で
配置された接続配線部３と同じレイアウトパターンの低
抵抗のアルミ配線で配置された折り返し部分配線部４で
接続する。抵抗回路で作られる基準電圧の端子を１ａ又
は１ｂから出力する様に構成すると、一つの接続配線部
３の抵抗成分による電圧降下分は、必ずその接続配線部
３と隣り合う抵抗素子のどちらか一方の抵抗素子による
電圧降下分の中に取り込まれる。また、折り返し部分配
線部４の抵抗成分による電圧降下分も必ず折り返し部分
配線部４と隣り合う抵抗素子のどちらか一方の抵抗素子
による電圧降下分の中に取り込まれる。
る。配列した抵抗素子を接続配線部３で繋げ、二列の抵
抗列を作成する。この抵抗列間を低抵抗のアルミ配線で
配置された接続配線部３と同じレイアウトパターンの低
抵抗のアルミ配線で配置された折り返し部分配線部４で
接続する。抵抗回路で作られる基準電圧の端子を１ａ又
は１ｂから出力する様に構成すると、一つの接続配線部
３の抵抗成分による電圧降下分は、必ずその接続配線部
３と隣り合う抵抗素子のどちらか一方の抵抗素子による
電圧降下分の中に取り込まれる。また、折り返し部分配
線部４の抵抗成分による電圧降下分も必ず折り返し部分
配線部４と隣り合う抵抗素子のどちらか一方の抵抗素子
による電圧降下分の中に取り込まれる。
【００５１】この時、接続配線部３と折り返し部分配線
部４は同じレイアウト構成なので、どちらの電圧降下分
も等しい。また、折り返し部分配線部４の抵抗成分によ
る電圧降下分が取り込まれた抵抗素子には接続配線部３
の抵抗成分による電圧降下分は含まれない。
部４は同じレイアウト構成なので、どちらの電圧降下分
も等しい。また、折り返し部分配線部４の抵抗成分によ
る電圧降下分が取り込まれた抵抗素子には接続配線部３
の抵抗成分による電圧降下分は含まれない。
【００５２】従って、本発明の抵抗回路で作られる各端
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
子８より引き出される電圧の電位差は、抵抗素子での電
圧降下分と接続配線部３又は折り返し部分配線部４での
電圧降下分で構成されており、全て等しくなる。
【００５３】
【発明の効果】本発明による抵抗回路は、抵抗素子間の
レイアウトパターンを工夫することにより、高精度の抵
抗分圧回路を集積化することが容易で、チップ面積を小
さくすることが可能である。従って、１ウエハ上で製造
できるＩＣが増えることから、経済的効果が大きくな
る。
レイアウトパターンを工夫することにより、高精度の抵
抗分圧回路を集積化することが容易で、チップ面積を小
さくすることが可能である。従って、１ウエハ上で製造
できるＩＣが増えることから、経済的効果が大きくな
る。
【図１】本発明の第一の実施例に基づく抵抗回路の構成
例を示す図。
例を示す図。
【図２】本発明の第二の実施例に基づく抵抗回路の構成
例を示す図。
例を示す図。
【図３】本発明の第三の実施例に基づく抵抗回路の構成
例を示す図。
例を示す図。
【図４】従来例に基づく抵抗配列を２本有するＡＤ変換
装置の構成例を示す図。
装置の構成例を示す図。
【図５】従来例に基づく抵抗配列を３本有するＡＤ変換
装置の構成例を示す図。
装置の構成例を示す図。
【図６】本発明の第四の実施例に基づくＡＤ変換装置の
構成例を示す図。
構成例を示す図。
【図７】本発明の第五の実施例に基づくＤＡ変換装置の
構成例を示す図。
構成例を示す図。
１ａ，１ｂ…抵抗端子、２…抵抗層、３…接続配線部、
４…折り返し部分配線部、５…接続抵抗部、６…折り返
し部分抵抗部、７…低抵抗メタル配線層、８…端子、
９，９ａ…比較器、１０…入力端子、１１…アンプ、１
２…出力端子。
４…折り返し部分配線部、５…接続抵抗部、６…折り返
し部分抵抗部、７…低抵抗メタル配線層、８…端子、
９，９ａ…比較器、１０…入力端子、１１…アンプ、１
２…出力端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/76 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｐ (72)発明者 北川 明弘 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (5)
- 【請求項１】半導体あるいは導体で形成される抵抗を複
数配列し、複数の抵抗列を構成するレイアウトパターン
において、抵抗配列の折り返し部分を形成する半導体あ
るいは導体のレイアウトパターンが、抵抗配列内の抵抗
間を接続する半導体あるいは導体のレイアウトパターン
と同じで、抵抗配列の折り返し部分を形成する半導体あ
るいは導体と抵抗配列内の抵抗間を接続する半導体ある
いは導体が同じ半導体層あるいは導体層で形成されるこ
とを特徴とする抵抗回路。 - 【請求項２】半導体あるいは導体で形成される抵抗を複
数配列し、複数の抵抗列を接続するレイアウトパターン
において、抵抗配列の折り返し部分を形成する一定幅の
半導体あるいは導体の幅が、抵抗配列内の抵抗間を接続
する一定幅の半導体あるいは導体の幅と同じで、抵抗配
列の折り返し部分を形成する一定幅の半導体あるいは導
体の配線長が、抵抗配列内の抵抗間を接続する一定幅の
半導体あるいは導体の配線長と同じであることを特徴と
する抵抗回路。 - 【請求項３】半導体あるいは導体で形成される抵抗を複
数配列し、複数の抵抗列を接続するレイアウトパターン
において、抵抗配列の折り返し部分を形成する半導体あ
るいは導体の抵抗値と、抵抗配列内の抵抗間を接続する
半導体あるいは導体の抵抗値が等しいことを特徴とする
抵抗回路。 - 【請求項４】請求項１，２または３に記載の前記抵抗回
路を用いてそれぞれ値の異なる複数の電圧を発生させる
ＡＤ変換装置。 - 【請求項５】請求項１，２または３に記載の前記抵抗回
路を用いてそれぞれ値の異なる複数の電圧を発生させる
ＤＡ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28795793A JPH07142682A (ja) | 1993-11-17 | 1993-11-17 | 抵抗回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28795793A JPH07142682A (ja) | 1993-11-17 | 1993-11-17 | 抵抗回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142682A true JPH07142682A (ja) | 1995-06-02 |
Family
ID=17723938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28795793A Withdrawn JPH07142682A (ja) | 1993-11-17 | 1993-11-17 | 抵抗回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008374A (ja) * | 2001-06-22 | 2003-01-10 | Yamaha Corp | ボリューム回路 |
-
1993
- 1993-11-17 JP JP28795793A patent/JPH07142682A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008374A (ja) * | 2001-06-22 | 2003-01-10 | Yamaha Corp | ボリューム回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4549131A (en) | Semiconductor device and technique which employs normally unused interconnection elements as resistor circuit elements | |
| EP0361825A2 (en) | Semiconductor chip and method of manufacturing it | |
| WO1999001939A1 (fr) | Circuit de resistances en echelle et convertisseur n/a et dispositif a semi-conducteur l'utilisant | |
| JPS59131223A (ja) | 廃棄電流切換によるアナログ出力電流における非直線性を減小させるための回路及び方法 | |
| JP4025023B2 (ja) | 半導体装置 | |
| JP2002319607A (ja) | 半導体チップ | |
| JPS63275141A (ja) | 個性化可能な半導体チップ | |
| US7827511B2 (en) | Power distribution network of an integrated circuit | |
| JPH07211860A (ja) | キャパシタンス形成方法 | |
| JPS60250662A (ja) | 抵抗回路 | |
| US7141864B2 (en) | Grouped capacitive element | |
| US20050012179A1 (en) | Semiconductor device | |
| JPH0415627B2 (ja) | ||
| US6496133B1 (en) | Resistor string integrated circuit and method for reduced linearity error | |
| EP0035361A1 (en) | Semiconductor device using resistors each formed of one or more basic resistors of the same pattern | |
| US7737817B2 (en) | Resistor network such as a resistor ladder network and a method for manufacturing such a resistor network | |
| US7130181B2 (en) | Semiconductor device | |
| JP2796474B2 (ja) | 参照電圧発生回路 | |
| JPH1051308A (ja) | 半導体集積回路装置 | |
| JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
| CN121941319A (zh) | 电阻阵列测试结构及其布线方法、半导体器件 | |
| JPS6412103B2 (ja) | ||
| JPH03136349A (ja) | 集積回路の製造方法 | |
| JPH04150618A (ja) | Ａｄ変換装置 | |
| JP2001102554A (ja) | 半導体集積回路のｐａｄ端子構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |