JPH07147323A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07147323A JPH07147323A JP5319177A JP31917793A JPH07147323A JP H07147323 A JPH07147323 A JP H07147323A JP 5319177 A JP5319177 A JP 5319177A JP 31917793 A JP31917793 A JP 31917793A JP H07147323 A JPH07147323 A JP H07147323A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interconnection
- polysilicon
- wiring layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 残存した配線層材料が短絡回路を形成しない
ようにした配線形成工程を備える半導体装置の製造方法
を提供する。 【構成】 下地絶縁層上に所望パターンの配線を形成す
る工程を有する半導体装置の製造方法において、下地絶
縁層上に形成した配線層をパターニングして所望パター
ンの配線を形成し、次いで形成した配線領域以外に残存
する配線層材料を酸化して電気絶縁体に転化する。これ
により、残存配線層材料により配線間に電気的短絡回路
が形成されるのを防止する。
ようにした配線形成工程を備える半導体装置の製造方法
を提供する。 【構成】 下地絶縁層上に所望パターンの配線を形成す
る工程を有する半導体装置の製造方法において、下地絶
縁層上に形成した配線層をパターニングして所望パター
ンの配線を形成し、次いで形成した配線領域以外に残存
する配線層材料を酸化して電気絶縁体に転化する。これ
により、残存配線層材料により配線間に電気的短絡回路
が形成されるのを防止する。
Description
【０００１】
【産業上の利用分野】本発明は、下地絶縁層上に所望パ
ターンの配線を形成する工程を有する半導体装置の製造
方法に関し、更に詳細にはパターニング後も下地絶縁層
上に残存する配線層材料により発生する配線層間の短絡
を防止するようにした工程を含む半導体装置の製造方法
に関するものである。
ターンの配線を形成する工程を有する半導体装置の製造
方法に関し、更に詳細にはパターニング後も下地絶縁層
上に残存する配線層材料により発生する配線層間の短絡
を防止するようにした工程を含む半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】配線層は、必ずしも、平坦な平面状の下
地絶縁層上のみに形成されるわけではなく、配線層が形
成される下地絶縁層に凹凸のある段差が付いていること
も多い。例えば、ＭＯＳ形電界効果トランジスタの製造
において行われる、フィールド酸化膜（ＬＯＣＯＳ酸化
膜）上に形成されたゲート材料、例えばポリシリコン
膜）をＲＩＥ技術により配線加工する場合を例に挙げ
る。図２（ａ）に示すように、シリコン基板１２上にＳ
ｉＯ2 酸化膜１４を熱酸化プロセス（スチーム酸化）等
により形成する。次に、（ｂ）に示すように、ＳｉＯ2
酸化膜１４上にシリコン窒化膜（Ｓｉ3 Ｎ4 ）１６をＣ
ＶＤ法等により形成し、更に（ｃ）に示すように所望の
フィールド領域のＳｉＯ2 酸化膜１４を露出するように
フォトレジスト法によりシリコン窒化膜１６をエッチン
グする。
地絶縁層上のみに形成されるわけではなく、配線層が形
成される下地絶縁層に凹凸のある段差が付いていること
も多い。例えば、ＭＯＳ形電界効果トランジスタの製造
において行われる、フィールド酸化膜（ＬＯＣＯＳ酸化
膜）上に形成されたゲート材料、例えばポリシリコン
膜）をＲＩＥ技術により配線加工する場合を例に挙げ
る。図２（ａ）に示すように、シリコン基板１２上にＳ
ｉＯ2 酸化膜１４を熱酸化プロセス（スチーム酸化）等
により形成する。次に、（ｂ）に示すように、ＳｉＯ2
酸化膜１４上にシリコン窒化膜（Ｓｉ3 Ｎ4 ）１６をＣ
ＶＤ法等により形成し、更に（ｃ）に示すように所望の
フィールド領域のＳｉＯ2 酸化膜１４を露出するように
フォトレジスト法によりシリコン窒化膜１６をエッチン
グする。
【０００３】次いで、（ｄ）に示すように、シリコン窒
化膜１６をマスクとして使用し、厚いフィールド酸化膜
１８をＬＯＣＯＳ法により形成する。更に、シリコン窒
化膜１６をエッチングにより除去し、次いで、（ｅ）に
示すように配線層２０をポリシリコンにて成膜する。更
に、反応性イオンエッチング（ＲＩＥ）によりパターニ
ングして、所望パターンの配線を形成する。工程（ｅ）
において、図３に拡大して示すように、フィールド領域
ではＳｉＯ2 酸化膜１８の厚さが厚くなり、アクティブ
領域ではゲートＳｉＯ2 酸化膜１９の厚さが薄くなっ
て、両領域の境界付近はいわゆるバーズ・ピークを形成
して表面に段差が形成される。
化膜１６をマスクとして使用し、厚いフィールド酸化膜
１８をＬＯＣＯＳ法により形成する。更に、シリコン窒
化膜１６をエッチングにより除去し、次いで、（ｅ）に
示すように配線層２０をポリシリコンにて成膜する。更
に、反応性イオンエッチング（ＲＩＥ）によりパターニ
ングして、所望パターンの配線を形成する。工程（ｅ）
において、図３に拡大して示すように、フィールド領域
ではＳｉＯ2 酸化膜１８の厚さが厚くなり、アクティブ
領域ではゲートＳｉＯ2 酸化膜１９の厚さが薄くなっ
て、両領域の境界付近はいわゆるバーズ・ピークを形成
して表面に段差が形成される。
【０００４】
【発明が解決しようとする課題】しかし、上述のように
バーズ・ピークを形成して段差を有する下地絶縁層１８
上に配線層２０を形成した場合、図３に示すように、下
地絶縁層１８がバーズ・ピークを形成して層厚さが厚く
なる場所（フィールド領域の酸化膜とゲート領域の酸化
膜との境界部分）での配線層の厚さＴは、下地絶縁層が
平坦なフィールド領域領域での配線層の厚さＴ′及びゲ
ート領域上の配線層２０の厚さＴ′より厚くなる。それ
は、恐らくポリシリコンの堆積物が下方に流れるためで
あろうと推測できる。
バーズ・ピークを形成して段差を有する下地絶縁層１８
上に配線層２０を形成した場合、図３に示すように、下
地絶縁層１８がバーズ・ピークを形成して層厚さが厚く
なる場所（フィールド領域の酸化膜とゲート領域の酸化
膜との境界部分）での配線層の厚さＴは、下地絶縁層が
平坦なフィールド領域領域での配線層の厚さＴ′及びゲ
ート領域上の配線層２０の厚さＴ′より厚くなる。それ
は、恐らくポリシリコンの堆積物が下方に流れるためで
あろうと推測できる。
【０００５】そこで、薄い配線層厚さＴ′に合わせたエ
ッチング条件で、ＲＩＥ法により配線層２０をエッチン
グして所望パターンの配線２２、２４を形成すると、図
４に示すように段差部に沿って細長いストリンガー状に
配線層材料、即ちポリシリコンＡが残存する。そのた
め、例えば、配線２２と配線２４との間に電気的な短絡
回路が形成され、製品半導体装置が不良品となる。他
方、厚い配線層厚さＴに合わせたエッチング条件で、即
ちストリンガー状の残存ポリシリコンが発生しないよう
な条件で、エッチング時間を延ばしたり、又は等方性を
強めた方法でエッチングを行うと、図４中矢印Ｂで示す
ように、或いは拡大した図５（ａ）に示すように、平坦
部の配線２２、２４の側面がエッチングされて、配線の
断面形状がオーバーハング状の逆テーパ形になる。
ッチング条件で、ＲＩＥ法により配線層２０をエッチン
グして所望パターンの配線２２、２４を形成すると、図
４に示すように段差部に沿って細長いストリンガー状に
配線層材料、即ちポリシリコンＡが残存する。そのた
め、例えば、配線２２と配線２４との間に電気的な短絡
回路が形成され、製品半導体装置が不良品となる。他
方、厚い配線層厚さＴに合わせたエッチング条件で、即
ちストリンガー状の残存ポリシリコンが発生しないよう
な条件で、エッチング時間を延ばしたり、又は等方性を
強めた方法でエッチングを行うと、図４中矢印Ｂで示す
ように、或いは拡大した図５（ａ）に示すように、平坦
部の配線２２、２４の側面がエッチングされて、配線の
断面形状がオーバーハング状の逆テーパ形になる。
【０００６】一旦、下層の配線がオーバーハング状に形
成されると、その上に形成した層間絶縁層２６も、図５
（ａ）に示すように、オーバーハング状に形成される。
次いで、その上に上層の配線層を成膜し、更に配線２
８、２９を形成しようとして成膜した配線層をエッチン
グすると、図５（ｂ）に示すように、層間絶縁層２６の
オーバーハング部がエッチングを邪魔してポリシリコン
がストリンガー状に益々残存し易くなり（図５（ｂ）Ｃ
参照）、配線２８、２９とが短絡してしまう。即ち、Ｒ
ＩＥ条件のマージンが乏しくなる。この傾向は、多層配
線構造を備える半導体装置を製造する場合にはそれに応
じて強くなり、上層の配線層のエッチングを行う際に、
ＲＩＥ条件は、益々厳しくなる。よって、配線の形成に
おいて、配線層のエッチングを行う時、配線層材料が下
地絶縁層上に残存しないようにすることが求められる
が、これを解決することは、上述のように、非常に技術
的に難しい。
成されると、その上に形成した層間絶縁層２６も、図５
（ａ）に示すように、オーバーハング状に形成される。
次いで、その上に上層の配線層を成膜し、更に配線２
８、２９を形成しようとして成膜した配線層をエッチン
グすると、図５（ｂ）に示すように、層間絶縁層２６の
オーバーハング部がエッチングを邪魔してポリシリコン
がストリンガー状に益々残存し易くなり（図５（ｂ）Ｃ
参照）、配線２８、２９とが短絡してしまう。即ち、Ｒ
ＩＥ条件のマージンが乏しくなる。この傾向は、多層配
線構造を備える半導体装置を製造する場合にはそれに応
じて強くなり、上層の配線層のエッチングを行う際に、
ＲＩＥ条件は、益々厳しくなる。よって、配線の形成に
おいて、配線層のエッチングを行う時、配線層材料が下
地絶縁層上に残存しないようにすることが求められる
が、これを解決することは、上述のように、非常に技術
的に難しい。
【０００７】そこで、本発明の目的は、残存した配線層
材料が短絡回路を形成しないようにした配線形成工程を
備える半導体装置の製造方法を提供することである。
材料が短絡回路を形成しないようにした配線形成工程を
備える半導体装置の製造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明者は、研究の末、
配線層材料が下地絶縁層上に残存しないように配線層を
エッチングすることは、実際的には極めて難しく、寧ろ
残存配線材料を電気的絶縁体に転化することにより解決
することを着想した。
配線層材料が下地絶縁層上に残存しないように配線層を
エッチングすることは、実際的には極めて難しく、寧ろ
残存配線材料を電気的絶縁体に転化することにより解決
することを着想した。
【０００９】上記目的を達成するために、かかる着想に
基づき、本発明は、下地絶縁層上に所望パターンの配線
を形成する工程を有する半導体装置の製造方法におい
て、下地絶縁層上に形成した配線層をパターニングして
所望パターンの配線を形成し、次いで前記形成した配線
領域以外に残存する配線層材料を酸化して電気絶縁体に
転化する工程を含むことを特徴としている。
基づき、本発明は、下地絶縁層上に所望パターンの配線
を形成する工程を有する半導体装置の製造方法におい
て、下地絶縁層上に形成した配線層をパターニングして
所望パターンの配線を形成し、次いで前記形成した配線
領域以外に残存する配線層材料を酸化して電気絶縁体に
転化する工程を含むことを特徴としている。
【００１０】本発明方法は、酸化すると電気絶縁体に転
化する配線層材料を使用している限り、いかなる半導体
装置の製造にも適用できる。かかる配線層材料として、
典型的にはポリシリコンを挙げることができる。酸化す
る方法は、特に限定はなく、例えばウェット酸化法、ド
ライ酸化法等を挙げることができる。また、酸化の条件
は、残存する配線層材料の厚さに応じて経験的ないし実
験的に定められる。尚、残存配線層材料を全て酸化する
必要はなく、配線間の短絡を防止できる程度に酸化され
れば十分である。例えば、前述のストリンガー状に配線
層材料が残存している場合であれば、ストリンガーの中
間部分を構成する部分が酸化されれば、電気的短絡が解
消するので、それで十分である。
化する配線層材料を使用している限り、いかなる半導体
装置の製造にも適用できる。かかる配線層材料として、
典型的にはポリシリコンを挙げることができる。酸化す
る方法は、特に限定はなく、例えばウェット酸化法、ド
ライ酸化法等を挙げることができる。また、酸化の条件
は、残存する配線層材料の厚さに応じて経験的ないし実
験的に定められる。尚、残存配線層材料を全て酸化する
必要はなく、配線間の短絡を防止できる程度に酸化され
れば十分である。例えば、前述のストリンガー状に配線
層材料が残存している場合であれば、ストリンガーの中
間部分を構成する部分が酸化されれば、電気的短絡が解
消するので、それで十分である。
【００１１】
【作用】本発明では、所望パターンの配線領域以外に残
存する配線層材料を酸化して電気絶縁体に転化すること
により、残存配線層材料による配線層間の短絡を防止で
きる。
存する配線層材料を酸化して電気絶縁体に転化すること
により、残存配線層材料による配線層間の短絡を防止で
きる。
【００１２】
【実施例】以下、添付図面を参照し、本発明の実施方法
の一つを説明する。図１は、本発明方法を実施した後の
状態を示す模式的斜視図である。本発明方法の実施で
は、図２（ｅ）に示した工程までは、従来の工程と同じ
であって、下地絶縁層であるフィールドＳｉＯ2 酸化膜
１８及びゲートＳｉＯ2 酸化膜１９上にポリシリコンに
て配線層を形成し、次いで図１に示すように所望パター
ンの配線２２、２４をＲＩＥ法により形成する。この場
合、ＲＩＥ法のエッチング条件は、図３に示す配線層厚
さＴ′に合わせる。即ち、エッチングした後の配線断面
が、オーバーハング状にならないようなエッチング条件
でＲＩＥ法を施す。従って、ＲＩＥ法を施した後でも、
ポリシリコンが配線領域以外にストリンガー状に残存し
ている（図４のＡを参照）。続いて、残存するポリシリ
コンを酸化してＳｉＯ2 に変え、電気絶縁体（図１では
Ｄで示す）にする。
の一つを説明する。図１は、本発明方法を実施した後の
状態を示す模式的斜視図である。本発明方法の実施で
は、図２（ｅ）に示した工程までは、従来の工程と同じ
であって、下地絶縁層であるフィールドＳｉＯ2 酸化膜
１８及びゲートＳｉＯ2 酸化膜１９上にポリシリコンに
て配線層を形成し、次いで図１に示すように所望パター
ンの配線２２、２４をＲＩＥ法により形成する。この場
合、ＲＩＥ法のエッチング条件は、図３に示す配線層厚
さＴ′に合わせる。即ち、エッチングした後の配線断面
が、オーバーハング状にならないようなエッチング条件
でＲＩＥ法を施す。従って、ＲＩＥ法を施した後でも、
ポリシリコンが配線領域以外にストリンガー状に残存し
ている（図４のＡを参照）。続いて、残存するポリシリ
コンを酸化してＳｉＯ2 に変え、電気絶縁体（図１では
Ｄで示す）にする。
【００１３】実験例 ポリシリコンが約１０００Åの厚さでストリンガー状に
残存する試料を使用して、本発明方法を実施し、実験例
とした。実験例では、水蒸気酸化法により酸化を行っ
た。温度が約１０００°Ｃ、Ｈ2とＯ2 の比がＨ2 ：Ｏ
2 ＝１：１の酸化条件で、約１５分の酸化時間で残存ポ
リシリコンをＳｉＯ2 に変えることができた。その後行
った短絡試験では、配線２２と配線２４との間に電気的
短絡がないことが確認された。
残存する試料を使用して、本発明方法を実施し、実験例
とした。実験例では、水蒸気酸化法により酸化を行っ
た。温度が約１０００°Ｃ、Ｈ2とＯ2 の比がＨ2 ：Ｏ
2 ＝１：１の酸化条件で、約１５分の酸化時間で残存ポ
リシリコンをＳｉＯ2 に変えることができた。その後行
った短絡試験では、配線２２と配線２４との間に電気的
短絡がないことが確認された。
【００１４】
【発明の効果】本発明によれば、下地絶縁層上に形成し
た配線層をパターニングして所望パターンの配線を形成
し、次いで形成した配線領域以外に残存する配線層材料
を酸化して電気絶縁体に転化する。これにより、配線間
に電気的短絡回路が形成されることを確実に防止でき
る。よって、本発明を適用すれば、絶縁不良の半導体装
置の発生を防止して製品歩留りを向上させ、配線間の電
気絶縁性の高い半導体装置を提供できる。また、本発明
方法を適用すれば、平坦部での配線断面を順テーパ形状
に加工できるので、より上層での配線加工マージンが大
きくなり、それだけ後続工程での作業が容易になる。更
に、本発明を上層でも逐次適用して行けば、より完全な
半導体装置を提供できる。
た配線層をパターニングして所望パターンの配線を形成
し、次いで形成した配線領域以外に残存する配線層材料
を酸化して電気絶縁体に転化する。これにより、配線間
に電気的短絡回路が形成されることを確実に防止でき
る。よって、本発明を適用すれば、絶縁不良の半導体装
置の発生を防止して製品歩留りを向上させ、配線間の電
気絶縁性の高い半導体装置を提供できる。また、本発明
方法を適用すれば、平坦部での配線断面を順テーパ形状
に加工できるので、より上層での配線加工マージンが大
きくなり、それだけ後続工程での作業が容易になる。更
に、本発明を上層でも逐次適用して行けば、より完全な
半導体装置を提供できる。
【図１】ストリンガー状に残存したポリシリコンを電気
絶縁体に転化した状態を示す模式的斜視図である。
絶縁体に転化した状態を示す模式的斜視図である。
【図２】図２（ａ）から図２（ｅ）は、それぞれ所望パ
ターンの配線を絶縁層上に形成する工程を示す図であ
る。
ターンの配線を絶縁層上に形成する工程を示す図であ
る。
【図３】バーズ・ピーク部の配線層の厚さの相違を示す
断面図である。
断面図である。
【図４】段差部に配線層材料がストリンガー状に残存し
た様子を示す模式的斜視図である。
た様子を示す模式的斜視図である。
【図５】図５（ａ）はオーバーハング状にエッチングさ
れた配線断面を示す説明図、図５（ｂ）はオーバーハン
グ状にエッチングされた配線上に上層配線を形成する場
合にエッチング条件にマージンが乏しいことを説明する
斜視図である。
れた配線断面を示す説明図、図５（ｂ）はオーバーハン
グ状にエッチングされた配線上に上層配線を形成する場
合にエッチング条件にマージンが乏しいことを説明する
斜視図である。
１２ シリコン基板 １４ ＳｉＯ2 酸化膜 １６ シリコン窒化膜 １８ フィールド酸化膜 １９ ゲート酸化膜 ２０ 配線層 ２２、２４、２８、２９ 配線 ２６ 層間絶縁層
Claims (1)
- 【請求項１】 下地絶縁層上に所望パターンの配線を形
成する工程を有する半導体装置の製造方法において、 下地絶縁層上に形成した配線層をパターニングして所望
パターンの配線を形成し、次いで前記形成した配線領域
以外に残存する配線層材料を酸化して電気絶縁体に転化
する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5319177A JPH07147323A (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5319177A JPH07147323A (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147323A true JPH07147323A (ja) | 1995-06-06 |
Family
ID=18107284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5319177A Pending JPH07147323A (ja) | 1993-11-25 | 1993-11-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147323A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102656A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社ジャパンディスプレイ | 配線構造、および配線構造を有する表示装置 |
-
1993
- 1993-11-25 JP JP5319177A patent/JPH07147323A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102656A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社ジャパンディスプレイ | 配線構造、および配線構造を有する表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728627A (en) | Method of making multilayered interconnects using hillock studs formed by sintering | |
| JPH02222575A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3684433B2 (ja) | 二重ゲート絶縁膜を有するゲート電極の形成方法 | |
| JPH07147323A (ja) | 半導体装置の製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| KR100230349B1 (ko) | 금속배선 콘택형성방법 | |
| KR19990071113A (ko) | 반도체 소자의 제조방법 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| JP2741964B2 (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| KR100219416B1 (ko) | 반도체장치 제조방법 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| KR0153493B1 (ko) | 반도체소자의 절연방법 | |
| KR100305642B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| KR100366612B1 (ko) | 평탄화된필드절연막을갖는반도체장치의제조방법 | |
| JPH01235352A (ja) | 半導体装置の製造方法 | |
| JPS58182228A (ja) | 半導体装置の製造方法 | |
| KR100209210B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPH11204639A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| KR19980021221A (ko) | 반도체 소자의 자기 정렬 콘택 형성방법 | |
| JPH0358531B2 (ja) | ||
| JPH09260486A (ja) | 半導体装置及びその製造方法 |