JPH07147519A

JPH07147519A - ブースタ回路

Info

Publication number: JPH07147519A
Application number: JP5292183A
Authority: JP
Inventors: Masaru Nagao; 勝長尾
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 1993-11-22
Filing date: 1993-11-22
Publication date: 1995-06-06

Abstract

(57)【要約】【目的】期待された電流増強能力を発揮し、トランジス
タの発熱を抑制する。【構成】オペアンプ１の出力端子にはトランジスタＱ２
のベースが接続され、そのコレクタは抵抗Ｒ１を介して
電源ＶCC１に接続される。電源ＶCC１にはトランジスタ
Ｑ１のエミッタが接続され、そのベースはトランジスタ
Ｑ２のコレクタに接続される。トランジスタＱ２のエミ
ッタは抵抗Ｒ２を介して接地され、トランジスタＱ１の
コレクタは抵抗Ｒ３，Ｒ４を介して接地される。トラン
ジスタＱ１のベースとトランジスタＱ２のコレクタとの
間に、抵抗Ｒ５がＩＣ４の外部において介在され、その
両端にはトランジスタＱ３及びダイオードＤ１よりなる
バイパス回路５が並列接続されている。抵抗Ｒ５により
トランジスタＱ２にかかる電圧がある程度低減され、し
かも、抵抗Ｒ５に電流が流れることによる発熱はＩＣ４
の外部において起こる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はブースタ回路に係り、詳
しくは、オペアンプを使用して出力電流を増強するため
のブースタ回路に関するものである。

【０００２】

【従来の技術】従来、この種の技術として、「ＯＰアン
プの活用設計ガイド（日本放送出版協会昭和６３年７
月２０日発行）」に記載されたブースタ回路（１３３頁
図４−１７）を挙げることができる。この回路におい
ては、オペアンプに外付けされた出力トランジスタ（同
頁同図に示すＱ₁：２ＳＡ５１０−Ｙ）のベースがオペ
アンプのプラス電源端子に接続され、該オペアンプによ
って直接トランジスタが駆動されている。しかし、ブー
スタ回路の出力電流（トランジスタの出力電流）が多く
なると、オペアンプからトランジスタへ供給される駆動
電流が増し、オペアンプ内部の損失が増大する。

【０００３】このため、図３に示すように、トランジス
タＱ２を追加したブースタ回路が一般的に使用されてい
る。なお、図３は、理解を容易とするために、片電源動
作にした場合を示している。同図に示すように、オペア
ンプ１の非反転入力端子には入力電圧Ｖinが入力され、
反転入力端子には抵抗Ｒ３，Ｒ４により、ブースタ回路
の出力側（出力端子３）から負帰還がかけられるように
なっている。オペアンプ１の出力端子には、ＮＰＮトラ
ンジスタＱ２のベースが接続されている。トランジスタ
Ｑ２のコレクタは抵抗Ｒ１を介して電源ＶCC１（例えば
電圧１５〔Ｖ〕）に接続されている。また、同電源ＶCC
１には、ＰＮＰトランジスタＱ１のエミッタが接続され
ている。そのトランジスタＱ１のベースは、トランジス
タＱ２のコレクタに接続されている。

【０００４】また、トランジスタＱ２のエミッタは抵抗
Ｒ２を介して接地されているとともに、コンデンサＣ１
を介して前記トランジスタＱ１のコレクタに接続されて
いる。そして、トランジスタＱ１のコレクタは出力端子
３に接続され、該出力端子３からブースタ回路の出力電
流Ｉ１が得られるようになっている。

【０００５】トランジスタＱ１のコレクタは、前記抵抗
Ｒ３，Ｒ４を介して接地されている。そして、抵抗Ｒ
３，Ｒ４間のノードが前記オペアンプ１の反転入力端子
に接続されている。

【０００６】上記回路においては、トランジスタＱ２と
抵抗Ｒ２とがオペアンプ１とともにワンチップの、半導
体集積回路装置（以下、「ＩＣ」とする）４内に組み込
まれている。また、オペアンプ１の電源端子とトランジ
スタＱ１のベースとは接続されておらず、オペアンプ１
の電源端子は電源ＶCC１とは別の電源ＶCC２に接続され
ている。尚、電源ＶCC２は、電源ＶCC１をＩＣ４内で降
圧させることにより生成されたものである。

【０００７】上記回路によれば、オペアンプ１の電源端
子とトランジスタＱ１のベースとは接続されておらず、
トランジスタＱ１の駆動はトランジスタＱ２によってな
される。そのため、ブースタ回路の出力電流Ｉ１が大き
くなったとしてもオペアンプ１の出力電流は増加せず、
オペアンプ１内部の損失が増すことはない。

【０００８】

【発明が解決しようとする課題】ところが、上記従来技
術では、トランジスタＱ１の駆動はトランジスタＱ２に
よってなされているため、ブースタ回路の出力電流Ｉ１
が大きくなると、トランジスタＱ２のコレクタ電流が増
加する。

【０００９】従って、トランジスタＱ２の発熱量が大き
くなり、その結果、トランジスタＱ２をＩＣ４内に組み
込むことが実質上困難となっていた。すなわち、例え
ば、トランジスタＱ１のコレクタ電流（ブースタ回路の
出力電流Ｉ１）が「１〔Ａ〕」、電流増幅率ｈFEが「５
０」であるとすると、トランジスタＱ２のコレクタ電流
はおよそ「２０〔ｍＡ〕」となる。ここで、電源ＶCC１
の電圧を「＋１５〔Ｖ〕」、トランジスタＱ１のベース
・エミッタ間電圧ＶBEを「０．７〔Ｖ〕」とすると、ト
ランジスタＱ２及び抵抗Ｒ２の電力損失は、「０．０２
×（１５−０．７）≒０．２９〔Ｗ〕」となる。

【００１０】これに対し、通常のＩＣパッケージ（フラ
ットパッケージ）の許容損失は、周囲温度が「７０〜８
５〔℃〕」のとき、「０．２〜０．３〔Ｗ〕」程度であ
る。従って、上述の如く、トランジスタＱ２の発熱量が
ＩＣパッケージの許容発熱量を超えてしまうこととな
り、トランジスタＱ２をＩＣ４内に組み込むことは実質
上困難となる。

【００１１】本発明は前述した事情に鑑みてなされたも
のであって、その目的は、オペアンプを使用して出力電
流を増強するためのブースタ回路において、期待された
電流増強能力を発揮することができるとともに、トラン
ジスタの発熱を抑制することのできるブースタ回路を提
供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、半導体集積回路装置内に設けら
れた増幅回路と、前記半導体集積回路装置内に第１の抵
抗とともに設けられ、エミッタが前記第１の抵抗を介し
て接地され、ベースが前記増幅回路の出力側に接続され
てなる第１のトランジスタと、前記半導体集積回路装置
の外部に設けられ、ベースが前記第１のトランジスタの
コレクタに接続され、エミッタが電源に接続されてなる
第２のトランジスタとを備え、前記第２のトランジスタ
のコレクタから出力信号を得るブースタ回路であって、
前記半導体集積回路装置の外部において、前記第２のト
ランジスタのベースと前記第１のトランジスタのコレク
タとの間に介在された第２の抵抗と、前記第１のトラン
ジスタのコレクタ電位が所定値以下に低下した場合に、
前記第１のトランジスタのコレクタ電流が前記第２の抵
抗をバイパスして流れるのを許容するバイパス回路とを
設けたことをその要旨としている。

【００１３】

【作用】上記の構成によれば、半導体集積回路装置の内
部には、増幅回路、第１の抵抗及び第１のトランジスタ
が設けられる。そして、増幅回路の出力側にベースが接
続され、エミッタが第１の抵抗を介して接地されてなる
第１のトランジスタにより、該トランジスタのコレクタ
電流は増強されうる。また、この第１のトランジスタの
コレクタは、半導体集積回路装置の外部に設けられた第
２のトランジスタのベースに接続されており、該第２の
トランジスタのエミッタは電源に接続されている。この
ため、第１のトランジスタのコレクタ電流が増強されれ
ば、第２のトランジスタのコレクタから出力される電流
はさらに増強されうる。

【００１４】ここで、本発明の構成によれば、第２のト
ランジスタのベースと第１のトランジスタのコレクタと
の間には、第２の抵抗が介在されており、該第２の抵抗
の電圧降下分、第１のトランジスタにかかる電圧が低減
される。また、該第２の抵抗は半導体集積回路装置の外
部において設けられており、該第２の抵抗に電流が流れ
ることによる発熱は、半導体集積回路装置の外部におい
て起こる。これらのことから、半導体集積回路装置内部
に設けられた第１のトランジスタ及び第１の抵抗での発
熱は抑制される。

【００１５】また、バイパス回路により、第１のトラン
ジスタのコレクタ電位が所定値以下に低下した場合に
は、第１のトランジスタのコレクタ電流が第２の抵抗を
バイパスして流れる。このため、かかる場合には、第２
の抵抗による電圧降下が一定以上増大することなく、第
１のトランジスタのコレクタにかかる電圧は第２の抵抗
によっては低減されない。このため、第１のトランジス
タのコレクタ電位が所定値以下に低下した場合であって
も、第２のトランジスタのコレクタから出力される電流
は確保されうる。

【００１６】

【実施例】

（第１実施例）以下、本発明におけるブースタ回路を具
体化した第１実施例を図１に基づいて詳細に説明する。

【００１７】なお、本実施例において、図３に示した従
来技術と同じ構成部材については、符号を等しくしてそ
の詳細な説明を省略する。但し、本実施例では、第２の
トランジスタが前記トランジスタＱ１によって構成さ
れ、第１のトランジスタが前記トランジスタＱ２によっ
て構成されている。また、増幅回路がオペアンプ１によ
り構成されている。さらに、本実施例では、第１の抵抗
は抵抗Ｒ２によって構成されている。

【００１８】さて、本実施例では、トランジスタＱ１の
ベースとトランジスタＱ２のコレクタとの間に、第２の
抵抗を構成する抵抗Ｒ５が接続されている。この抵抗５
は、前記半導体集積回路装置（ＩＣ）４の外部に設けら
れている。

【００１９】また、トランジスタＱ１のベースはＮＰＮ
トランジスタＱ３のコレクタに接続され、該トランジス
タＱ３のエミッタはダイオードＤ１を介してトランジス
タＱ２のコレクタに接続されている。そして、トランジ
スタＱ３のベースは前記電源ＶCC２に接続されている。
つまり、本実施例においては、トランジスタＱ３及びダ
イオードＤ１によってバイパス回路５が構成され、該バ
イパス回路５が前記抵抗Ｒ５と並列に接続されている。
なお、このバイパス回路５は前記ＩＣ４の内部に設けら
れている。

【００２０】次に、上記のように構成されてなるブース
タ回路の作用及び効果について説明する。トランジスタ
Ｑ２のベースには、オペアンプ１によって増幅された電
圧がかかる。また、トランジスタＱ２のコレクタには、
電源ＶCC１からの電圧が、抵抗Ｒ１及び抵抗Ｒ５による
電圧降下分を差し引いた分だけかかる。そして、トラン
ジスタＱ２のコレクタ電流が流れることにより、トラン
ジスタＱ１が駆動され、該トランジスタＱ１のコレクタ
電流（ブースタ回路の出力電流）が増強される。

【００２１】ここで、本発明の構成によれば、トランジ
スタＱ１のベースとトランジスタＱ２のコレクタとの間
には、抵抗Ｒ５が介在されており、該抵抗Ｒ５の電圧降
下分、トランジスタＱ２にかかる電圧が低減される。ま
た、該抵抗Ｒ５はＩＣ４の外部において設けられてお
り、抵抗Ｒ５に電流が流れることによる発熱は、ＩＣ４
の外部において起こる。従って、トランジスタＱ２のコ
レクタ電流が増大した場合であっても、ＩＣ４内部に設
けられたトランジスタＱ２における発熱は抑制される。
その結果、トランジスタＱ２をＩＣ４内に組み込んだと
しても、発熱量の増大を招来することなく、通常どおり
ブースタ回路を使用することができる。

【００２２】すなわち、本実施例によれば、上記した従
来技術と同条件下におけるトランジスタＱ２の発熱量の
最大値は計算上「０．１１６〔Ｗ〕以下」となり、従来
技術の３分の１程度の発熱量に抑えることができる。そ
の結果、トランジスタＱ２をＩＣ４内に組み込んだとし
ても、トランジスタＱ２の発熱量がＩＣパッケージの許
容発熱量を超えてしまうことがなくなり、何ら差し障り
なく実際の使用に供することができる。

【００２３】ところで、前記電源ＶCC１が自動車のバッ
テリであるような場合には、該電源ＶCC１の電圧が低下
してしまう場合がある。すなわち、例えば電源電圧が通
常「１５〔Ｖ〕」であるのに対し、放電等により例えば
「１０〔Ｖ〕」程度まで低下してしまう場合がある。か
かる場合には、トランジスタＱ２のコレクタ電位が所定
値（ＶCC２−１．４〔Ｖ〕）以下に低下し、抵抗Ｒ５を
電流が流れないおそれがある。

【００２４】しかし、本実施例によれば、トランジスタ
Ｑ２のコレクタ電位（バイパス回路５のエミッタ電流）
が低下すると、トランジスタＱ３が動作する。そして、
電流が抵抗Ｒ５をバイパスして流れるのが許容される。
このため、トランジスタＱ２のコレクタ電位が上記の如
く低下してしまった場合であっても、電流は、抵抗Ｒ５
を流れずに、トランジスタＱ３及びダイオードＤ１を通
ってトランジスタＱ２のコレクタへと流れる。そして、
このように電流がバイパスして流れる場合には、抵抗Ｒ
５による電圧降下が一定以上増大することなく、トラン
ジスタＱ２にかかる電圧は低減されない。そのため、ト
ランジスタＱ２のコレクタ電位が所定値以下に低下した
場合であっても、上記した電流の増強作用を確保するこ
とができる。換言すれば、本実施例のブースタ回路によ
れば、ほとんど常時にわたって、電流の増強作用を期待
することができる。

【００２５】（第２実施例）次に、本発明におけるブー
スタ回路を具体化した第２実施例を図２に基づいて詳細
に説明する。

【００２６】なお、本実施例において、図１に示した第
１実施例と同じ構成部材については、符号を等しくして
その詳細な説明を省略する。本実施例では、ＮＰＮトラ
ンジスタＱ５のベースはオペアンプ１の出力端子に接続
され、トランジスタＱ５のコレクタは電源ＶCC２に接続
されている。また、トランジスタＱ５のエミッタは、ト
ランジスタＱ２のベースに接続されているとともに抵抗
Ｒ８を介してトランジスタＱ２のエミッタに接続されて
いる。

【００２７】オペアンプ１の出力端子とアースとの間に
はＮＰＮトランジスタＱ４が接続されている。前記トラ
ンジスタＱ２のエミッタとアースとの間にはその抵抗Ｒ
６，Ｒ７が直列に接続されている。抵抗Ｒ６と抵抗Ｒ７
との間のノードはトランジスタＱ４のベースに接続され
ている。

【００２８】ところで、本実施例では、前記オペアンプ
１の回路構成についても具体化されている。すなわち、
オペアンプ１は、一般的なものであって、差動増幅器１
１と、エミッタフォロア１２と、エミッタ接地の出力ト
ランジスタＱ７とを備えている。なお、差動増幅器１１
はカレントミラー回路１３を備え、該差動増幅器１１に
は電源ＶCC２から定電流源１４を介して電源が供給され
ている。また、エミッタフォロア１２には、電源ＶCC２
から直接電源が供給されている。さらに、出力トランジ
スタＱ７には、電源ＶCC２から定電流源１５を介して電
源が供給されている。また、差動増幅器１１の出力端子
と出力トランジスタＱ７のコレクタ（オペアンプ１の出
力端子）との間には、コンデンサＣ２が接続されてい
る。

【００２９】上記のように構成されてなるブースタ回路
においても、基本的には、前記第１実施例とほぼ同等の
作用及び効果を奏する。従って、その作用及び効果につ
いては説明を省略する。そして、ここでは、前記第１実
施例とは異なる作用及び効果について説明する。

【００３０】本実施例では、オペアンプ１とトランジス
タＱ２との間に、トランジスタＱ５からなるエミッタフ
ォロアが接続されている。そして、トランジスタＱ４と
抵抗Ｒ６，Ｒ７とにより、オペアンプ１の出力側（トラ
ンジスタＱ５のベース側）へフィードバックがかけられ
ている点で、前記第１実施例とは異なっている。すなわ
ち、ここで、トランジスタＱ２のエミッタ電流が小さい
ときには、抵抗Ｒ７の電圧降下が低くトランジスタＱ４
が駆動されない。一方、トランジスタＱ２のエミッタ電
流が大きくなって抵抗Ｒ７の電圧降下がトランジスタＱ
４のベース・エミッタ電圧ＶBEに達すると、トランジス
タＱ４のコレクタ電流が流れはじめる。このコレクタ電
流は、トランジスタＱ５を介し、結果としてトランジス
タＱ２のベース電流を引っ張りこむこととなる。

【００３１】このため、トランジスタＱ２のベース電流
に制限がかけられることになる。従って、トランジスタ
Ｑ２からの出力電流（トランジスタＱ２のコレクタ電
流）がある程度で制限される。その結果、前記第１実施
例の効果に加えて、トランジスタＱ２の発熱量をより一
層抑制することができるという効果を奏する。

【００３２】なお、本発明は前記実施例に限定されるも
のではなく、発明の趣旨を逸脱しない範囲で構成の一部
を適宜に変更して次のように実施することもできる。（１）前記第２実施例では、オペアンプ１の内部を具体
化した構成としたが、オペアンプ１は、かかる内部構造
に限定されるものではない。

【００３３】（２）前記各実施例では、いずれも単電源
動作するタイプのブースタ回路に具体化したが、両電源
動作するタイプのブースタ回路に適用することもでき
る。（３）前記各実施例では、トランジスタＱ３及びダイオ
ードＤ１によりバイパス回路５を構成するようにした
が、ダイオードＤ１を省略する構成としてもよい。

【００３４】（４）前記各実施例では、バイパス回路５
をＩＣ４内に設ける構成としたが、バイパス回路５をＩ
Ｃ４の外部に設ける構成としてもよい。

【００３５】

【発明の効果】以上詳述したように、本発明によれば、
オペアンプを使用して出力電流を増強するためのブース
タ回路において、期待された電流増強能力を発揮するこ
とができるとともに、トランジスタの発熱を抑制するこ
とができるという優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明を具体化した第１実施例におけるブース
タ回路を説明する電気回路図である。

【図２】本発明を具体化した第２実施例におけるブース
タ回路を説明する電気回路図である。

【図３】従来技術におけるブースタ回路を説明する電気
回路図である。

【符号の説明】

１…増幅回路としてのオペアンプ、４…半導体集積回路
装置（ＩＣ）、５…バイパス回路、Ｒ２…第１の抵抗、
Ｒ５…第２の抵抗、Ｑ１…第２のトランジスタ、Ｑ２…
第１のトランジスタ。

Claims

【特許請求の範囲】

【請求項１】半導体集積回路装置内に設けられた増幅
回路と、前記半導体集積回路装置内に第１の抵抗とともに設けら
れ、エミッタが前記第１の抵抗を介して接地され、ベー
スが前記増幅回路の出力側に接続されてなる第１のトラ
ンジスタと、前記半導体集積回路装置の外部に設けられ、ベースが前
記第１のトランジスタのコレクタに接続され、エミッタ
が電源に接続されてなる第２のトランジスタとを備え、
前記第２のトランジスタのコレクタから出力信号を得る
ブースタ回路であって、前記半導体集積回路装置の外部において、前記第２のト
ランジスタのベースと前記第１のトランジスタのコレク
タとの間に介在された第２の抵抗と、前記第１のトランジスタのコレクタ電位が所定値以下に
低下した場合に、前記第１のトランジスタのコレクタ電
流が前記第２の抵抗をバイパスして流れるのを許容する
バイパス回路とを設けたことを特徴とするブースタ回
路。