JPH0715142Y2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH0715142Y2
JPH0715142Y2 JP1986021742U JP2174286U JPH0715142Y2 JP H0715142 Y2 JPH0715142 Y2 JP H0715142Y2 JP 1986021742 U JP1986021742 U JP 1986021742U JP 2174286 U JP2174286 U JP 2174286U JP H0715142 Y2 JPH0715142 Y2 JP H0715142Y2
Authority
JP
Japan
Prior art keywords
chip
common function
pads
chips
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986021742U
Other languages
English (en)
Other versions
JPS62134238U (ja
Inventor
通子 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1986021742U priority Critical patent/JPH0715142Y2/ja
Publication of JPS62134238U publication Critical patent/JPS62134238U/ja
Application granted granted Critical
Publication of JPH0715142Y2 publication Critical patent/JPH0715142Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は集積回路装置に関する。
〔従来の技術〕
集積回路の開発において、従来同一回路１個入りと複数
個入りの品種を作る場合があり、１個入りと複数個入り
ではおのおの別々のチップ設計を行ない、別々の拡散を
行なってそれぞれ１個入りと複数個入りのパッケージに
組立てていた。
このような集積回路装置の説明のための例として第４図
及び第５図を参照しながら説明する。第４図及び第５図
において69,70,86〜89は内部素子の2NAND71,90はチップ
61〜68,72〜85はパッドである。第４図は内部素子に2NA
ND2個を有する集積回路装置であり第５図は内部素子に2
NAND4個を有する集積回路装置である。この２つの図を
見るとわかるように2NAND2個入りのものと４個入りのも
とでは、おのおの別々のチップ設計を行ないおのおの別
々の拡散を行なっていた。
第4,5図では内部素子として2NANDを用いたが任意回路で
よい。
〔考案が解決しようとする問題点〕
前述した従来の集積回路装置の場合第4,5図の例でもわ
かるように2NAND2個入りのものと2NAND4個入りのものを
作るのに別々の設計と別々の拡散を行なうので2NAND2個
入りと４個入りのもの両方を作る場合2NAND2個入りのも
のだけを作る場合に比べて２倍の時間と２倍の費用がか
かるという欠点がある。
〔問題点を解決するための手段〕
本考案の目的は、互いに別々のチップとして切断分離し
て使用でき、またその連続した状態で素子数が増加した
一つのチップとしても使用できる集積回路装置を提供す
ることにある。
本考案による集積回路装置は、同一の半導体基板上に第
１のチップとして第１の領域と第２のチップとしての第
２の領域とが区画され、前記第１の領域には前記第１の
チップを構成するために必要な複数の第１の回路素子お
よび複数の第１のパッドが形成され、上記第２の領域に
は前記第２のチップを構成するために必要な複数の第２
の回路素子および複数の第２のパッドが形成されてい
る。そして、前記複数の第１および第２のパッドには前
記第１および第２のチップにとって共通な機能に使用さ
れる第１の共通機能パッドと第２の共通機能パッドがそ
れぞれ含まれており、前記第１のチップにおける前記第
１の共通機能パッドと前記第２のチップにおける前記第
２の共通機能パッドとは前記第１および第２の領域の境
界線の近傍に配置され、前記第１のチップにおける前記
第２の共通機能パッドと前記第２のチップにおける前記
第１の共通機能パッドとは前記境界線から離れて配置さ
れている。さらに前記第１および第２のチップにおける
前記第１の共通機能パッド同士は前記境界線を横切る第
１の配線で相互接続されているとともに前記第２の共通
機能パッド同士も前記境界線を横切る第２の配線で相互
接続されている。
〔実施例〕
第１図は本考案の実施例であり第4,5図と同一のものに
は同一番号をふり説明を省略する。第１図において1,2
はチップ、３〜10,3′〜10′はパッド、11,12,11′,1
2′は内部素子の2NAND13〜26はリードフレームである。
本考案の特徴はチップ１と側辺の長さが等しいチップ２
を、チップ１の側辺に置き、チップ1,2の内辺とそれに
対向する辺にあるパッド4,4′、8,8′にそれぞれ両チッ
プに共通な信号を配線し同信号の配線されたパッド４と
４′,8と８′を導電層でショートしチップ1,2に共通で
ない信号をチップ1,2の内辺以外の辺にあるパッド3,5〜
7,9〜10,3′,5′〜７′、９′〜10′に配線したことに
ある。
第１図では内部素子として2NANDを用いたが任意回路で
よい。
〔考案の効果〕
本考案の集積回路装置の場合を第１図、第２図、第３図
を参照しつつ説明する。第２図、第３図で35はチップ、
36〜43はパッド、44〜46は内部素子のインバータ、47〜
60,27〜34はリードフレームである。尚第２図、第３図
で第１図と同一のものには同一の番号をふり説明を省略
する。
前述のように、本考案は、基本の１チップに対しそれと
側辺の長さが等しいチップを基本チップの側辺位置に構
成し、基本チップとその側辺に位置したチップの内辺に
置かれたパッドとそれと他の辺におかれたパッドには両
チップに共通な信号を配線し、基本チップとその側辺に
置かれたチップにおいて同信号を導電層でショートし両
チップに共通でない信号を基本チップとその側辺に位置
したチップの内辺以外の辺にあるパッドに配線したこと
により、第１図のように2NAND4個が入ったパッケージを
作りたい場合は、チップ1,2を１チップとし組立て2NAND
2個が入ったパッケージを作りたい場合はチップ1,2の内
辺をダイシングして第２図のように組立てることで１回
の設計、１回の拡散で２通りのパッケージを組むことが
できる効果がある。また、第１図においては同じ2NAND2
個入りのチップを２つ並べて2NAND2個入りと４個入りの
製品を作っているが、第３図のように片方に2NAND2個入
りのチップをもう片方にインバータ３個入りのチップを
置くことによって、チップ１と35の内辺をダイシングす
ることにより2NAND2個入りのパッケージとインバータ３
個入りのパッケージを作ることができチップ１と35を合
わせて１チップとし組立てることにより2NAND2個とイン
バータ３個がいっしょに入っているパッケージを組立て
ることができる効果がある。
以上説明したように本考案は１回の設計、１回の拡散
で、チップの組合せにより３通りの品種を作ることがで
きる効果がある。
なお両チップ間を接続する導電層としては金属配線、ポ
リシリコンや拡散層等を利用できる。またかかる導電層
のマスクのみをマスタスライスで２種類作成し、一方は
両チップ間を接続するようにし、他方は両チップ間を接
続しないようにすることもできる。この場合両チップ間
をダイシングしたときに、両チップ間を接続する導電層
の断面が他と短絡したり、リークを生じたりする危険性
をへらすことができる。
【図面の簡単な説明】
第１図、第２図、第３図は本考案の実施例を示す図であ
る。第４図、第５図は従来例を示す図である。 図中で番号1,2,35,71,90はチップ３〜10,3′〜10′,36
〜43,61〜68,72〜85はパッド11,12,11′,12′,44〜46,6
9,70,86〜89は内部素子、13〜34,47〜60,はリードフレ
ームである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】同一の半導体基板上に第１のチップとして
    の第１の領域と第２のチップとしての第２の領域とが区
    画され、前記第１の領域には前記第１のチップを構成す
    るために必要な複数の第１の回路素子および複数の第１
    のパッドが形成され、前記第２の領域には前記第２のチ
    ップを構成するために必要な複数の第２の回路素子およ
    び複数の第２のパッドが形成され、前記複数の第１およ
    び第２のパッドには前記第１および第２のチップにとっ
    て共通な機能に使用される第１の共通機能パッドと第２
    の共通機能パッドがそれぞれ含まれ、前記第１のチップ
    における前記第１の共通機能パッドと前記第２のチップ
    における前記第２の共通機能パッドとは前記第１および
    第２の領域の境界線の近傍に配置され、前記第１のチッ
    プにおける前記第２の共通機能パッドと前記第２のチッ
    プにおける前記第１の共通機能パッドとは前記境界線か
    ら離れて配置され、さらに前記第１および第２のチップ
    における前記第１の共通機能パッド同士は前記境界線を
    横切る第１の配線で相互接続されているとともに前記第
    ２の共通機能パッド同士も前記境界線を横切る第２の配
    線で相互接続されていることを特徴とする集積回路装
    置。
JP1986021742U 1986-02-17 1986-02-17 集積回路装置 Expired - Lifetime JPH0715142Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986021742U JPH0715142Y2 (ja) 1986-02-17 1986-02-17 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986021742U JPH0715142Y2 (ja) 1986-02-17 1986-02-17 集積回路装置

Publications (2)

Publication Number Publication Date
JPS62134238U JPS62134238U (ja) 1987-08-24
JPH0715142Y2 true JPH0715142Y2 (ja) 1995-04-10

Family

ID=30818462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986021742U Expired - Lifetime JPH0715142Y2 (ja) 1986-02-17 1986-02-17 集積回路装置

Country Status (1)

Country Link
JP (1) JPH0715142Y2 (ja)

Also Published As

Publication number Publication date
JPS62134238U (ja) 1987-08-24

Similar Documents

Publication Publication Date Title
JPH0114707B2 (ja)
JPH0519989B2 (ja)
JPH0715142Y2 (ja) 集積回路装置
US4789889A (en) Integrated circuit device having slanted peripheral circuits
JP3679923B2 (ja) 半導体装置
JPH0274046A (ja) 半導体集積回路装置
US5206529A (en) Semiconductor integrated circuit device
JPS62229857A (ja) マスタスライス半導体装置
JPH0760855B2 (ja) 集積回路装置
JPS5928359A (ja) 集積回路装置の製造方法
EP0360596A1 (en) Semiconductor integrated circuit and manufacturing method thereof
JPS60113943A (ja) 半導体集積回路装置のレイアウト方式
JP2766857B2 (ja) 半導体集積回路装置形成ウエファ
JPS58182841A (ja) モノリシツク集積回路
JPH01196138A (ja) マスタスライス集積回路
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JPH0138913Y2 (ja)
KR0129132Y1 (ko) I.c 패캐이지
JPH0329182B2 (ja)
JPH022164A (ja) 集積回路
JPH03180052A (ja) 半導体集積回路
JPH065663A (ja) 評価用半導体装置
KR200159486Y1 (ko) 반도체 패키지
JPH0332044A (ja) 半導体集積回路
JPS6362368A (ja) 集積回路装置