JPH07154220A - パルス遅延回路 - Google Patents

Abstract

(57)【要約】 【目的】 パルス信号を前縁及び後縁から等しく正確に
遅延する。 【構成】 パルス信号を発生する信号源８と、該信号源
に接続され、抵抗１１及びコンデンサ１２を備え充放電
時定数が等しい積分回路９と、該積分回路の出力信号と
基準電源の基準電圧とを比較するコンパレータ１３と、
該コンパレータの出力信号に応じて前記コンデンサを前
記パルス信号の波高値まで急速充電する急速充電回路１
５と、を備え、前記コンパレータの出力端より遅延され
たパルス信号を得るようにしたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パルス信号を時定数に
より遅延するパルス遅延回路に関するもので、特に正確
な遅延時間を供することのできるパルス遅延回路に関す
る。

【０００２】

【従来の技術】ＴＶ信号処理回路で用いられるＢＧＰ
（バーストゲートパルス）は、コンデンサＣと抵抗Ｒの
時定数により遅延され使用される場合がある。ＢＧＰの
パルス幅は、約３マイクロ秒であるのに対して遅延時間
は、１．５マイクロ秒も必要の時がある。この様に遅延
時間がパルス幅に対して大きい場合、遅延時間を確保す
る為に、時定数を大きくする必要がある。

【０００３】図２は、その様なパルス遅延回路を示すも
ので、信号源（１）からは図３（ａ）の実線の如きパル
スが発生する。該パルスは、抵抗（２）とコンデンサ
（３）の積分回路（４）により遅延させられ図３（ａ）
の一点鎖線の如き波形となりコンパレータ（５）に印加
される。コンパレータ（５）の基準電源（６）のレベル
を図３（ａ）の点線の如きレベル（Ｖ_P／２）に設定す
れば、出力端子（７）より図３（ｂ）の如きパルスが得
られる。

【０００４】従って、図２の回路によれば、パルス信号
の遅延を行なうことができる。

【０００５】

【発明が解決しようとする課題】しかしながら、図２の
回路では遅延時間を多く取るために積分回路（４）の時
定数を大きくしているが、その為に遅延後の信号の波高
値は、図３（ａ）に示す如く、元の波高値Ｖ_Pにまで達
することができない。すると、図３（ａ）のパルスの立
ち上がりエッジからの曲線と、立ち下がりエッジからの
曲線とが一致しなくなる。すると、図３（ｂ）のパルス
の前縁からの遅延時間ｔ₁と、後縁からの遅延時間ｔ₂と
が等しくならない、という問題がある。スレッショルド
レベルの異なる２つのコンパレータを使用すれば、前記
２つの遅延時間を等しくすることができるが、回路素子
数が増大したり、設定に手間を要する。

【０００６】

【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、パルス信号を発生する信号源と、該信
号源に接続され、抵抗及びコンデンサを有する積分回路
と、該積分回路の出力信号と基準電源の基準電圧とを比
較するコンパレータと、該コンパレータの出力信号に応
じて前記コンデンサを前記パルス信号の波高値まで急速
充電する急速充電回路と、を備え、前記コンパレータの
出力端より遅延されたパルス信号を得るようにしたこと
を特徴とする。

【０００７】

【作用】本発明に依れば、積分されたパルス信号の波高
値がコンパレータの基準電圧レベルを超えると、コンデ
ンサを入力パルス信号の波高値まで急速充電している。
その為、積分回路は、充電時と同じカーブで放電を行な
うようになり、パルス信号の前縁と後縁の遅延時間を等
しくできる。

【０００８】

【実施例】図１は、本発明のパルス遅延回路を示すもの
で、（８）はパルス信号を発生する信号源、（９）は該
信号源（８）にトランジスタ（１０）を介して接続さ
れ、抵抗（１１）及びコンデンサ（１２）を備え充放電
時定数が等しい積分回路、（１３）は該積分回路（９）
の出力信号と基準電源（１４）の基準電圧とを比較する
コンパレータ、（１５）は該コンパレータ（１３）の出
力信号に応じて前記コンデンサ（１２）を前記パルス信
号の波高値まで急速充電する急速充電回路、（１６）は
インバータである。

【０００９】今、信号源（８）から図４（ａ）の如き波
高値Ｖ_Pのパルス信号が発生したとすると、該パルス信
号はトランジスタ（１０）を介して積分回路（９）に印
加され、図４（ａ）の一点鎖線の如く遅延される。尚、
トランジスタ（１０）のベースとエミッタでは直流レベ
ルが異なるが、説明の都合上、等しいものとして図４を
描いている。図４（ａ）に点線で示す３Ｖのレベルは、
コンパレータ（１３）の基準電圧である。前縁からの期
間ｔ₁の間は、コンパレータ（１３）の出力は「Ｈ」レ
ベルであるので、急速充電回路（１５）のトランジスタ
（１７）はオンしており、トランジスタ（１８）のベー
スを接地している。その為、トランジスタ（１８）はオ
フしており、積分回路（９）の動作に影響を与えない。
そして、期間ｔ₁を過ぎると、図４（ａ）の一点鎖線の
レベルが点線のレベルを超えて、コンパレータ（１３）
の出力は、「Ｌ」レベルとなる。すると、トランジスタ
（１７）がオフし、トランジスタ（１８）は、オンして
コンデンサ（１２）の端子間電圧が４〔Ｖ〕となるよう
に急速充電する。この為、図４（ａ）の一点鎖線の電圧
レベルは、図示の如く急速に４〔Ｖ〕となり、この状態
を保持する。

【００１０】そして、図４（ａ）の実線のパルスが立ち
下がると、コンデンサ（１２）は、放電を開始する。こ
の放電時になっても、トランジスタ（１０）はオフしな
いようにベースバイアス（２〔Ｖ〕）が設定されてい
る。その為、積分回路（９）は、放電路が低インピーダ
ンスとなって、充電時と同様に抵抗（１１）とコンデン
サ（１２）により定まる時定数で放電する。積分回路
（９）の出力電圧レベルＶ _dは、一般に

【００１１】

【数１】

【００１２】（ただし、ｅ＝２．７１８２８…，Ｃはコ
ンデンサの容量、Ｒは抵抗値、ｔは時間）と表わされ
る。ここで、図４（ａ）の前縁からの積分波形が最終的
に安定する電圧Ｖ_Pと、後縁からの積分波形が最終的に
安定する電圧Ｖ_Pとは、その波高値が等しい。その為、
式（１）の右辺の関係は、充放電時で全く等しくなり、
図４（ａ）の充放電カーブは等しくなる。それ故、図４
（ａ）のパルス信号の前縁からの遅延時間ｔ₁と、後縁
からの遅延時間ｔ₁を等しく出来、インバータ（１６）
の出力端より図４（ｂ）の如く正確に時間ｔ₁遅延され
たパルス信号を得ることができる。

【００１３】図４（ａ）の二点鎖線は、更に遅延時間を
大きくして、時間ｔ₂とした場合を示している。この場
合にも、前縁と後縁からの遅延時間を等しくできる。と
ころで、上述の説明においては充放電時定数が等しい場
合を説明したが、異ならせても良い。充放電時定数の比
を変化させることにより、前縁からの遅延時間と後縁か
らの遅延時間の比を変化させることが可能である。例え
ば、図１の実施例において、充放電時共にオンしている
トランジスタ（１０）を放電時にはオフするようにバイ
アス設定すれば良い。すると、放電時の時定数は、定電
流源（１９）、抵抗（９）、コンデンサ（１２）によっ
て定まるようになり、充電時のそれより大きくなる。即
ち、図４（ａ）において、前縁からは一点鎖線の波形を
描き、後縁からは二点鎖線の波形を描くような遅延信号
が得られる。

【００１４】

【発明の効果】以上述べた如く、本発明に依れば抵抗と
コンデンサによる積分回路を用いて、パルス信号を前縁
及び後縁から等しく正確に遅延することができるパルス
遅延回路を提供できる。

【図面の簡単な説明】

【図１】本発明のパルス遅延回路を示すブロック図であ
る。

【図２】従来のパルス遅延回路を示すブロック図であ
る。

【図３】図２の説明に供する為の波形図である。

【図４】図１の説明に供する為の波形図である。

【符号の説明】

（９） 積分回路 （１３） コンパレータ （１５） 急速充電回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 パルス信号を発生する信号源と、 該信号源に接続され、抵抗及びコンデンサを有する積分
   回路と、 該積分回路の出力信号と基準電源の基準電圧とを比較す
   るコンパレータと、 該コンパレータの出力信号に応じて前記コンデンサを前
   記パルス信号の波高値まで急速充電する急速充電回路
   と、 を備え、前記コンパレータの出力端より遅延されたパル
   ス信号を得るようにしたことを特徴とするパルス遅延回
   路。
2. 【請求項２】 前記急速充電回路は、ベースに前記信号
   源からのパルス信号及び前記コンパレータの出力信号が
   印加され、エミッタが前記コンデンサに接続されたトラ
   ンジスタを有することを特徴とする請求項１記載のパル
   ス遅延回路。