JPH0715620B2 - ルツクアツプテ−ブルの制御方式 - Google Patents
ルツクアツプテ−ブルの制御方式Info
- Publication number
- JPH0715620B2 JPH0715620B2 JP62077271A JP7727187A JPH0715620B2 JP H0715620 B2 JPH0715620 B2 JP H0715620B2 JP 62077271 A JP62077271 A JP 62077271A JP 7727187 A JP7727187 A JP 7727187A JP H0715620 B2 JPH0715620 B2 JP H0715620B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- look
- host processor
- address
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000000872 buffer Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 5
- 238000003325 tomography Methods 0.000 description 2
- 238000005481 NMR spectroscopy Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はホストプロセッサのデータ長を有効に利用した
ルックアップテーブルの制御方式に関する。
ルックアップテーブルの制御方式に関する。
（従来の技術） Ｘ線断層撮影装置や核磁気共鳴断層撮影装置では、スキ
ャン操作で収集したデータ（ディジタル化された階調性
を有する画像データ）に基づき表示器に画像を表示する
とき、画像データが有する階調の範囲の中から所望の範
囲を選択は（ウインドウ幅等の設定のこと）、この範囲
を表示器の固定の階調に合せることが行われている。こ
のような処理は、ルックアップテーブルと称せられるデ
ータ変換テーブルメモリを用いて所望の範囲の画像デー
タのビット数を変えることによって行われる。
ャン操作で収集したデータ（ディジタル化された階調性
を有する画像データ）に基づき表示器に画像を表示する
とき、画像データが有する階調の範囲の中から所望の範
囲を選択は（ウインドウ幅等の設定のこと）、この範囲
を表示器の固定の階調に合せることが行われている。こ
のような処理は、ルックアップテーブルと称せられるデ
ータ変換テーブルメモリを用いて所望の範囲の画像デー
タのビット数を変えることによって行われる。
第３図は従来のルックアップテーブルの制御方式を示す
構成図である。第３図においては、１はホストプロセッ
サ、２はルックアップテーブル制御回路（以下、制御回
路という）、３はアドレスバッファ、４及び５はデータ
バッファ、６はルックアップテーブルである。ホストプ
ロセッサ１から出力されるコントロール信号及びアドレ
スの一部は制御回路２に入力され、制御回路２の出力に
よってアドレスバッファ３、データバッファ４及び５並
びにルックアップテーブル６が制御される。アドレスバ
ッファ３はホストプロセッサ１とバス７を介してアドレ
スの授受をし、データバッファ４及び５はホストプロセ
ッサ１とバス８を介してデータの授受をする。ルックア
ップテーブル６はアドレスバッファ３及びデータバッフ
ァ４とバス９を介してデータの授受をし、データバッフ
ァ５とバス10を介してデータの授受をする。そして、ホ
ストプロセッサ１がルックアップテーブル６のデータの
書き込み又は読み出しを行うときには、制御回路２の制
御下で、ホストプロセッサ１から出力されるアドレスの
うちのn1ビットのアドレスがアドレスバッファ３を介し
てルックアップテーブル６にn1ビットのアドレスとして
与えられる。又、ホストプロセッサ１がもつＮビットデ
ータのうちのn2ビットがデータバッファ５を介してルッ
クアップテーブル６に書き込み又は読み出しデータとし
て与えられる。
構成図である。第３図においては、１はホストプロセッ
サ、２はルックアップテーブル制御回路（以下、制御回
路という）、３はアドレスバッファ、４及び５はデータ
バッファ、６はルックアップテーブルである。ホストプ
ロセッサ１から出力されるコントロール信号及びアドレ
スの一部は制御回路２に入力され、制御回路２の出力に
よってアドレスバッファ３、データバッファ４及び５並
びにルックアップテーブル６が制御される。アドレスバ
ッファ３はホストプロセッサ１とバス７を介してアドレ
スの授受をし、データバッファ４及び５はホストプロセ
ッサ１とバス８を介してデータの授受をする。ルックア
ップテーブル６はアドレスバッファ３及びデータバッフ
ァ４とバス９を介してデータの授受をし、データバッフ
ァ５とバス10を介してデータの授受をする。そして、ホ
ストプロセッサ１がルックアップテーブル６のデータの
書き込み又は読み出しを行うときには、制御回路２の制
御下で、ホストプロセッサ１から出力されるアドレスの
うちのn1ビットのアドレスがアドレスバッファ３を介し
てルックアップテーブル６にn1ビットのアドレスとして
与えられる。又、ホストプロセッサ１がもつＮビットデ
ータのうちのn2ビットがデータバッファ５を介してルッ
クアップテーブル６に書き込み又は読み出しデータとし
て与えられる。
一方、ホストプロセッサ１のデータをルックアップテー
ブル６によりデータ変換を行うときには、制御回路２の
制御の下で、ホストプロセッサ１から出力されるＮビッ
トのデータのうちのn1ビットのデータがデータバッファ
４を介してルックアップテーブル６にn1ビットのアドレ
スとして与えられ、ルックアップテーブル６によりn2ビ
ットのデータに変換される。このときのデータの構成は
第４図に示すようになっている。
ブル６によりデータ変換を行うときには、制御回路２の
制御の下で、ホストプロセッサ１から出力されるＮビッ
トのデータのうちのn1ビットのデータがデータバッファ
４を介してルックアップテーブル６にn1ビットのアドレ
スとして与えられ、ルックアップテーブル６によりn2ビ
ットのデータに変換される。このときのデータの構成は
第４図に示すようになっている。
このように制御回路２の制御の下で、ホストプロセッサ
１はルックアップテーブル６へのデータの書き込み又は
それからの読み出しやルックアップテーブル６によりデ
ータ変換を行うことができる。
１はルックアップテーブル６へのデータの書き込み又は
それからの読み出しやルックアップテーブル６によりデ
ータ変換を行うことができる。
（発明が解決しようとする問題点） しかしながら、従来のルックアップテーブルの制御にお
いて、前記の書き込み又は読み出しの動作からデータ変
換に移行するとき、ルックアップテーブル６に与えるn1
ビットのアドレスをアドレスバッファ３からデータバッ
ファ４に切換えて与える必要がある。又、逆の移行のと
きは上記と反対の切換えが行われる。即ち、従来の制御
方式では、アドレスを与えるためのバッファとして、書
き込み又は読み出し用のものと、データ変換用のものと
が必要である。このため、バッファの数が多くなり、制
御回路２の回路規模が大きくなるという問題がある。
又、従来の制御方式では、ホストプロセッサ１がもつア
ドレス空間のうちルックアップテーブル６が必要とする
アドレス空間n1ビットをルックアップテーブル６が専有
することになるので、ホストプロセッサ１が制御する他
の回路へ割り当てられるアドレス空間が狭くなるという
問題点がある。
いて、前記の書き込み又は読み出しの動作からデータ変
換に移行するとき、ルックアップテーブル６に与えるn1
ビットのアドレスをアドレスバッファ３からデータバッ
ファ４に切換えて与える必要がある。又、逆の移行のと
きは上記と反対の切換えが行われる。即ち、従来の制御
方式では、アドレスを与えるためのバッファとして、書
き込み又は読み出し用のものと、データ変換用のものと
が必要である。このため、バッファの数が多くなり、制
御回路２の回路規模が大きくなるという問題がある。
又、従来の制御方式では、ホストプロセッサ１がもつア
ドレス空間のうちルックアップテーブル６が必要とする
アドレス空間n1ビットをルックアップテーブル６が専有
することになるので、ホストプロセッサ１が制御する他
の回路へ割り当てられるアドレス空間が狭くなるという
問題点がある。
本考案は上記の問題点に鑑みてなされたもので、その目
的は、ルックアップテーブルを制御するための回路規模
を小さくし、且つ、ホストプロセッサが有するアドレス
空間に対してルックアップテーブルの制御に必要とする
アドレス空間を小さくする制御方式を実現することにあ
る。
的は、ルックアップテーブルを制御するための回路規模
を小さくし、且つ、ホストプロセッサが有するアドレス
空間に対してルックアップテーブルの制御に必要とする
アドレス空間を小さくする制御方式を実現することにあ
る。
（問題点を解決するための手段） 前記した問題を解決する本発明は、ホストプロセッサが
管理するデータを変換するルックアップテーブルの制御
方式において、前記ホストプロセッサのもつ１ワードの
データ長の中に、前記ルックアップテーブルへ与えるア
ドレスとデータを同時にもたせると共に、該ルックアッ
プテーブルへの書き込み又は読み出し及びデータ変換を
前記ホストプロセッサの設定値に基づき行うことを特徴
とするものである。
管理するデータを変換するルックアップテーブルの制御
方式において、前記ホストプロセッサのもつ１ワードの
データ長の中に、前記ルックアップテーブルへ与えるア
ドレスとデータを同時にもたせると共に、該ルックアッ
プテーブルへの書き込み又は読み出し及びデータ変換を
前記ホストプロセッサの設定値に基づき行うことを特徴
とするものである。
（作用） ホストプロセッサの１ワードのデータ長の中のアドレス
とデータをルックアップテーブルに与え、書き込み，読
み出し及びデータ変換を行う。
とデータをルックアップテーブルに与え、書き込み，読
み出し及びデータ変換を行う。
（実施例） 以下、図面を参照して本発明について詳しく説明する。
第１図は本発明の制御方式を実施するルックアップテー
ブル制御装置を示す構成図である。この図において、第
３図と対応する部分には同一符号を付してある。ここに
示したホストプロセッサ１は32ビットを有し、そのデー
タ構成は第２図に示すように割り当てられている。即
ち、D21〜D8の14ビットはルックアップテーブル６への
書き込み若しくは読み出しアドレス、又は、ルックアッ
プテーブル６により変換されるデータであり、D7〜D0の
８ビットはルックアップテーブル６への書き込み又は読
み出しデータとなっている。又、D31〜D22の10ビットは
未使用の状態である。ホストプロセッサ１から制御回路
２に、コントロール信号とアドレスが与えられる。アド
レスはルックアップテーブル６についての書き込み又は
読み出し用の１つのアドレスとデータ変換用の他のアド
レスとの２つだけが設定されている。コントロール信号
にはルックアップテーブル６の書き込み及び読み出しを
指定する信号が含まれている。データバッファ４はホス
トプロセッサ１とバス８を介して14ビットデータD21〜D
8の授受をし、データバッファ５はホストプロセッサ１
とバス８を介して８ビットデータD7〜D0の授受をする。
ルックアップテーブル６はデータバッファ４とバス９を
介して14ビットアドレスの授受をし、データバッファ５
とバス10を介して８ビットデータの授受をする。
ブル制御装置を示す構成図である。この図において、第
３図と対応する部分には同一符号を付してある。ここに
示したホストプロセッサ１は32ビットを有し、そのデー
タ構成は第２図に示すように割り当てられている。即
ち、D21〜D8の14ビットはルックアップテーブル６への
書き込み若しくは読み出しアドレス、又は、ルックアッ
プテーブル６により変換されるデータであり、D7〜D0の
８ビットはルックアップテーブル６への書き込み又は読
み出しデータとなっている。又、D31〜D22の10ビットは
未使用の状態である。ホストプロセッサ１から制御回路
２に、コントロール信号とアドレスが与えられる。アド
レスはルックアップテーブル６についての書き込み又は
読み出し用の１つのアドレスとデータ変換用の他のアド
レスとの２つだけが設定されている。コントロール信号
にはルックアップテーブル６の書き込み及び読み出しを
指定する信号が含まれている。データバッファ４はホス
トプロセッサ１とバス８を介して14ビットデータD21〜D
8の授受をし、データバッファ５はホストプロセッサ１
とバス８を介して８ビットデータD7〜D0の授受をする。
ルックアップテーブル６はデータバッファ４とバス９を
介して14ビットアドレスの授受をし、データバッファ５
とバス10を介して８ビットデータの授受をする。
次に、上記構成で行われるルックアップテーブルの制御
について説明する。ホストプロセッサ１がルックアップ
テーブル６への書き込み又は読み出しを行うときには、
制御回路２に書き込み又は読み出し用のコントロール信
号と予め設定された１つのアドレス信号を与え、制御回
路２の制御の下で、ホストプロセッサ１のもつ32ビット
データD31〜D0のうちの14ビットデータD21〜D8にはルッ
クアップテーブル６への書き込み又は読み出しを行うア
ドレスを当て、８ビットデータD7〜D0にはルックアップ
テーブル６への書き込み又は読み出しを行うデータを当
てる。これにより14ビットD21〜D8はデータバッファ４
を介してルックアップテーブル６に14ビットアドレスと
して入力され、８ビットデータD7〜D0はデータバッファ
５を介してルックアップテーブル６に８ビットの書き込
み又は読み出しデータとして入力される。
について説明する。ホストプロセッサ１がルックアップ
テーブル６への書き込み又は読み出しを行うときには、
制御回路２に書き込み又は読み出し用のコントロール信
号と予め設定された１つのアドレス信号を与え、制御回
路２の制御の下で、ホストプロセッサ１のもつ32ビット
データD31〜D0のうちの14ビットデータD21〜D8にはルッ
クアップテーブル６への書き込み又は読み出しを行うア
ドレスを当て、８ビットデータD7〜D0にはルックアップ
テーブル６への書き込み又は読み出しを行うデータを当
てる。これにより14ビットD21〜D8はデータバッファ４
を介してルックアップテーブル６に14ビットアドレスと
して入力され、８ビットデータD7〜D0はデータバッファ
５を介してルックアップテーブル６に８ビットの書き込
み又は読み出しデータとして入力される。
一方、ホストプロセッサ１のデータをルックアップテー
ブル６によりデータ変換を行うときには、制御回路２に
与えるアドレス信号を予め設定された他のアドレス信号
に変更して、制御回路２の制御の下で、ホストプロセッ
サ１から出力される32ビットデータD31〜D0のうちの14
ビットデータD21〜D8に被変換データを割り当ててやる
と、データバッファ４を介してルックアップテーブル６
に14ビットアドレスとして入力される。そしてルックア
ップテーブル６にて８ビットに変換される。
ブル６によりデータ変換を行うときには、制御回路２に
与えるアドレス信号を予め設定された他のアドレス信号
に変更して、制御回路２の制御の下で、ホストプロセッ
サ１から出力される32ビットデータD31〜D0のうちの14
ビットデータD21〜D8に被変換データを割り当ててやる
と、データバッファ４を介してルックアップテーブル６
に14ビットアドレスとして入力される。そしてルックア
ップテーブル６にて８ビットに変換される。
尚、本発明はホストプロセッサの１ワードのデータ長を
上記実施例に限定するものではない。又、ホストプロセ
ッサがもつデータの構成も第２図のものに限定する必要
もない。
上記実施例に限定するものではない。又、ホストプロセ
ッサがもつデータの構成も第２図のものに限定する必要
もない。
（発明の効果） 以上説明したように、本発明によればホストプロセッサ
のもつ１ワードのデータ長の中にルックアップテーブル
に与えるアドレスとデータを割り当てることにより、ル
ックアップテーブルに与えるアドレスを切換えるための
バッファの数を少なくすることができる。これに伴って
制御回路の規模が縮小される（簡単になる）。又、ホス
トプロセッサがもつアドレス空間のうち、ルックアップ
テーブルが必要とするアドレスは、ホストプロセッサが
ルックアップテーブルのデータを書き込み又は読み出し
を行うアドレスと、ホストプロセッサのデータ変換を行
うアドレスの２アドレスでよいので、ホストプロセッサ
のアドレス空間をほとんど専有する必要がない。
のもつ１ワードのデータ長の中にルックアップテーブル
に与えるアドレスとデータを割り当てることにより、ル
ックアップテーブルに与えるアドレスを切換えるための
バッファの数を少なくすることができる。これに伴って
制御回路の規模が縮小される（簡単になる）。又、ホス
トプロセッサがもつアドレス空間のうち、ルックアップ
テーブルが必要とするアドレスは、ホストプロセッサが
ルックアップテーブルのデータを書き込み又は読み出し
を行うアドレスと、ホストプロセッサのデータ変換を行
うアドレスの２アドレスでよいので、ホストプロセッサ
のアドレス空間をほとんど専有する必要がない。
第１図は本発明が実施されるルックアップテーブル制御
装置を示す構成図、第２図は本発明が実施されるホスト
プロセッサのデータの構成図、第３図は従来のルックア
ップ制御方式を示す構成図、第４図は従来の制御方式に
おけるホストプロセッサのデータの構成図である。 １……ホストプロセッサ ２……ルックアップテーブル制御回路 ３……アドレスバッファ 4,5……データバッファ ６……ルックアップテーブル 7,8,9,10……バス
装置を示す構成図、第２図は本発明が実施されるホスト
プロセッサのデータの構成図、第３図は従来のルックア
ップ制御方式を示す構成図、第４図は従来の制御方式に
おけるホストプロセッサのデータの構成図である。 １……ホストプロセッサ ２……ルックアップテーブル制御回路 ３……アドレスバッファ 4,5……データバッファ ６……ルックアップテーブル 7,8,9,10……バス
Claims (1)
- 【請求項１】ホストプロセッサが管理するデータを変換
するルックアップテーブルの制御方式において、前記ホ
ストプロセッサのもつ１ワードのデータ長の中に、前記
ルックアップテーブルへ与えるアドレスとデータを同時
にもたせると共に、該ルックアップテーブルへの書き込
み又は読み出し及びデータ変換を前記ホストプロセッサ
の設定値に基づき行うことを特徴とするルックアップテ
ーブルの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077271A JPH0715620B2 (ja) | 1987-03-30 | 1987-03-30 | ルツクアツプテ−ブルの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077271A JPH0715620B2 (ja) | 1987-03-30 | 1987-03-30 | ルツクアツプテ−ブルの制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63243992A JPS63243992A (ja) | 1988-10-11 |
| JPH0715620B2 true JPH0715620B2 (ja) | 1995-02-22 |
Family
ID=13629188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62077271A Expired - Lifetime JPH0715620B2 (ja) | 1987-03-30 | 1987-03-30 | ルツクアツプテ−ブルの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715620B2 (ja) |
-
1987
- 1987-03-30 JP JP62077271A patent/JPH0715620B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63243992A (ja) | 1988-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839826A (en) | Affine conversion apparatus using a raster generator to reduce cycle time | |
| JPH04338797A (ja) | フォントメモリアクセス方式 | |
| JPH0715620B2 (ja) | ルツクアツプテ−ブルの制御方式 | |
| JP2507361B2 (ja) | 画像情報処理装置 | |
| JPS6073679A (ja) | 画像デ−タの拡大表示制御装置 | |
| JPS60146366A (ja) | 画像処理装置 | |
| JPH0850573A (ja) | マイクロコンピュータ | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH05113928A (ja) | 画像メモリ装置 | |
| KR940008868B1 (ko) | Crt 디스플레이 인터페이스의 문자발생기 선택회로 | |
| JPH1069428A (ja) | ビデオ表示装置 | |
| JPH06176141A (ja) | データ出力装置及びデータ出力装置のデータ回転方法 | |
| KR100252636B1 (ko) | 제이.피.이.쥐.영상압축을위한8*8블럭어드레스발생회로 | |
| JPH06332851A (ja) | データ転送方式 | |
| JPS58102290A (ja) | 文字表示制御回路 | |
| JPH05100814A (ja) | 表示制御装置 | |
| JPS5870276A (ja) | ビデオメモリの書込み，読出し方法 | |
| JPS61128323A (ja) | グラフイツクデイスプレイ装置 | |
| JPS60262282A (ja) | イメ−ジメモリ制御方式 | |
| JPS59176773A (ja) | 画像メモリ制御方式 | |
| JPH0651751A (ja) | 画像表示装置 | |
| JPS63177661A (ja) | 画像デ−タの制御方式 | |
| JPS6361323A (ja) | デ−タ入出力メモリ | |
| JPS6378278A (ja) | 画像処理装置 | |
| JPH0561763A (ja) | メモリコントローラ |