JPH0715937B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0715937B2 JPH0715937B2 JP60035290A JP3529085A JPH0715937B2 JP H0715937 B2 JPH0715937 B2 JP H0715937B2 JP 60035290 A JP60035290 A JP 60035290A JP 3529085 A JP3529085 A JP 3529085A JP H0715937 B2 JPH0715937 B2 JP H0715937B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- nitride film
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は半導体集積回路装置の製造方法に関し、特に
素子分離技術に関するものである。
素子分離技術に関するものである。
（従来の技術） 半導体集積回路装置の集積度は増加の一途をたどり、次
世代の高密度集積回路装置の開発には、素子の微細化と
共に、従来広く用いられてきた選択酸化分離法（LOCO
S）に代わる新たな素子分離技術によって素子分離領域
を縮小することが必要となる。そのため、これまでにも
数多くの新分離技術の提案がなされている（例えば、後
藤他IEDM82−58,玉置他IEDM82−62,竹本他IEDM83−5
1）。プロセスも比較的簡単で、従来のLOCOS法との互換
性も良い有力な手段のひとつとして、改良型選択酸化分
離法を挙げることができる（特願昭58−76200）。
世代の高密度集積回路装置の開発には、素子の微細化と
共に、従来広く用いられてきた選択酸化分離法（LOCO
S）に代わる新たな素子分離技術によって素子分離領域
を縮小することが必要となる。そのため、これまでにも
数多くの新分離技術の提案がなされている（例えば、後
藤他IEDM82−58,玉置他IEDM82−62,竹本他IEDM83−5
1）。プロセスも比較的簡単で、従来のLOCOS法との互換
性も良い有力な手段のひとつとして、改良型選択酸化分
離法を挙げることができる（特願昭58−76200）。
第２図（Ａ）〜（Ｅ）は、特願昭58−76200に開示され
た改良型選択酸化分離法の製造工程を説明するための断
面図である。以下に示す図では、分離酸化膜形成に関す
る部分だけを図示し、拡散層などは省略している。
た改良型選択酸化分離法の製造工程を説明するための断
面図である。以下に示す図では、分離酸化膜形成に関す
る部分だけを図示し、拡散層などは省略している。
まず、第２図（Ａ）のように、シリコン基体１の素子形
成領域の表面に、通常のLOCOS法と同様に、薄いパツド
酸化膜（シリコン酸化膜）２と窒化膜（シリコン窒化
膜）３を選択的に設ける。次いで、第２図（Ｂ）のよう
に、酸化による体積の増大を補償するために上記２層膜
3,2をマスクとしてシリコン基体１をエツチングし、予
定する分離酸化膜の1/2程度の深さの溝４を形成する。
成領域の表面に、通常のLOCOS法と同様に、薄いパツド
酸化膜（シリコン酸化膜）２と窒化膜（シリコン窒化
膜）３を選択的に設ける。次いで、第２図（Ｂ）のよう
に、酸化による体積の増大を補償するために上記２層膜
3,2をマスクとしてシリコン基体１をエツチングし、予
定する分離酸化膜の1/2程度の深さの溝４を形成する。
通常のLOCOS法では、この状態で選択酸化を行なうが、
すると、パツド酸化膜２に沿って素子領域表面にくさび
状に酸化が進行し、いわゆるバーズビークが形成されて
分離領域幅が拡がり、また素子領域周囲の分離酸化膜の
盛り上り、即ちバーズヘツドが生じて平坦性が損なわれ
る。
すると、パツド酸化膜２に沿って素子領域表面にくさび
状に酸化が進行し、いわゆるバーズビークが形成されて
分離領域幅が拡がり、また素子領域周囲の分離酸化膜の
盛り上り、即ちバーズヘツドが生じて平坦性が損なわれ
る。
そのため、特願昭58−76200による改良型選択酸化分離
法では、第２図（Ｃ）のように、溝４内壁に第２のパツ
ド酸化膜５を形成し、さらに全面に第２の窒化膜６を被
着する。次に、反応性イオンエツチ（RIE）を用いて、
第１および第２の窒化膜3,6よりなるアンダーカツト状
の「ひさし」７をマスクとして、第２図（Ｄ）に示すよ
うに、溝４の底面の第２の窒化膜６を選択的に除去す
る。
法では、第２図（Ｃ）のように、溝４内壁に第２のパツ
ド酸化膜５を形成し、さらに全面に第２の窒化膜６を被
着する。次に、反応性イオンエツチ（RIE）を用いて、
第１および第２の窒化膜3,6よりなるアンダーカツト状
の「ひさし」７をマスクとして、第２図（Ｄ）に示すよ
うに、溝４の底面の第２の窒化膜６を選択的に除去す
る。
その後、選択酸化を行なうと、バーズビークは、第２の
パツド酸化膜５に沿って溝４側壁に形成されるので、第
２図（Ｅ）のような厚い分離酸化膜８による分離構造が
得られる。
パツド酸化膜５に沿って溝４側壁に形成されるので、第
２図（Ｅ）のような厚い分離酸化膜８による分離構造が
得られる。
第２のパツド酸化膜５に沿って伸びる溝側壁のバーズビ
ーク形成部９は、第２のパツド酸化膜厚，第２の窒化膜
厚，選択酸化温度などに依存し、したがって処理条件が
適切であれば、バーズビークは、素子領域終端部10で停
止し、素子領域内部には侵入しない。
ーク形成部９は、第２のパツド酸化膜厚，第２の窒化膜
厚，選択酸化温度などに依存し、したがって処理条件が
適切であれば、バーズビークは、素子領域終端部10で停
止し、素子領域内部には侵入しない。
以上のように、改良型選択酸化分離法では、分離工程終
了時点でバーズビーク，バーズヘツドの無い平坦性の良
い表面を得ることができる。
了時点でバーズビーク，バーズヘツドの無い平坦性の良
い表面を得ることができる。
一方、従来のLOCOS法の利点として、素子形成工程にお
いて、分離酸化膜を利用した自己整合プロセスが採用可
能である点を挙げることができる。
いて、分離酸化膜を利用した自己整合プロセスが採用可
能である点を挙げることができる。
第３図（Ａ）〜（Ｄ）に、LOCOS構造における自己整合
プロセスの断面説明図を示す。第３図（Ａ）は、LOCOS
プロセスによる分離工程を終了した時点の断面図であ
る。通常LOCOS法では、バーズビーク11が素子領域内に
侵入し、さらに、バーズヘツド12が形成されている。
プロセスの断面説明図を示す。第３図（Ａ）は、LOCOS
プロセスによる分離工程を終了した時点の断面図であ
る。通常LOCOS法では、バーズビーク11が素子領域内に
侵入し、さらに、バーズヘツド12が形成されている。
分離工程終了後、第３図（Ｂ）に示すように、素子領域
上に拡散マスクとなるべき酸化膜13を形成し、さらに拡
散層を形成すべき素子領域上に開口部14を持つレジスト
パターン15を形成する。この時、レジストパターン15
は、素子領域上のみならず、分離酸化膜上のバーズヘツ
ド12をも包含する広い開口部14を有するものである。続
いて、第３図（Ｃ）に示すように、レジストパターン15
をマスクとして酸化膜13のエツチングを行ない、拡散層
を形成すべき素子領域16を露出させる。その後、レジス
トパターン15を除去し、素子領域16に拡散層を形成す
る。この素子領域上の酸化・エツチング・拡散工程を必
要回数くり返すことにより、第３図（Ｄ）に示す最終分
離構造を有する素子が形成されてゆく。
上に拡散マスクとなるべき酸化膜13を形成し、さらに拡
散層を形成すべき素子領域上に開口部14を持つレジスト
パターン15を形成する。この時、レジストパターン15
は、素子領域上のみならず、分離酸化膜上のバーズヘツ
ド12をも包含する広い開口部14を有するものである。続
いて、第３図（Ｃ）に示すように、レジストパターン15
をマスクとして酸化膜13のエツチングを行ない、拡散層
を形成すべき素子領域16を露出させる。その後、レジス
トパターン15を除去し、素子領域16に拡散層を形成す
る。この素子領域上の酸化・エツチング・拡散工程を必
要回数くり返すことにより、第３図（Ｄ）に示す最終分
離構造を有する素子が形成されてゆく。
第３図に示した自己整合プロセスの利点は、レジストパ
ターン15を形成する際、正確な位置合わせが必要なく、
確実に所望の素子領域16に開口部を形成できる点であ
る。すなわち、自己整合的に拡散層を形成することがで
き、素子の縮小化にも有利である。さらに、LOCOS工程
で形成されるバーズヘツドおよびバーズビークがエツチ
ング工程で小型化，縮小される点も好都合である。
ターン15を形成する際、正確な位置合わせが必要なく、
確実に所望の素子領域16に開口部を形成できる点であ
る。すなわち、自己整合的に拡散層を形成することがで
き、素子の縮小化にも有利である。さらに、LOCOS工程
で形成されるバーズヘツドおよびバーズビークがエツチ
ング工程で小型化，縮小される点も好都合である。
これらの利点は、一般に、酸化膜分離法の利点として指
摘されているものである。
摘されているものである。
ところで、改良型選択酸化分離法に、この自己整合プロ
セスを適用した場合の断面図を第４図（Ａ）〜（Ｄ）に
示す。第４図（Ａ）は、改良型選択酸化分離法により分
離工程を終了した時点の断面図であり、素子領域上への
バーズビークの侵入もなく、またバーズヘツドも形成さ
れていない。
セスを適用した場合の断面図を第４図（Ａ）〜（Ｄ）に
示す。第４図（Ａ）は、改良型選択酸化分離法により分
離工程を終了した時点の断面図であり、素子領域上への
バーズビークの侵入もなく、またバーズヘツドも形成さ
れていない。
分離工程終了後、第４図（Ｂ）に示すように、素子領域
上に拡散マスクとなるべき酸化膜13を形成し、さらに、
拡散層を形成すべき素子領域上に開口部14を持つレジス
トパターン15を形成する。続いて、第４図（Ｃ）に示す
ように、レジストパターン15をマスクとして酸化膜13の
エツチングを行ない、拡散層を形成すべき素子領域16を
露出させる。
上に拡散マスクとなるべき酸化膜13を形成し、さらに、
拡散層を形成すべき素子領域上に開口部14を持つレジス
トパターン15を形成する。続いて、第４図（Ｃ）に示す
ように、レジストパターン15をマスクとして酸化膜13の
エツチングを行ない、拡散層を形成すべき素子領域16を
露出させる。
（発明が解決しようとする問題点） この時、改良型選択酸化分離法で形成された分離酸化膜
には、バーズヘツドが形成されていないため、自己整合
プロセスによる分離酸化膜のエツチングにより、素子領
域周囲の分離酸化膜に深い窪み17が形成されてしまう。
さらに、深い窪みにより素子領域の肩部18が露出するた
め、第４図（Ｄ）に示すように、拡散層形成の際、分離
酸化膜側壁に沿って深い拡散層19が形成され易くなり、
接合の逆方向耐圧劣化などが起り、特性上も好ましくな
い。
には、バーズヘツドが形成されていないため、自己整合
プロセスによる分離酸化膜のエツチングにより、素子領
域周囲の分離酸化膜に深い窪み17が形成されてしまう。
さらに、深い窪みにより素子領域の肩部18が露出するた
め、第４図（Ｄ）に示すように、拡散層形成の際、分離
酸化膜側壁に沿って深い拡散層19が形成され易くなり、
接合の逆方向耐圧劣化などが起り、特性上も好ましくな
い。
すなわち、改良型選択酸化分離法では、従来の自己整合
プロセスを適用しようとすると、平坦性が損なわれるば
かりでなく、拡散層の形成にも悪影響を及ぼし、素子特
性の変動や不良を誘起する原因となる欠点を有してい
た。
プロセスを適用しようとすると、平坦性が損なわれるば
かりでなく、拡散層の形成にも悪影響を及ぼし、素子特
性の変動や不良を誘起する原因となる欠点を有してい
た。
（問題点を解決するための手段） この発明は上記問題点を解決するため、改良型選択酸化
分離法において、分離工程終了後も、素子領域周囲の分
離酸化膜上に限り（換言すれば、分離酸化膜の周辺部上
にのみ）窒化膜が形成されているようにする。
分離法において、分離工程終了後も、素子領域周囲の分
離酸化膜上に限り（換言すれば、分離酸化膜の周辺部上
にのみ）窒化膜が形成されているようにする。
（作 用） このようにすると、後の自己整合プロセスにおいて、前
記窒化膜が酸化膜のエツチングマスクとして働く。
記窒化膜が酸化膜のエツチングマスクとして働く。
（実施例） 以下この発明の実施例を図面を参照して説明する。第１
図（Ａ）〜（Ｉ）は、この発明の一実施例を示す工程断
面図である。
図（Ａ）〜（Ｉ）は、この発明の一実施例を示す工程断
面図である。
まず、第１図（Ａ）のように、従来方法と同様に、シリ
コン基体21の素子形成領域の表面に、第１のパツド酸化
膜22と第１の窒化膜23の２層よりなる酸化防止膜を選択
的に設ける。換言すれば、シリコン基体21上に第１のパ
ツド酸化膜22と第１の窒化膜23を順次形成した後、これ
らの膜23,22に、分離酸化膜形成領域上において開口部2
4を形成する。ここで、第１のパツド酸化膜22および第
１の窒化膜23の膜厚は一例として各々500Å,2000Åとす
る。
コン基体21の素子形成領域の表面に、第１のパツド酸化
膜22と第１の窒化膜23の２層よりなる酸化防止膜を選択
的に設ける。換言すれば、シリコン基体21上に第１のパ
ツド酸化膜22と第１の窒化膜23を順次形成した後、これ
らの膜23,22に、分離酸化膜形成領域上において開口部2
4を形成する。ここで、第１のパツド酸化膜22および第
１の窒化膜23の膜厚は一例として各々500Å,2000Åとす
る。
次に、第１図（Ｂ）に示すように、酸化による体積の増
大を補償するために、上記２層膜23,22をマスクとし
て、開口部24部分のシリコン基体21をエツチングし、例
えば7000Å程度の深さの溝25を形成する。この時、第１
の窒化膜23および第１のパツド酸化膜22の下にアンダー
カツトが生じ、溝25は、開口部24より大きい溝となる。
なお、このアンダーカツトにより露出した第１のパツド
酸化膜22は次に除去するが、そのまま残してもよい。
大を補償するために、上記２層膜23,22をマスクとし
て、開口部24部分のシリコン基体21をエツチングし、例
えば7000Å程度の深さの溝25を形成する。この時、第１
の窒化膜23および第１のパツド酸化膜22の下にアンダー
カツトが生じ、溝25は、開口部24より大きい溝となる。
なお、このアンダーカツトにより露出した第１のパツド
酸化膜22は次に除去するが、そのまま残してもよい。
続いて、第１図（Ｃ）に示すように、溝25の内壁に熱酸
化により第２のパツド酸化膜26を500〜1500Å厚程度形
成し、さらに全面に第２の窒化膜27および第３の酸化膜
28をCVD法により各々500〜1000Å厚,500〜2000Å厚程
度、順次被着する。
化により第２のパツド酸化膜26を500〜1500Å厚程度形
成し、さらに全面に第２の窒化膜27および第３の酸化膜
28をCVD法により各々500〜1000Å厚,500〜2000Å厚程
度、順次被着する。
次に、第１図（Ｄ）に示すように、反応性イオンエツチ
（RIE）を用いて、開口部24直下の第３の酸化膜28およ
び第２の窒化膜27を選択的に除去する。
（RIE）を用いて、開口部24直下の第３の酸化膜28およ
び第２の窒化膜27を選択的に除去する。
その後、第２のパツド酸化膜26に沿って形成される側壁
のバーズビーク29の伸びが素子領域終端部30で停止する
ような条件で、第１および第２の窒化膜23,27をマスク
としてシリコン基体21を約1.6μｍ選択酸化することに
より、第１図（Ｅ）に示すように溝部に分離酸化膜31を
形成する。この時、第２の窒化膜27,第３の酸化膜28お
よび第１の窒化膜23の一部は、分離酸化膜31上に押し上
げられた状態となる。
のバーズビーク29の伸びが素子領域終端部30で停止する
ような条件で、第１および第２の窒化膜23,27をマスク
としてシリコン基体21を約1.6μｍ選択酸化することに
より、第１図（Ｅ）に示すように溝部に分離酸化膜31を
形成する。この時、第２の窒化膜27,第３の酸化膜28お
よび第１の窒化膜23の一部は、分離酸化膜31上に押し上
げられた状態となる。
続いて、第１図（Ｆ）に示すように、第３の酸化膜28を
マスクとして第１の窒化膜23および第２の窒化膜27の一
部を選択的に除去し、素子領域周辺部の分離酸化膜31上
にのみ、換言すれば分離酸化膜31の周辺部上のみに第２
の窒化膜27を残す。
マスクとして第１の窒化膜23および第２の窒化膜27の一
部を選択的に除去し、素子領域周辺部の分離酸化膜31上
にのみ、換言すれば分離酸化膜31の周辺部上のみに第２
の窒化膜27を残す。
次に、第３の酸化膜28を除去した後、自己整合プロセス
を行なうために、第１図（Ｇ）に示すように、素子領域
上に拡散マスクとなるべき酸化膜32を2000〜4000Å厚程
度形成し、さらに拡散層を形成すべき素子領域上に開口
部33を持つレジストパターン34を形成する。ここで、レ
ジストパターン34の縁35は、第２の窒化膜27の領域上に
なるように形成する。すなわち、レジストパターン34の
形成時、第２の窒化膜27の領域が自己整合プロセスのマ
スク合わせ余裕として与えられることになる。
を行なうために、第１図（Ｇ）に示すように、素子領域
上に拡散マスクとなるべき酸化膜32を2000〜4000Å厚程
度形成し、さらに拡散層を形成すべき素子領域上に開口
部33を持つレジストパターン34を形成する。ここで、レ
ジストパターン34の縁35は、第２の窒化膜27の領域上に
なるように形成する。すなわち、レジストパターン34の
形成時、第２の窒化膜27の領域が自己整合プロセスのマ
スク合わせ余裕として与えられることになる。
続いて、第１図（Ｈ）に示すように、レジストパターン
34および第２の窒化膜27をマスクとして酸化膜32のエツ
チングを行ない、拡散層を形成すべき素子領域36を露出
させる。その後、レジストパターン34を除去し、素子領
域36に拡散層37を形成する。
34および第２の窒化膜27をマスクとして酸化膜32のエツ
チングを行ない、拡散層を形成すべき素子領域36を露出
させる。その後、レジストパターン34を除去し、素子領
域36に拡散層37を形成する。
そして、この素子領域上の酸化・エツチング・拡散工
程、すなわち自己整合プロセスを必要回数くり返し、さ
らに、第１図（Ｉ）に示すように素子領域上に酸化膜38
が形成されている段階で、必要に応じて第２の窒化膜27
を除去すれば、素子形成後の最終分離形状においても平
坦性の良い表面を得ることができる。
程、すなわち自己整合プロセスを必要回数くり返し、さ
らに、第１図（Ｉ）に示すように素子領域上に酸化膜38
が形成されている段階で、必要に応じて第２の窒化膜27
を除去すれば、素子形成後の最終分離形状においても平
坦性の良い表面を得ることができる。
なお、以上の一実施例において、第１図（Ｃ）の第３の
酸化膜28は多結晶シリコン膜で代用することもできる。
すなわち、多結晶シリコンは分離酸化膜形成工程で酸化
され、酸化膜に変換されるため、一実施例で示した第３
の酸化膜28と同等の効果を持つことになる。
酸化膜28は多結晶シリコン膜で代用することもできる。
すなわち、多結晶シリコンは分離酸化膜形成工程で酸化
され、酸化膜に変換されるため、一実施例で示した第３
の酸化膜28と同等の効果を持つことになる。
（発明の効果） 以上、詳細に説明したように、この発明によれば、改良
型選択酸化分離法において、分離工程終了後も素子領域
周囲の分離酸化膜上に限り、換言すれば分離酸化膜の周
辺部上にのみ窒化膜が形成されているため、後の自己整
合プロセスにおいてこの窒化膜が酸化膜のエツチングマ
スクとして働き、素子領域周囲の分離酸化膜に深い窪み
が発生するのを防止し、平坦な表面が得られるようにな
る。したがって、拡散層においても平坦な接合面が得ら
れ、安定した素子特性が得られるようになる。
型選択酸化分離法において、分離工程終了後も素子領域
周囲の分離酸化膜上に限り、換言すれば分離酸化膜の周
辺部上にのみ窒化膜が形成されているため、後の自己整
合プロセスにおいてこの窒化膜が酸化膜のエツチングマ
スクとして働き、素子領域周囲の分離酸化膜に深い窪み
が発生するのを防止し、平坦な表面が得られるようにな
る。したがって、拡散層においても平坦な接合面が得ら
れ、安定した素子特性が得られるようになる。
さらに、この発明によれば、溝側壁の第２の窒化膜上に
第３の膜が形成されることになるので、選択酸化工程で
の第２の窒化膜の酸化速度が低下し、耐酸化マスクとし
て必要な窒化膜厚を薄くできる。窒化膜厚を薄くするこ
とは、選択酸化工程での応力を緩和させることになり、
欠陥発生防止上大きな効果が期待できる。
第３の膜が形成されることになるので、選択酸化工程で
の第２の窒化膜の酸化速度が低下し、耐酸化マスクとし
て必要な窒化膜厚を薄くできる。窒化膜厚を薄くするこ
とは、選択酸化工程での応力を緩和させることになり、
欠陥発生防止上大きな効果が期待できる。
以上のように、この発明は、微細化・平坦化に優れた改
良型選択酸化分離法と、酸化膜分離法の利点である自己
整合技術とを、両者の長所を失うことなく結合させる技
術であり、従来の欠点であった窪みや欠陥の発生も防止
され、微細でかつ平坦な表面を持つ素子分離領域と素子
領域を同時に形成することが可能となる。
良型選択酸化分離法と、酸化膜分離法の利点である自己
整合技術とを、両者の長所を失うことなく結合させる技
術であり、従来の欠点であった窪みや欠陥の発生も防止
され、微細でかつ平坦な表面を持つ素子分離領域と素子
領域を同時に形成することが可能となる。
したがって、バイポーラ型、MOS型を問わず、高集積か
つ高性能な半導体集積回路装置の製造に広く供すること
ができる。
つ高性能な半導体集積回路装置の製造に広く供すること
ができる。
【図面の簡単な説明】 第１図はこの発明の半導体集積回路装置の製造方法の一
実施例を示す工程断面図、第２図は従来の改良型選択酸
化分離法による分離酸化膜領域の形成方法を工程順に示
す断面図、第３図は従来のLOCOS法により形成された分
離酸化膜領域に自己整合技術を適用した場合の工程断面
図、第４図は従来の改良型選択酸化分離法により形成さ
れた分離酸化膜領域に自己整合技術が適用した場合の工
程断面図である。 21……シリコン基体、22……第１のパツド酸化膜、23…
…第１の窒化膜、24……開口部、25……溝、26……第２
のパツド酸化膜、27……第２の窒化膜、28……第３の酸
化膜、31……分離酸化膜。
実施例を示す工程断面図、第２図は従来の改良型選択酸
化分離法による分離酸化膜領域の形成方法を工程順に示
す断面図、第３図は従来のLOCOS法により形成された分
離酸化膜領域に自己整合技術を適用した場合の工程断面
図、第４図は従来の改良型選択酸化分離法により形成さ
れた分離酸化膜領域に自己整合技術が適用した場合の工
程断面図である。 21……シリコン基体、22……第１のパツド酸化膜、23…
…第１の窒化膜、24……開口部、25……溝、26……第２
のパツド酸化膜、27……第２の窒化膜、28……第３の酸
化膜、31……分離酸化膜。
Claims (1)
- 【請求項１】半導体基板上に第１の酸化膜、第１の窒化
膜を順次形成する工程と、 この第１の酸化膜及び第１の窒化膜の所定領域をエッチ
ング除去し、開口部を形成する工程と、 この開口部から前記半導体基板を等方的にエッチング
し、アンダーカット部を有する溝部を形成する工程と、 この溝部の表面に第２の酸化膜を形成する工程と、 この後、前記半導体基板全面に第２の窒化膜、第３の膜
を順次形成する工程と、 この後、前記半導体基板に異方性エッチングを施し前記
アンダーカット部に第２の窒化膜及び第３の膜を残存さ
せる工程と、 前記第１の窒化膜及び残存した第２の窒化膜をマスクと
して分離酸化膜を形成する工程と、 この後、前記第３の膜をマスクとして、前記第１の窒化
膜及び第２の窒化膜の一部を除去して、前記分離酸化膜
上の周辺部のみに前記第２の窒化膜を残存させる工程
と、 この後、前記第３の膜を除去し、前記分離酸化膜に隣接
した前記半導体基板の素子形成領域に位置する前記半導
体基板表面を酸化する工程と、 この後、前記素子形成領域上部から前記第２の窒化膜上
部にかかる領域に開口部を有するレジスト膜を形成する
工程と、 この後、前記レジスト膜および前記第２の窒化膜をマス
クとして前記素子形成領域に位置する酸化膜をエッチン
グし、前記素子形成領域に位置する前記半導体基板の表
面を露出させる工程と、 この後、露出した前記半導体基板表面に不純物を導入す
る工程とを有する半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035290A JPH0715937B2 (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60035290A JPH0715937B2 (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61196549A JPS61196549A (ja) | 1986-08-30 |
| JPH0715937B2 true JPH0715937B2 (ja) | 1995-02-22 |
Family
ID=12437639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035290A Expired - Lifetime JPH0715937B2 (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715937B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4863562A (en) * | 1988-02-11 | 1989-09-05 | Sgs-Thomson Microelectronics, Inc. | Method for forming a non-planar structure on the surface of a semiconductor substrate |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
-
1985
- 1985-02-26 JP JP60035290A patent/JPH0715937B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61196549A (ja) | 1986-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4853343A (en) | Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill | |
| US4546538A (en) | Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions | |
| JPH0410740B2 (ja) | ||
| JPS6039846A (ja) | 半導体集積回路装置の製造方法 | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| US4810668A (en) | Semiconductor device element-isolation by oxidation of polysilicon in trench | |
| US5192706A (en) | Method for semiconductor isolation | |
| US4504333A (en) | Method of making field oxide regions | |
| JPS6242382B2 (ja) | ||
| JPH0715937B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| JP2775772B2 (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| EP0716442B1 (en) | Integrated circuit fabrication utilizing LOCOS process | |
| US6255191B1 (en) | Method of fabricating an isolation structure in an integrated circuit | |
| JPS6167932A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| KR0161434B1 (ko) | 반도체 장치의 로커스와 트랜치 조합형 소자분리 방법 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JP2611535B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0420267B2 (ja) | ||
| KR0146526B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH0722503A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6312380B2 (ja) | ||
| JPH0311544B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |