JPH0716184B2 - デ−タ伝送システム - Google Patents
デ−タ伝送システムInfo
- Publication number
- JPH0716184B2 JPH0716184B2 JP61312107A JP31210786A JPH0716184B2 JP H0716184 B2 JPH0716184 B2 JP H0716184B2 JP 61312107 A JP61312107 A JP 61312107A JP 31210786 A JP31210786 A JP 31210786A JP H0716184 B2 JPH0716184 B2 JP H0716184B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- slave
- master
- unit
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 39
- 238000001514 detection method Methods 0.000 claims description 10
- 230000007257 malfunction Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マスター側及びスレーブ側のそれぞれの入力
データをそれぞれの相手側へ送信するデータ伝送システ
ムに関する。
データをそれぞれの相手側へ送信するデータ伝送システ
ムに関する。
従来の技術 従来のデータ伝送システムを第２図を用いて説明する。
第２図は、従来のデータ伝送システムの一例を示すブロ
ック図の一部である。１はスイッチで、このスイッチ１
のオン・オフ状態をスレーブ側の入力データとして、こ
の入力データをスレーブ側エンコード部２でコード化す
る。このコード化データをスレーブ側送信部３を通して
マスター側受信部４へ送信する。このマスター側受信部
４で受信されたデータは、マスター側デコード部５で解
読され、マスター側システムの制御に用いる制御データ
（本例では、電源19に接続された負荷７を制御するトラ
イアック８のゲート信号）を生成するマスター側制御デ
ータ生成部６に送られる。また一方、マスター側受信部
４で受信されたデータは、マスター側送信部９を通して
スレーブ側受信部10に返送し、一致検出部11において送
信データと受信データの一致検出を行なう。
ック図の一部である。１はスイッチで、このスイッチ１
のオン・オフ状態をスレーブ側の入力データとして、こ
の入力データをスレーブ側エンコード部２でコード化す
る。このコード化データをスレーブ側送信部３を通して
マスター側受信部４へ送信する。このマスター側受信部
４で受信されたデータは、マスター側デコード部５で解
読され、マスター側システムの制御に用いる制御データ
（本例では、電源19に接続された負荷７を制御するトラ
イアック８のゲート信号）を生成するマスター側制御デ
ータ生成部６に送られる。また一方、マスター側受信部
４で受信されたデータは、マスター側送信部９を通して
スレーブ側受信部10に返送し、一致検出部11において送
信データと受信データの一致検出を行なう。
以上の構成によって一致検出時には、スレーブ側システ
ムＢの制御に用いる制御データ（本例では、電源20に接
続されたLED12を点滅させるトランジスタ13のベース信
号。又、14は電流制限用の抵抗である。）を生成し、不
一致検出時には、マスター側システムＡへマスター側シ
ステムＡをリセットするリセット信号を送信すると共
に、スレーブ側システムＢの前記全ブロックをリセット
する。この様に返送照合方式を用いる事によりマスター
側システムＡとスレーブ側システムＢ間の伝送路15の故
障及びノイズによるデータの誤りが検出できると共にス
レーブ側システムＢから見れば一致検出時には、マスタ
ー側システムＡが正しい動作をしていると判断できると
共に、マスター側システムＡの制御データの生成と同期
してスレーブ側システムＢの制御データを生成すること
ができる。
ムＢの制御に用いる制御データ（本例では、電源20に接
続されたLED12を点滅させるトランジスタ13のベース信
号。又、14は電流制限用の抵抗である。）を生成し、不
一致検出時には、マスター側システムＡへマスター側シ
ステムＡをリセットするリセット信号を送信すると共
に、スレーブ側システムＢの前記全ブロックをリセット
する。この様に返送照合方式を用いる事によりマスター
側システムＡとスレーブ側システムＢ間の伝送路15の故
障及びノイズによるデータの誤りが検出できると共にス
レーブ側システムＢから見れば一致検出時には、マスタ
ー側システムＡが正しい動作をしていると判断できると
共に、マスター側システムＡの制御データの生成と同期
してスレーブ側システムＢの制御データを生成すること
ができる。
発明が解決しようとする問題点 しかしながら、上記構成においては、マスター側システ
ムＡの入力データをスレーブ側システムＢに送信する場
合、伝送路におけるノイズ等によるデータの誤りをチェ
ックするためには、第２図のマスター側システムＡとス
レーブ側システムＢを全く入れかえたデータ伝送システ
ムを追加するか、片側の伝送路におけるノイズ等による
データの誤りをチェックするためには少なくとも第３図
のシステムを追加する必要がある。すなわち、マスター
側入力データ（本例ではスイッチ18のオン・オフ状態）
をコード化するマスター側エンコード部16のデータをマ
スター側送信部９を通じ伝送路15を介してスレーブ側受
信部に送られたスレーブ側システムの制御データが生成
される。
ムＡの入力データをスレーブ側システムＢに送信する場
合、伝送路におけるノイズ等によるデータの誤りをチェ
ックするためには、第２図のマスター側システムＡとス
レーブ側システムＢを全く入れかえたデータ伝送システ
ムを追加するか、片側の伝送路におけるノイズ等による
データの誤りをチェックするためには少なくとも第３図
のシステムを追加する必要がある。すなわち、マスター
側入力データ（本例ではスイッチ18のオン・オフ状態）
をコード化するマスター側エンコード部16のデータをマ
スター側送信部９を通じ伝送路15を介してスレーブ側受
信部に送られたスレーブ側システムの制御データが生成
される。
また、マスター側システムＡのマスター側デコード５及
びマスター側制御データ生成部６とスレーブ側システム
Ｂのスレーブ側エンコード部２及び一致検出部11がそれ
ぞれマイクロコンピュータ（以下マイコンと言う）を中
心として構成されている場合においては、マイコンの暴
走及び誤動作の検出が困難である。
びマスター側制御データ生成部６とスレーブ側システム
Ｂのスレーブ側エンコード部２及び一致検出部11がそれ
ぞれマイクロコンピュータ（以下マイコンと言う）を中
心として構成されている場合においては、マイコンの暴
走及び誤動作の検出が困難である。
以上の様に、従来のデータ伝送システムではスレーブ側
及びマスター側のそれぞれの入力データを相手側へ送信
し、各制御データの生成を同期をとって行なうには、３
本以上の伝送路を用いるか、一つの伝送を時間的に分割
して送受信する等、非常に複雑なシステムとなる共に、
マスター側システムＡ及びスレーブ側システムＢのマイ
コンの暴走及び誤動作の検出が困難であるという欠点を
有していた。
及びマスター側のそれぞれの入力データを相手側へ送信
し、各制御データの生成を同期をとって行なうには、３
本以上の伝送路を用いるか、一つの伝送を時間的に分割
して送受信する等、非常に複雑なシステムとなる共に、
マスター側システムＡ及びスレーブ側システムＢのマイ
コンの暴走及び誤動作の検出が困難であるという欠点を
有していた。
そこで本発明は、スレーブ側及びマスター側のそれぞれ
の入力データを相手側へ送信し、各制御データの生成を
同期して行なうと共にスレーブ側送信内容とスレーブ側
受信データの解読データの一致検出を行なうことにより
暴走・誤動作のない信号伝送システムを提供するもので
ある。
の入力データを相手側へ送信し、各制御データの生成を
同期して行なうと共にスレーブ側送信内容とスレーブ側
受信データの解読データの一致検出を行なうことにより
暴走・誤動作のない信号伝送システムを提供するもので
ある。
問題点を解決するための手段 そして前記問題点を解決する本発明の技術的な手段はス
レーブ側の入力データをコード化するスレーブ側エンコ
ード部と、このコード化データを送信するスレーブ側送
信部と、このデータを受信するマスター側受信部と、こ
の受信データを解読するマスター側デコード部とこの解
読データによりマスター側システム制御に用いる制御デ
ータを生成するマスター側制御データ生成部と、前記解
読データから生成した返送データを含むマスター側の入
力データをコード化するマスター側エンコード部と、こ
のコード化データをスレーブ側へ送信するマスター側送
信部と、この送信データを受信するスレーブ側受信部
と、この受信データを解読するスレーブ側デコード部
と、この解読結果とスレーブ側送信内容の一致検出を行
う一致検出部とを有し、一致検出時には、スレーブ側シ
ステムの制御に用いる制御データを生成する事によりマ
スター側システムとスレーブ側システムとの制御データ
の生成を同期して行い、不一致検出時には、マスター側
へマスター側システムをリセットするリセット信号をス
レーブ側送信部を介して送ると共にスレーブ側の前記全
ブロックをリセットするリセット部を設けた構成とした
ものである。
レーブ側の入力データをコード化するスレーブ側エンコ
ード部と、このコード化データを送信するスレーブ側送
信部と、このデータを受信するマスター側受信部と、こ
の受信データを解読するマスター側デコード部とこの解
読データによりマスター側システム制御に用いる制御デ
ータを生成するマスター側制御データ生成部と、前記解
読データから生成した返送データを含むマスター側の入
力データをコード化するマスター側エンコード部と、こ
のコード化データをスレーブ側へ送信するマスター側送
信部と、この送信データを受信するスレーブ側受信部
と、この受信データを解読するスレーブ側デコード部
と、この解読結果とスレーブ側送信内容の一致検出を行
う一致検出部とを有し、一致検出時には、スレーブ側シ
ステムの制御に用いる制御データを生成する事によりマ
スター側システムとスレーブ側システムとの制御データ
の生成を同期して行い、不一致検出時には、マスター側
へマスター側システムをリセットするリセット信号をス
レーブ側送信部を介して送ると共にスレーブ側の前記全
ブロックをリセットするリセット部を設けた構成とした
ものである。
作用 この技術的手段による作用は次の様になる。すなわち、
スレーブ側受信部で受信データをスレーブ側デコード部
で解読し、この解読結果とスレーブ側送信内容の一致検
出を行なうことによって、スレーブ側システムの制御に
用いる制御データの生成とマスター側システムの制御に
用いる制御データの生成との同期をとることが可能とな
る。また、スレーブ側送信部内容とスレーブ側受信デー
タの解読データの一致検出を行なう事によって信号経路
全体のチェックを行なう事ができ、異常時（不一致検出
時）には、これを認識でき伝送路におけるノイズ等によ
るデータの誤り及びマスター側及びスレーブ側システム
のマイコンの暴走・誤動作が検出できデータ伝送システ
ム全体が暴走や誤動作を行なわない様に、スレーブ側よ
りマスター側へリセット部からスレーブ側送信部を介し
てリセット信号を送信すると共に、スレーブ側自身もリ
セット部からの信号で全ブロックをリセットすることが
できる。
スレーブ側受信部で受信データをスレーブ側デコード部
で解読し、この解読結果とスレーブ側送信内容の一致検
出を行なうことによって、スレーブ側システムの制御に
用いる制御データの生成とマスター側システムの制御に
用いる制御データの生成との同期をとることが可能とな
る。また、スレーブ側送信部内容とスレーブ側受信デー
タの解読データの一致検出を行なう事によって信号経路
全体のチェックを行なう事ができ、異常時（不一致検出
時）には、これを認識でき伝送路におけるノイズ等によ
るデータの誤り及びマスター側及びスレーブ側システム
のマイコンの暴走・誤動作が検出できデータ伝送システ
ム全体が暴走や誤動作を行なわない様に、スレーブ側よ
りマスター側へリセット部からスレーブ側送信部を介し
てリセット信号を送信すると共に、スレーブ側自身もリ
セット部からの信号で全ブロックをリセットすることが
できる。
実施例 第１図は本発明のデータ伝送システムの一実施例を示す
ブロック図である。第１図において第２図，第３図と同
一物については同一番号を付与している。スイッチ１の
オン・オフ状態を入力データとしてスレーブ側エンコー
ド部２へ入力し、この入力データをコード化する。そし
てこのコード化データをスレーブ側送信部３及び伝送路
15を介してマスター側受信部４へ送られる。マスター側
受信部４で受信されたデータはマスター側デコード部５
で解読され、この解読データはマスター側制御データ生
成部６へ送られ負荷７の制御を行なうトライアック８の
制御データが生成される。また、マスター側デコード部
５での解読データは、マスター側エンコード部16へ送ら
れ、前記解読データより生成された返送データとスイッ
チ18のオン・オフ状態を入力データを含めてマスター側
の送信データとしてコード化される。このマスター側送
信データはマスター側送信部９と伝送路15を介してスレ
ーブ側送信部10へ送られる。スレーブ側受信部10で受信
されたデータはスレーブ側デコード部17へ送られ、ここ
で解読される。この解読結果とスレーブ側送信内容であ
るスレーブ側エンコード部２からの信号を一致検出部11
で一致検出を行なう。そして、一致検出時、LED12を抵
抗14を介して点滅させるトランジスタ13に対して、スレ
ーブ側システムＣの制御データであるベース信号を生成
する。また、不一致検出時には、スレーブ側送信部３よ
りマスター側へマスター側システムＤをリセットするリ
セット信号をスレーブ側送信部３を介してリセット部21
より送信すると共にスレーブ側システムＣの前記全ブロ
ックをリセット部21からの信号でリセットする。
ブロック図である。第１図において第２図，第３図と同
一物については同一番号を付与している。スイッチ１の
オン・オフ状態を入力データとしてスレーブ側エンコー
ド部２へ入力し、この入力データをコード化する。そし
てこのコード化データをスレーブ側送信部３及び伝送路
15を介してマスター側受信部４へ送られる。マスター側
受信部４で受信されたデータはマスター側デコード部５
で解読され、この解読データはマスター側制御データ生
成部６へ送られ負荷７の制御を行なうトライアック８の
制御データが生成される。また、マスター側デコード部
５での解読データは、マスター側エンコード部16へ送ら
れ、前記解読データより生成された返送データとスイッ
チ18のオン・オフ状態を入力データを含めてマスター側
の送信データとしてコード化される。このマスター側送
信データはマスター側送信部９と伝送路15を介してスレ
ーブ側送信部10へ送られる。スレーブ側受信部10で受信
されたデータはスレーブ側デコード部17へ送られ、ここ
で解読される。この解読結果とスレーブ側送信内容であ
るスレーブ側エンコード部２からの信号を一致検出部11
で一致検出を行なう。そして、一致検出時、LED12を抵
抗14を介して点滅させるトランジスタ13に対して、スレ
ーブ側システムＣの制御データであるベース信号を生成
する。また、不一致検出時には、スレーブ側送信部３よ
りマスター側へマスター側システムＤをリセットするリ
セット信号をスレーブ側送信部３を介してリセット部21
より送信すると共にスレーブ側システムＣの前記全ブロ
ックをリセット部21からの信号でリセットする。
発明の効果 この様にマスター側の解読データから生成した返送デー
タを含むマスター側の入力データをコード化するマスタ
ー側エンコード部と、スレーブ側受信部での受信データ
を解読するスレーブ側デコード部を設け、この解読結果
とスレーブ側送信内容の一致検出を行ない、一致検出時
にはスレーブ側システムの制御データを生成することに
より簡単なシステムでスレーブ側とマスター側の制御デ
ータの生成の同期を容易にとることができる。即ち、ス
レーブ側システムとマスター側システムの制御内容の同
期を確実にとることができる。また伝送路におけるノイ
ズ等によるデータの誤りやマスター側及びスレーブ側シ
ステムのマイコンの暴走及び誤動作時には不一致検出す
ることとなり、リセット部を設けることによりマスター
側へマスター側システムをリセットするリセット信号を
スレーブ側出力部を介してリセット部より送信すると共
に、リセット部からの信号でスレーブ側の前記全ブロッ
クをリセットすることにより、スレーブ側エンコード
部，スレーブ側送信部，伝送路，マスター側受信部，マ
スター側デコード部，マスター側エンコード部，マスタ
ー側送信部，スレーブ側受信部，スレーブ側デコード
部，一致検出部等の信号経路全体のチェックを行なうこ
とができ、不一致検出時等の異常時には、これを認識で
き、データ伝送システム全体の暴走，誤動作を防止する
ことができる。即ち、マスター側システムとスレーブ側
システムの同期を確認しながら動作する簡単で非常に信
頼性の高いデータ伝送システムを提供するものである。
タを含むマスター側の入力データをコード化するマスタ
ー側エンコード部と、スレーブ側受信部での受信データ
を解読するスレーブ側デコード部を設け、この解読結果
とスレーブ側送信内容の一致検出を行ない、一致検出時
にはスレーブ側システムの制御データを生成することに
より簡単なシステムでスレーブ側とマスター側の制御デ
ータの生成の同期を容易にとることができる。即ち、ス
レーブ側システムとマスター側システムの制御内容の同
期を確実にとることができる。また伝送路におけるノイ
ズ等によるデータの誤りやマスター側及びスレーブ側シ
ステムのマイコンの暴走及び誤動作時には不一致検出す
ることとなり、リセット部を設けることによりマスター
側へマスター側システムをリセットするリセット信号を
スレーブ側出力部を介してリセット部より送信すると共
に、リセット部からの信号でスレーブ側の前記全ブロッ
クをリセットすることにより、スレーブ側エンコード
部，スレーブ側送信部，伝送路，マスター側受信部，マ
スター側デコード部，マスター側エンコード部，マスタ
ー側送信部，スレーブ側受信部，スレーブ側デコード
部，一致検出部等の信号経路全体のチェックを行なうこ
とができ、不一致検出時等の異常時には、これを認識で
き、データ伝送システム全体の暴走，誤動作を防止する
ことができる。即ち、マスター側システムとスレーブ側
システムの同期を確認しながら動作する簡単で非常に信
頼性の高いデータ伝送システムを提供するものである。
第１図は本発明の一実施例のデータ伝送システムのブロ
ック図、第２図及び第３図は従来のデータ伝送システム
のブロック図である。 ２……スレーブ側エンコード部、３……スレーブ側送信
部、４……マスター側受信部、５……マスター側デコー
ド部、６……マスター側制御データ生成部、９……マス
ター側送信部、10……スレーブ側受信部、11……一致検
出部、16……マスター側エンコード部、17……スレーブ
側デコード部、21……リセット部。
ック図、第２図及び第３図は従来のデータ伝送システム
のブロック図である。 ２……スレーブ側エンコード部、３……スレーブ側送信
部、４……マスター側受信部、５……マスター側デコー
ド部、６……マスター側制御データ生成部、９……マス
ター側送信部、10……スレーブ側受信部、11……一致検
出部、16……マスター側エンコード部、17……スレーブ
側デコード部、21……リセット部。
Claims (1)
- 【請求項１】スレーブ側の入力データをコード化するス
レーブ側エンコード部と、このコード化データを送信す
るスレーブ側送信部と、このデータを受信するマスター
側受信部と、この受信データを解読するマスター側デコ
ード部とこの解読データによりマスター側システムの制
御に用いる制御データを生成するマスター側制御データ
生成部と、前記解読データから生成した返送データを含
むマスター側の入力データをコード化するマスター側エ
ンコード部と、このコード化データをスレーブ側へ送信
するマスター側送信部と、この送信データを受信するス
レーブ側受信部と、この受信データを解読するスレーブ
側デコード部と、この解読結果とスレーブ側送信内容の
一致検出を行う一致検出部とを有し、一致検出時には、
スレーブ側システムの制御に用いる制御データを生成す
る事によりマスター側システムとスレーブ側システムと
の制御データの生成を同期して行い、不一致検出時に
は、マスター側へマスター側システムをリセットするリ
セット信号をスレーブ側送信部を介して送ると共にスレ
ーブ側の前記全ブロックをリセットするリセット部を設
けたデータ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312107A JPH0716184B2 (ja) | 1986-12-26 | 1986-12-26 | デ−タ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61312107A JPH0716184B2 (ja) | 1986-12-26 | 1986-12-26 | デ−タ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164730A JPS63164730A (ja) | 1988-07-08 |
| JPH0716184B2 true JPH0716184B2 (ja) | 1995-02-22 |
Family
ID=18025321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61312107A Expired - Lifetime JPH0716184B2 (ja) | 1986-12-26 | 1986-12-26 | デ−タ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2869150A1 (de) * | 2013-10-31 | 2015-05-06 | Siemens Aktiengesellschaft | Anordnung zur seriellen Datenübertragung und Verfahren zum Betrieb |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5829238A (ja) * | 1981-08-14 | 1983-02-21 | Matsushita Electric Works Ltd | 伝送誤りデ−タ除去装置 |
| JPS5983430A (ja) * | 1982-11-05 | 1984-05-14 | Toshiba Corp | シリアル伝送回路 |
-
1986
- 1986-12-26 JP JP61312107A patent/JPH0716184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164730A (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110932838B (zh) | 同步冗余的btm | |
| US20070018600A1 (en) | Electrical control safety system comprising photocells or equivalent sensors | |
| US3735351A (en) | Remote station address verification using address conditioned encoding | |
| US6487695B1 (en) | Method for providing fail-safe secure data transmission between a numerical control system and a spatially separate unit | |
| US6725419B1 (en) | Automation system and method for operating an automation system | |
| JPS63164730A (ja) | デ−タ伝送システム | |
| US5455921A (en) | Redundant MIL-STD-1153B modem | |
| US11789423B2 (en) | Programmable logic controller | |
| JP2508090B2 (ja) | ディジタル通信装置 | |
| US4775930A (en) | Electronic key check for ensuring proper cradles insertion by respective processing board | |
| JPS62227232A (ja) | 伝送装置 | |
| KR100315006B1 (ko) | 디지털 신호 전송 시스템 | |
| JPS6336421A (ja) | ワイヤレスキ−ボ−ド・インタフエ−ス回路 | |
| JP2783201B2 (ja) | バス障害検出装置 | |
| JPS604348A (ja) | ネツトワ−ク遠隔電源制御方式 | |
| JPS56120286A (en) | Duplex system for control circuit for system constitution | |
| JPH01160198A (ja) | 遠隔制御システム | |
| JPS62183246A (ja) | 双方向再生中継装置 | |
| CN112286715A (zh) | 基于编码技术的安全输出方法及装置 | |
| JP3052646B2 (ja) | 多重通信装置 | |
| JP4301876B2 (ja) | 信号保安制御装置 | |
| KR200164374Y1 (ko) | 출입통제 제어장치용 듀얼시스템 제어기 | |
| JPH04293335A (ja) | 伝送システムにおけるバックアップ機能付マスタステ ーション | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPH0375842A (ja) | 誤制御防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |