JPH07162680A

JPH07162680A - 画像読み取り装置

Info

Publication number: JPH07162680A
Application number: JP5302437A
Authority: JP
Inventors: Hidetoshi Ikeda; 英敏池田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1993-12-02
Filing date: 1993-12-02
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】ラインイメージセンサを搭載した画像読み取
り装置の信号処理系で、Ａ／Ｄ変換器の分解能を変えず
に画像処理速度を低下させることなく、また、回路コス
トを上げることなく高階調の画像読み取りができるよう
にする。【構成】Ａ／Ｄ変換器のリファレンスを３つ以上与え
てＡ／Ｄ変換の入力信号に対しディジタルコード出力が
非直線となるようにし、Ａ／Ｄ変換器の分解能を変えず
に低輝度の原稿読み取りにたいして高解像度のＡ／Ｄ変
換ができる構成とする。また、さらにＡ／Ｄ変換器のリ
ファレンス電圧を制御することによりシェーディング補
正も同時に行える構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ、ディジ
タル複写機、スキャナなどに用いられる多階調の原稿画
像データの読み取りを行なうことができる画像入力装置
に関するものである。

【０００２】

【従来の技術】近年、ディジタル複写機を始めとして、
ファクシミリ装置や電子ファイリング装置などの画像入
力手段として１次元の自己走査型イメージセンサを副走
査方向に走査し、原稿の画像データを１ライン毎に順次
読み取っていくことのできる画像読み取り装置が主流と
なってきている。

【０００３】これらの装置では、ディスプレイやプリン
タなどの画像出力装置の白黒多階調化やカラー多階調化
に伴い画像データの多階調読み取りのできる装置の要求
が高まってきている。画像データを多階調にて読み取る
ためには、高分解能のＡ／Ｄ変換器を用いてイメージセ
ンサ出力を多値のディジタル信号に変換することが一般
的に行なわれている。

【０００４】以下に、従来の画像読み取り装置について
図面を参照しながら説明する。図１７は従来の画像読み
取り装置の機構系概略図、図１８は従来の画像読み取り
装置の光学系概略図である。図１９は従来の電気回路構
成図を示す。図１７、図１８に示すように画像読み取り
装置は、原稿１を載置する原稿載置ガラス２と、原稿載
置ガラス２に原稿１を密着させる原稿カバー３と、画像
の読み取り開始前に画像処理部にシェーディング補正の
ための白基準データを与える白基準板４と、原稿１を走
査してライン毎に逐次、原稿１を読み取るキャリッジ５
を有する。キャリッジ５は支持シャフト６ａ、６ｂと支
持ローラ７ａ、７ｂなどにより支持され、移動が副走査
方向のみに規制される。またキャリッジ５には一対の駆
動ワイヤ８ａ、８ｂが接続され、駆動ワイヤ８ａは駆動
プーリ９ａ、従動プーリ１０ａで係合され、８ｂは駆動
プーリ９ｂ、従動プーリ１０ｂで係合されている。一対
の駆動プーリ９ａ、９ｂは駆動シャフト１１で連結され
ており、もう一対の従動プーリ１０ａ、１０ｂは従動シ
ャフト１２で連結されている。また駆動シャフト１１の
一端には駆動モータ１３が接続され、従動シャフト１２
の両端部には駆動ワイヤ８ａ、８ｂに張力を与えるスプ
リングなどの一対の張力発生部材１４ａ、１４ｂが接続
されている。

【０００５】光学キャリッジ５は、原稿１を照射する光
源ランプ１５、原稿１からの反射像を反射する反射ミラ
ー１６、イメージセンサ上の照度分布を均一化するため
に原稿１と結像レンズとの間に固定されたシェーディン
グ補正板１７、原稿１をイメージセンサ上に結像させる
結像レンズ１８、原稿１からの反射像を読み取り、電気
信号に変換するラインイメージセンサ１９を備えてい
る。

【０００６】電気回路構成は、図１９に示すように、ラ
インイメージセンサ１９から得られるイメージ信号を増
幅する増幅器２０、Ａ／Ｄ変換器２１、Ａ／Ｄ変換器２
１のリファレンス電圧発生器２２、シェーディング補正
演算器２３、シェーディング補正メモリ２４、読み取り
データを一時的に蓄えるバッファメモリ２５、外部機器
とのデータの授受を行なうインターフェイス２６、ＣＣ
ＤやＡ／Ｄ変換器やシェーディングなどの動作を制御す
るタイミング発生回路２７、全電気回路の制御を行なう
ＣＰＵ２８、ＣＰＵの制御プログラムが格納されている
ＲＯＭ２９、ＣＰＵのワーク用のＲＡＭ３０、各種制御
対象物のオン／オフや制御対象物の状態を観測するため
のＩ／Ｏポート３１、光源１５を点灯させるための光源
ドライバー３２、キャリッジ駆動モータ１３のドライバ
ー３３から構成される。

【０００７】以上のように構成された画像読み取り装置
について、以下にその動作を図１７、図１８、図１９を
参照しながら説明する。まず、外部ホスト３４より原稿
の読み取り命令が出されると、ＣＰＵ２８はキャリッジ
駆動モータ１３を回動させ、駆動プーリ９ａ，９ｂおよ
び駆動ワイヤ８ａ，８ｂにて連結されたキャリッジ５を
白基準板４の位置まで駆動する。その位置に達したこと
を検出するとＣＰＵはキャリッジ５を停止させ、光源ラ
ンプ１５を点灯させるととともに、イメージセンサ動作
指令を出力してラインイメージセンサ１９によりその位
置に配置された白基準板の読み取り動作を開始する。ラ
インイメージセンサ１９の出力信号は増幅器２０により
増幅されてＡ／Ｄ変換器２１に入力される。Ａ／Ｄ変換
のリファレンス電圧はリファレンス電圧発生器２２によ
り与えられており、入力電圧に対する出力コードは図２
０に示すような特性である。Ａ／Ｄ変換されたデータは
後で説明するシェーディング補正に使うため、シェーデ
ィングメモリ２４に保存される。

【０００８】白基準板読み取りが終了した後、ＣＰＵ２
８はラインイメージセンサ１９の駆動を停止し、再びキ
ャリッジ５を一定速度で駆動する。ＣＰＵ２８はキャリ
ッジ５が原稿１の読み取り開始点に達したことを検出す
るとタイミング発生回路２７に動作指令を出力してライ
ンイメージセンサ１９の画像読み取り動作を再開する。
そして、光源ランプ１５よりの光束は原稿１の読み取り
部に照射され、原稿１の読み取り部分の反射像がキャリ
ッジ５内に入射する。さらにキャリッジ内に導かれた原
稿１の注目する主走査１ライン分の反射像は反射ミラー
１６で反射して、結像レンズ１８でラインイメージセン
サ１９に結像し、反射率データとして取り込まれる。そ
の後、イメージセンサ出力は上記説明と同様にしてＡ／
Ｄ変換器２１にてディジタルデータに変換される。この
画像データは、先に保存しておいた白基準データを基に
シェーディング補正演算器２３によりシェーディング補
正が行なわれる。シェーディング補正は、図２１に示す
ように、入力画像データを白基準データで割り算した後
Ａ／Ｄ変換器の階調数を掛け算し正規化する動作であ
る。シェーディング補正後の画像データはバッファメモ
リ２５に順次取り込まれ、ＣＰＵ２８によりインターフ
ェイス２６を通じて出力される。この一連の動作をＣＰ
Ｕ２８によって駆動モータ１３を駆動してキャリッジ５
を副走査方向にその解像度分の１ラインだけ移動させる
毎に行っていく。原稿の読み取り終了部までキャリッジ
５を移動すると読み取りは終了し、ＣＰＵ２８によって
光源１５は消灯されるとともに、駆動モータ１３を駆動
し、キャリッジ５を原稿の読み取り開始部へ移動させ動
作を終了する。以上の動作により２次元の原稿の画像デ
ータを平面的に読み取っていくことができる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
従来の画像読み取り装置では画像読み取りの解像度を上
げようとした場合、図２０のようにＡ／Ｄ変換の入力信
号に対しディジタルコード出力が直線となる設定になっ
ているためＡ／Ｄ変換器の分解能を高くする必要があ
る。一般にＡ／Ｄ変換器の分解能を高くすると、変換速
度が遅くなる、Ａ／Ｄ変換器のコストが上がるなどの問
題があった。特に、カラー画像の読み取りに際しては、
画像処理速度が白黒画像の読み取りの３倍程度の処理が
必要なため、画像処理速度の低下が著しくなる。

【００１０】本発明は上記問題を解決するもので、Ａ／
Ｄ変換器の分解能を変えずに画像処理速度を低下させる
ことなく、また回路コストを上げることなく高階調の画
像読み取りができる画像読み取り装置を提供することを
目的とする。

【００１１】

【課題を解決するための手段】本発明は、以上の課題を
解決するために、Ａ／Ｄ変換器のリファレンスを３つ以
上与えてＡ／Ｄ変換の入力信号に対しディジタルコード
出力が非直線となるようにし、Ａ／Ｄ変換器の分解能を
変えずに低輝度の原稿読み取りに対して高分解能のＡ／
Ｄ変換ができる構成とする。

【００１２】画像読み取り装置で読み取った画像データ
は輝度信号として得られ、読み取った画像データを表示
する装置がＣＲＴの場合は、周知のガンマ補正を施すた
め輝度データの２．２乗根がＣＲＴの印加電圧となる。
したがって、高輝度の画像情報に比べて低輝度の画像情
報の読み取り分解能を高くすることで、全体的にバラン
スよく画像読み取りの階調が向上することになる。ま
た、画像データを表示する装置がプリンタの場合は、周
知の濃度変換を施すため輝度データの常用対数変換値が
プリンタの印字制御信号となる。したがって、ＣＲＴの
場合と同様、高輝度の画像情報に比べて低輝度の画像情
報の読み取り分解能を高くすることで、全体的にバラン
スよく画像読み取りの階調が向上することになる。

【００１３】

【作用】本発明は、上記のようにＡ／Ｄ変換器のリファ
レンスを３つ以上与えてＡ／Ｄ変換の入力信号に対しデ
ィジタルコード出力が非直線となるようにし低輝度の原
稿読み取りに対して高分解能のＡ／Ｄ変換ができる構成
としたことで、Ａ／Ｄ変換器の分解能は変えずに画像読
み取りの階調を向上させることができるようにし、これ
により、画像処理速度を低下させることなく、また、回
路コストを上げることなく高階調の画像読み取りができ
る。

【００１４】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の第１の実施例における画像読み
取り装置の機構系概略図で、（ａ）は横断面図、（ｂ）
上面図である。図２はその光学キャリッジの光学系概略
図である。図３はその電気回路構成図を示している。以
下図１、図２、図３を参照して説明する。

【００１５】図１、図２に示すように画像読み取り装置
は、原稿１を載置する原稿載置ガラス２と、原稿載置ガ
ラス２に原稿１を密着させる原稿カバー３と、画像の読
み取り開始前に画像処理部にシェーディング補正のため
の白基準データを与える白基準板４と、原稿１を走査
し、ライン毎に順次原稿を読み取るキャリッジ５を有す
る。キャリッジ５は支持シャフト６ａ、６ｂと支持ロー
ラ７ａ、７ｂなどにより支持され、原稿との相対距離が
一定に保たれるとともに移動が副走査方向のみに規制さ
れる。またキャリッジ５には一対の駆動ワイヤ８ａ、８
ｂが接続され、駆動ワイヤ８ａは駆動プーリ９ａ、従動
プーリ１０ａで係合され、８ｂは駆動プーリ９ｂ、従動
プーリ１０ｂで係合されている。一対の駆動プーリ９
ａ、９ｂは駆動シャフト１１で連結されており、もう一
対の従動プーリ１０ａ、１０ｂは従動シャフト１２で連
結されている。また駆動シャフト１１の一端には駆動モ
ータ１３が接続され、従動シャフト１２の両端部には駆
動ワイヤ８ａ、８ｂに張力を与えるスプリングなどの一
対の張力発生部材１４ａ、１４ｂが接続されている。

【００１６】光学キャリッジ５は原稿１を照射する光源
ランプ１５、原稿１からの反射像を反射する反射ミラー
１６、イメージセンサ上の照度分布を均一化するために
原稿１と結像レンズとの間に設置されたシェーディング
補正板１７、原稿１をイメージセンサ上に結像させる結
像レンズ１８、原稿１からの反射像を読み取り、電気信
号に変換するラインイメージセンサ１９を備えている。

【００１７】以上は従来例と同一である。電気回路構成
は、図３に示すように、ラインイメージセンサ１９から
得られるイメージ信号を増幅する増幅器２０、アナログ
信号をディジタル信号に変換するＡ／Ｄ変換器３５、Ａ
／Ｄ変換器のリファレンス電圧発生器３６、Ａ／Ｄ変換
器の非線形出力データを線形データに変換するリニアス
ケール変換器３８、シェーディング補正演算器３９、シ
ェーディング補正用メモリ２４、読み取りデータを一時
的に蓄えるバッファメモリ２５、外部機器とのデータの
授受を行なうインターフェイス２６、ＣＣＤやＡ／Ｄ変
換器やシェーディング補正などの動作を制御するタイミ
ング発生回路２７、全電気回路の制御を行なうＣＰＵ２
８、ＣＰＵの制御プログラムが格納されているＲＯＭ２
９、ＣＰＵのワーク用のＲＡＭ３０、各種制御対象物の
オン／オフや制御対象物の状態を観測するためのＩ／Ｏ
ポート３１、光源１５を点灯させるための光源ドライバ
ー３２、キャリッジ駆動モータ１３のドライバー３３か
ら構成される。

【００１８】以上のように構成された本発明の一実施例
の画像読み取り装置について以下にその動作を図１、図
２および図３を参照しながら説明する。まず、外部ホス
ト３４より原稿の読み取り命令が出されると、ＣＰＵ２
８はキャリッジ駆動モータ１３を回動させ、駆動プーリ
９ａ，９ｂおよび駆動ワイヤ８ａ，８ｂにて連結された
キャリッジ５を白基準板４の位置まで駆動する。その位
置に達したことを検出するとＣＰＵはキャリッジ５を停
止させ、光源ランプ１５を点灯させるととともに、イメ
ージセンサ動作指令を出力してラインイメージセンサ１
９によりその位置に配置された白基準板の読み取り動作
を開始する。ラインイメージセンサ１９の出力信号は増
幅器２０により増幅される。増幅されたイメージ信号
は、高輝度信号に対し電圧が高くなるような極性とし、
Ａ／Ｄ変換器３５に入力される。

【００１９】本実施例ではＡ／Ｄ変換器３５の分解能を
８ビットとする。Ａ／Ｄ変換のリファレンス電圧はリフ
ァレンス電圧発生器３６により与えられている。リファ
レンス電圧発生器３６は、たとえば図４のような回路で
構成されており、リファレンス数を４つとする。Ａ／Ｄ
変換器３５は図５のようにラダー抵抗の両端にＲ４とＲ
１の２つのリファレンス電圧を接続し、Ｒ２とＲ３の２
つのリファレンス電圧をラダー抵抗のタップに任意に接
続できる構成とする。リファレンス電圧発生器３６とＡ
／Ｄ変換器３５を図６（ａ）のように接続すると、図６
（ｂ）のようなＡ／Ｄ変換特性となる。こうすることに
より、Ａ／Ｄ変換器３５の分解能は実際は８ビットであ
るが、入力信号電圧が（１）に示す区間は９ビット相当
の分解能であり、（２）で示す区間は８ビット相当、
（３）で示す区間は７ビット相当の分解能となる。Ａ／
Ｄ変換されたデータは後で説明するシェーディング補正
に使うため、ＣＣＤの各画素ごとにシェーディングメモ
リ２４に保存される。なお、メモリのビット幅は、Ａ／
Ｄ変換器のビット幅と同じ、すなわち、この実施例では
８ビット幅でよい。

【００２０】白基準板読み取りが終了した後、ＣＰＵ２
８はラインイメージセンサ１９の駆動を停止し、再びキ
ャリッジ５を一定速度で駆動する。ＣＰＵ２８はキャリ
ッジ５が原稿１の読み取り開始点に達したことを検出す
るとタイミング発生回路２７に動作指令を出力してライ
ンイメージセンサ１９の画像読み取り動作を再開する。
そして、光源ランプ１５よりの光束は、原稿１の読み取
り部に照射され、原稿１の読み取り部分の反射像がキャ
リッジ５内に入射する。さらにキャリッジ内に導かれた
原稿１の注目する主走査１のライン分の反射像は反射ミ
ラー１６で反射して、レンズ２でラインイメージセンサ
１９に結像し、反射率データとして取り込まれる。その
後、イメージセンサ出力は上記説明と同様にしてＡ／Ｄ
変換器３５にてディジタルデータに変換される。この画
像データは、リニアスケール変換器３８で９ビット幅の
データに変換される。リニアスケール変換器３８は、た
とえば図７に示す構成とし次のように動作する。図中、
（Ｄ８）Ｈは８ビットのリニアスケール変換器入力信号
であり、（Ｄ９）は９ビットの出力信号を意味する。

【００２１】（Ｄ８）Ｈが００Ｈ〜８０Ｈの場合はＳＷ１に接続し（Ｄ９）Ｈ＝（Ｄ８）Ｈ（Ｄ８）Ｈが８０Ｈ〜Ｃ０Ｈの場合はＳＷ２に接続し（Ｄ９）Ｈ＝２＊（Ｄ８）Ｈ−８０Ｈ（Ｄ８）ＨがＣ０Ｈ〜ＦＦＨの場合はＳＷ３に接続し（Ｄ９）Ｈ＝４＊（Ｄ８）Ｈ−２００Ｈとする。この演算の結果として、図８に示すように８ビ
ットの非線形データは９ビットの線形データに変換され
る。リニアスケール変換された画像データはシェーディ
ング補正演算器３９に入力される。

【００２２】また、先に保存しておいた白基準データも
同様にリニアスケール変換器３８により９ビットの線形
データに変換し、シェーディング補正演算器３９に入力
される。ここで、リニアスケール変換器３８は画像デー
タ用と白基準データ用それぞれ２つ使用しているが、タ
イムシェアリングを行ない１つを共用しても構わない。
リニアスケール変換された画像データと白基準データは
シェーディング補正演算器３９によりシェーディング補
正が行なわれる。シェーディング補正出力Ｄｓは、９ビ
ット画像データをＤｉ、９ビット白基準データをＤｗと
すると、Ｄｓ＝（Ｄｉ／Ｄｓ）＊２⁹ で表せる。

【００２３】シェーディング補正後の画像データはバッ
ファメモリ２５に順次取り込まれ、ＣＰＵ２８によりイ
ンターフェイス２６を通じて出力される。この一連の動
作をＣＰＵ２８によって駆動モータ１３を駆動してキャ
リッジ５を副走査方向にその解像度分の１ラインだけ移
動させる毎に行っていく。原稿の読み取り終了部までキ
ャリッジ５を移動すると読み取りは終了し、ＣＰＵ２８
によって光源１５は消灯されるとともに、駆動モータ１
３を駆動し、キャリッジ５を原稿の読み取り開始部へ移
動させ動作を終了する。以上の動作により２次元の原稿
の画像データを平面的に読み取っていくことができる。

【００２４】ここで、シェーディング補正演算器３９の
出力は輝度データであるが、ガンマ補正変換の演算や、
濃度補正変換の演算を同時に行える機能を追加すること
もできる。この機能を追加した演算器の一例を図９に示
す。演算回路の構成はいわゆるテーブルサーチ方式であ
り、リニアスケール変換後の画像データと白基準データ
をＲＡＭのアドレスとして入力し、選択されたＲＡＭア
ドレスのデータが演算の結果となるようにあらかじめ計
算された値がＲＡＭに書き込まれている。ホスト３４に
より指定された出力データの形体に従い、輝度データ、
ガンマ補正データ、濃度補正データのいずれかになるよ
うＲＡＭの内容を書き換えることにより望みの演算がで
きる。なお、上記に説明したリニアスケール変換演算や
シェーディング補正演算、ガンマ補正変換の演算、濃度
補正変換の演算は、ＤＳＰなどを用いて、一括して直接
計算しても構わない。

【００２５】以上、本発明の一実施例を説明したが、図
３の構成でＣＣＤの暗電流補正を実施することは容易で
あるので、暗電流補正については説明を省略した。次
に、本発明の第２の実施例の画像読み取り装置について
説明する。図１０は本発明の第２の実施例における画像
読み取り装置の機構系概略図で、（ａ）は横断面図、
（ｂ）は上面図である。図１１はその光学キャリッジの
光学系概略図である。図１２はその電気回路構成を示し
ている。機構系および光学系については第１の実施例と
同一であり、ここでは省略する。

【００２６】以下図１２を参照して説明する。電気回路
構成は、ラインイメージセンサ１９から得られるイメー
ジ信号を増幅する増幅器２０、アナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換器３５、Ａ／Ｄ変換器のリ
ファレンス電圧発生器３７、Ａ／Ｄ変換器の非線形出力
データを線形データに変換するリニアスケール変換器３
８、シェーディング補正用メモリ２４、読み取りデータ
を一時的に蓄えるバッファメモリ２５、外部機器とのデ
ータの授受を行なうインターフェイス２６、ＣＣＤやＡ
／Ｄ変換器やシェーディング補正などの動作を制御する
タイミング発生回路２７、全電気回路の制御を行なうＣ
ＰＵ２８、ＣＰＵの制御プログラムが格納されているＲ
ＯＭ２９、ＣＰＵのワーク用のＲＡＭ３０、各種制御対
象物のオン／オフや制御対象物の状態を観測するための
Ｉ／Ｏポート３１、光源１５を点灯させるための光源ド
ライバー３２、キャリッジ駆動モータ１３のドライバー
３３から構成される。ここで、シェーディング補正メモ
リ２４については、説明の便宜上、白基準補正用メモリ
２４ａと暗電流補正用メモリ２４ｂに分割する。

【００２７】以上のように構成された第２の実施例の画
像読み取り装置について以下にその動作を図１０、図１
１および図１２を参照しながら説明する。まず、外部ホ
スト３４より原稿の読み取り命令が出されると、ＣＣＤ
の暗電流を測定するために、光源が点灯していない状態
のままラインイメージセンサ１９の出力信号は増幅器２
０により増幅される。増幅されたイメージ信号は、高輝
度信号に対し電圧が高くなるような極性とし、Ａ／Ｄ変
換器３５に入力される。本実施例でもＡ／Ｄ変換器の分
解能を８ビットとする。Ａ／Ｄ変換のリファレンス電圧
はリファレンス電圧発生器３７により与えられている。
リファレンス電圧発生器３７は、たとえば図１３のよう
な回路で構成されており、リファレンス数を４つとす
る。ここで電圧の１番高いリファレンス電圧と１番低い
リファレンス電圧はＤ／Ａ変換器４１および４２の出力
電圧とそれぞれ一致している。このリファレンス発生器
３７とＡ／Ｄ変換器３５とシェーディング補正メモリ２
４の詳細な構成について図１４に示す。リファレンス電
圧発生器内の２つのＤ／Ａ変換器４１、４２の出力電圧
はＣＰＵ２８またはシェーディング補正メモリ２４の値
により制御できる構成とするが、初期値として、ＣＰＵ
２８により固定電圧が出力されている。Ａ／Ｄ変換器の
構成およびＡ／Ｄ変換特性は第１の実施例と同一であ
り、図６のようなＡ／Ｄ変換特性である。ＣＣＤの暗電
流に対するＡ／Ｄ変換値は、ＣＣＤの画素ごとにシェー
ディング補正メモリ２４のなかの暗電流補正用ＲＡＭ２
４ｂに保存される。

【００２８】次に、ＣＰＵ２８はキャリッジ駆動モータ
１３を回動させ、駆動プーリ９ａ，９ｂおよび駆動ワイ
ヤ８ａ，８ｂにて連結されたキャリッジ５を白基準板の
位置まで駆動する。その位置に達したことを検出すると
ＣＰＵはキャリッジ５を停止させ、光源ランプ１５を点
灯させるとともに、イメージセンサ動作指令を出力して
ラインイメージセンサ１９によりその位置に配置された
白色基準板の読み取り動作を開始する。イメージセンサ
の出力信号は増幅器２０により増幅され、Ａ／Ｄ変換器
３５によりディジタル値に変換後シェーディングメモリ
２４のなかの白基準補正用ＲＡＭ２４ａに保存される。

【００２９】白基準板読み取りが終了した後、ＣＰＵ２
８は暗電流補正用ＲＡＭ２４ｂの内容を読み取り、Ｄ／
Ａ変換器４２の出力が暗電流電圧と等しくなるように暗
電流補正用ＲＡＭ２４ｂの内容を書き換える。また、白
基準補正用ＲＡＭ２４ａの内容を読み取り、Ｄ／Ａ変換
器４１の出力が白基準板読み取り電圧と等しくなるよう
に白基準補正用ＲＡＭ２４ａの内容を書き換える。ＲＡ
Ｍの内容を書き換えた後、ＣＣＤの各画素に同期して暗
電流補正用ＲＡＭ２４ｂの内容が一番低いリファレンス
電圧を発生しているＤ／Ａ変換器４２につぎつぎに送り
出され、白基準補正用ＲＡＭ２４ｂの内容が一番高いリ
ファレンス電圧を発生しているＤ／Ａ変換器４１につぎ
つぎに送り出されることにより、自動的にシェーディン
グ補正動作が行なわれることになる。

【００３０】シェーディング補正の回路設定が終了した
後、ＣＰＵ２８は、再びキャリッジ５を一定速度で駆動
する。ＣＰＵ２８はキャリッジ５が原稿１の読み取り開
始点に達したことを検出するとタイミング発生回路２７
に動作指令を出力してラインイメージセンサ１９の画像
読み取り動作を再開する。そして、光源ランプ１５より
の光束は、原稿１の読み取り部に照射され、原稿１の読
み取り部分の反射像がキャリッジ５内に入射する。さら
にキャリッジ内に導かれた原稿１の注目する主走査１ラ
イン分の反射像は反射ミラー１６で反射して、レンズ２
でラインイメージセンサ１９に結像し、反射率データと
して取り込まれる。その後、イメージセンサ出力は上記
説明と同様にしてＡ／Ｄ変換器３５にてディジタルデー
タに変換される。Ａ／Ｄ変換された画像データは先に説
明したとおりシェーディング補正済みのデータである。
この画像データは、第１の実施例と同様にリニアスケー
ル変換器３９で９ビット幅のデータに変換される。この
演算の結果として、８ビットの非線形データは９ビット
の線形データに変換される。リニアスケール変換後の画
像データはバッファメモリ２５に順次取り込まれ、ＣＰ
Ｕ２８によりインターフェイス２６を通じて出力され
る。この一連の動作をＣＰＵ２８によって駆動モータ１
３を駆動してキャリッジ５を副走査方向にその解像度分
の１ラインだけ移動させる毎に行っていく。原稿の読み
取り終了部までキャリッジ５を移動すると読み取りは終
了し、ＣＰＵ２８によって光源１５は消灯されるととも
に、駆動モータ１３を駆動し、キャリッジ５を原稿の読
み取り開始部へ移動させ動作を終了する。以上の動作に
より２次元の原稿の画像データを平面的に読み取ってい
くことができる。

【００３１】ここで、第１の実施例でも述べたように、
ガンマ補正変換の演算や、濃度補正変換の演算を同時に
行なえる機能を追加することもできる。この機能を有す
演算器を追加した一例を図１５に示し、そのガンマ補正
・濃度補正演算器４０の詳細を図１６に示す。演算器の
構成はいわゆるテーブルサーチ方式であり、リニアスケ
ール変換後の画像データをＲＡＭのアドレスとして入力
し、選択されたＲＡＭアドレスのデータが演算の結果と
なるようにあらかじめ計算された値がＲＡＭに書き込ま
れている。ホスト３４により指定された出力データの形
体に従い、ガンマ補正データ、濃度補正データのいずれ
かになるようＲＡＭの内容を書き換えることにより望み
の演算ができる。もちろん、演算器４０を通さずに直接
輝度データを出力することもできる。なお、上記に説明
したリニアスケール変換演算やガンマ補正変換の演算、
濃度補正変換の演算は、ＤＳＰなどを用いて、一括した
直接計算しても構わない。

【００３２】なお、本発明で説明した２つの実施例はモ
ノクロおよびカラーの画像読み取り装置のどちらでも実
施可能である。また、光学キャリッジには上記光源と反
射ミラーのみが搭載され、シェーディング補正板、結像
レンズ、イメージセンサは画像読み取り装置本体に固定
された構成の画像読み取り装置や、光源と反射ミラーも
画像読み取り装置本体に固定し原稿を移動させて読み取
りを行なう画像読み取り装置、および密着型のイメージ
センサを使用した画像読み取り装置などにも実施可能で
ある。

【００３３】

【発明の効果】以上のように本発明によれば、低輝度の
原稿読み取りにたいして高分解能のＡ／Ｄ変換ができる
構成としたことで、Ａ／Ｄ変換器の分解能は変えずに画
像読み取りの階調数を向上させることができるので、画
像処理速度を低下させることなく、また、回路コストを
上げることのない高階調の画像読み取りができる画像読
み取り装置を提供できる。

【００３４】また第２の実施例では、上記に示した効果
に加えて、Ａ／Ｄ変換器のリファレンス電圧をＤ／Ａ変
換器などで制御することによりシェーディング補正も同
時に行える構成としたことで、イメージ信号のダイナミ
ックレンジを低下させることが無くなり、さらに高階調
の画像読み取りができる画像読み取り装置を提供でき
る。

【図面の簡単な説明】

【図１】本発明の一実施例の画像読み取り装置の機構系
概略図

【図２】本発明の一実施例の画像読み取り装置の光学系
概略図

【図３】本発明の一実施例の電気回路構成図

【図４】本発明の一実施例のリファレンス電圧発生回路
構成図

【図５】本発明の一実施例のＡ／Ｄ変換器構成図

【図６】本発明の一実施例のＡ／Ｄ変換特性図

【図７】本発明の一実施例のリニアスケール変換器構成
図

【図８】本発明の一実施例のリニアスケール変換特性図

【図９】本発明の一実施例のシェーディング補正、ガン
マ補正、濃度補正構成図

【図１０】本発明の第２の実施例の画像読み取り装置の
機構系概略図

【図１１】本発明の第２の実施例の画像読み取り装置の
光学系概略図

【図１２】本発明の第２の実施例の電気回路構成図

【図１３】本発明の第２の実施例のリファレンス電圧発
生回路構成図

【図１４】本発明の第２の実施例のシェーディング補正
構成図

【図１５】本発明の第２の実施例のガンマ補正、濃度補
正演算器を追加した電気回路構成図

【図１６】本発明の第２の実施例のガンマ補正、濃度補
正構成図

【図１７】従来例の画像読み取り装置の機構系概略図

【図１８】従来例の画像読み取り装置の光学系概略図

【図１９】従来例の電気回路構成図

【図２０】従来例のＡ／Ｄ変換特性図

【図２１】従来例のシェーディング補正構成図

【符号の説明】

１原稿２原稿載置ガラス３原稿カバー４白基準板５キャリッジ６ａ、６ｂキャリッジ支持シャフト７ａ、７ｂキャリッジ支持ローラ１３キャリッジ駆動モータ１４ａ、１４ｂ張力発生部材１５光源ランプ１６反射ミラー１７シェーディング補正板１８結像レンズ１９ラインイメージセンサ２４シェーディング補正メモリ２４ａ白基準補正用ＲＡＭ２４ｂ暗電流補正用ＲＡＭ２５バッファメモリ２６インターフェイス２７タイミング発生器２８ＣＰＵ２９ＲＯＭ３０ＲＡＭ３１Ｉ／Ｏポート３２光源ドライバー３３キャリッジ駆動モータドライバー３４ホスト３５Ａ／Ｄ変換器３６リファレンス電圧発生器３７リファレンス電圧発生器３８リニアスケール変換器３９シェーディング補正演算器４０ガンマ補正、濃度補正演算器４１Ｄ／Ａ変換器４２Ｄ／Ａ変換器

Claims

【特許請求の範囲】

【請求項１】原稿を照射する光源と、原稿からの反射
光を結像する光学系と、結像した原稿画像を電気信号に
変換するイメージセンサと、前記イメージセンサの出力
信号をディジタル信号に変換するＡ／Ｄ変換器を有し、
前記Ａ／Ｄ変換器のリファレンス電圧を３つ以上発生さ
せる手段を具備したことを特徴とする画像読み取り装
置。
【請求項２】Ａ／Ｄ変換器はリファレンス電圧の入力
端子を３つ以上有し、Ａ／Ｄ変換の特性が任意に設定で
きる手段を具備したことを特徴とする請求項１記載の画
像読み取り装置。
【請求項３】最大輝度である白基準板のＡ／Ｄ変換デ
ータを記憶する手段と、イメージセンサの暗電流に対す
るＡ／Ｄ変換データを記憶する手段と、前記白基準板の
Ａ／Ｄ変換データと前記暗電流に対するＡ／Ｄ変換デー
タをそれぞれ出力するＤ／Ａ変換器を具備し、前記Ｄ／
Ａ変換器の出力を前記リファレンス電圧発生手段の基準
電圧として与えたことを特徴とする請求項１記載の画像
読み取り装置。
【請求項４】Ａ／Ｄ変換されたイメージ信号を、リニ
アスケール変換、ガンマ補正変換、濃度補正変換の演算
手段を具備したことを特徴とする請求項１記載の画像読
み取り装置。