JPH0717015Y2 - 整流回路 - Google Patents

整流回路

Info

Publication number
JPH0717015Y2
JPH0717015Y2 JP7968189U JP7968189U JPH0717015Y2 JP H0717015 Y2 JPH0717015 Y2 JP H0717015Y2 JP 7968189 U JP7968189 U JP 7968189U JP 7968189 U JP7968189 U JP 7968189U JP H0717015 Y2 JPH0717015 Y2 JP H0717015Y2
Authority
JP
Japan
Prior art keywords
circuit
output
wave
operational amplifier
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7968189U
Other languages
English (en)
Other versions
JPH0319971U (ja
Inventor
恒雄 生駒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toa Corp
Original Assignee
Toa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toa Corp filed Critical Toa Corp
Priority to JP7968189U priority Critical patent/JPH0717015Y2/ja
Publication of JPH0319971U publication Critical patent/JPH0319971U/ja
Application granted granted Critical
Publication of JPH0717015Y2 publication Critical patent/JPH0717015Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、整流回路に関し、特に整流開始レベルを調整
することができるものに関する。
[従来の技術] 従来、上記のように整流開始レベルを調整できる整流回
路としては、例えば第5図に示すようなものがあった。
これは、入力信号を可変利得増幅器2で増幅し、その増
幅出力をダイオード4に供給して整流するものにおい
て、可変利得増幅器2の利得を可変抵抗器6を調整する
ことによって調整し、その結果、整流開始レベルを調整
しようとするものである。なお、8は平滑用コンデンサ
である。
[考案が解決しようとする課題] しかし、ダイオード4は、一般に第6図に示すように0.
5乃至0.6Vの不感帯を有しているので、可変利得増幅器
2に入力される入力信号のうち或るレベルで整流が開始
されるようにするには、可変抵抗器6を調整することに
よって、上記の或るレベルを不感帯以上の値に増幅する
利得に可変利得増幅器2を調整する必要がある。ところ
で、可変利得増幅器2の最高出力電圧は、電源電圧の値
によって決定される。従って、整流開始レベルを小さく
選択した場合には、可変利得増幅器2の利得が大きくな
り、入力信号がまだ最高レベルに達していないのに、可
変利得増幅器2の最高出力電圧に達していしまい、ダイ
ナミックレンジが小さくなることがある。例えば、整流
開始レベルを0.1Vとすると、これを0.6V以上にするため
に、可変利得増幅器2の利得を6以上に調整する必要が
ある。また、最高入力レベルを1.5V、可変増幅器の最高
出力電圧を5Vとすると、入力信号のレベルが約0.83V以
上になると、まだ最高入力レベルに達していないにも拘
らず出力電圧は5Vにクリップされてしまい、ダイナミッ
クレンジが小さくなる。
本考案は、ダイナミックレンジを広くできる上に、整流
開始レベルを調整可能な整流回路を提供することを目的
とする。
[課題を解決するための手段] 上記の目的を達成するために、本考案は、入力信号の一
方の半波を整流するダイオード回路と、このダイオード
回路の出力信号と上記入力信号とを合成して上記入力信
号の全波整流出力信号を生成する合成回路と、この合成
回路の動作点を可変する動作点変更回路とを、具備する
ものである。
[作用] 本考案によれば、合成回路より全波整流出力が得られる
が、この合成回路の動作点を変更回路によって変更させ
ることによって整流開始レベルを調整することができ
る。
[実施例] 第1図において、10は理想ダイオード回路で、入力端子
12に第2図(a)に示すような正弦波が供給された場
合、その正の半波においては演算増幅器14の出力電圧は
負となり、演算増幅器14の出力側と出力点bとの間に図
示の極性で接続されているダイオード16が導通し、演算
増幅器14の出力側と反転入力端子側とは、ダイオード16
と抵抗器18とを介して接続される。そして、この演算増
幅器14の非反転入力端子は接地され、演算増幅器14の反
転入力端子と入力端子12とは抵抗器20を介して接続され
ているので、抵抗器18、20の値をそれぞれ例えば2Rに等
しく選択すると、演算増幅器14は、利得が1の反転増幅
回路として機能し、その出力点bには、第2図(b)に
符号b1で示すように入力正弦波と極性が反対で大きさの
等しい出力が生じる。一方、入力端子12の正弦波の負の
半波では、演算増幅器14の出力は正となり、演算増幅器
14の出力側と反転入力端子との間に、図示の極性で接続
されたダイオード22が導通し、ダイオード16が非導通と
なり、出力点bの出力は実質的に零となる。従って、第
2図(b)に示すように、理想ダイオード回路10は入力
端子12の正弦波を、順方向電圧降下(従来技術の項で説
明した不感帯)の影響を受けることなく反転半波整流す
る。
この理想ダイオード回路10の出力は抵抗器23を介して演
算増幅器24の反転入力端子に供給され、さらに入力端子
12に供給された正弦波の入力信号も抵抗器26を介して演
算増幅器24の反転入力端子に供給されている。そして、
演算増幅器24の非反転入力端子は接地され、反転入力端
子と出力端子とは抵抗器28を介して接続されている。即
ち演算増幅器24、抵抗器23、26、28は、合成回路として
機能する反転加算回路30を形成している。なお、抵抗器
26、28の値は同に値、例えば2Rに選択され、抵抗器23の
値は抵抗器26、28の値の1/2、例えばRに選択されてい
る。
入力端子12に正弦波の正の半波が生じているとき、第2
図(b)に符号b1で示すような負の半波出力が理想ダイ
オード回路10の出力に生じる。正弦波の正の半波は、抵
抗器2Rの抵抗器26を介して演算増幅器24の反転入力端子
に供給され、理想ダイオード回路10の負の半波の出力は
抵抗値Rの抵抗器23を介して演算増幅器24の反転入力端
子に供給される。ここで、抵抗器28の値は2Rであるの
で、演算増幅器24の出力には、入力端子12に供給された
正の半波出力と等しい正の半波出力が第2図(c)に符
号c1で示すように生じる。
入力端子12に正弦波の負の半波が生じているとき、理想
ダイオード回路10の出力は第2図(b)に示すように実
質的に零である。従って、このとき演算増幅器24には負
の半波出力が抵抗値2Rの抵抗器26を介して演算増幅器24
に供給されるのみである。抵抗器28の抵抗値は抵抗器26
の抵抗値と等しく2Rであるので、演算増幅器24には第2
図(c)に符号c2で示すように、入力端子12の負の半波
と大きさが等しく極性に反転した正の半波出力が生じ
る。即ち、演算増幅器24の出力には、入力端子12に供給
された正弦波を順方向電圧降下の影響を受けることなく
全波整流した出力が生じる。
反転加算回路30には、全波整流の開始レベルを調整する
動作点調整回路32が設けられている。これは、演算増幅
器24の反転入力端子と出力端子との間にダイオード34を
図示の極性に接続すると共に、演算増幅器24の出力端子
と抵抗器28との間にダイオード36を図示の極性に接続
し、演算増幅器24の反転入力端子に可変抵抗器38を介し
て電源40から正の電圧を印加するものである。
動作点調整回路32の可変抵抗器38を介して演算増幅器24
の反転入力端子に流れる電流を抵抗器26、23を介して流
れる電流が打ち消していない状態では、演算増幅器の反
転入力端子の電位を仮想接地電位とするために、演算増
幅器24の出力端子は負となり、ダイオード34が導通し、
ダイオード36が非導通となる。従って、出力端子42の出
力は実質的に零となる。一方、可変抵抗器38を介して演
算増幅器24の反転入力端子に流れる電流を抵抗器26、23
を介して流れる電流が打ち消した状態では、演算増幅器
24の反転入力端子の電位を仮想接地電位とするために、
演算増幅器24の出力端子は正となり、ダイオード34が非
導通となり、ダイオード36が導通状態となり、抵抗器28
がダイオード36を介して演算増幅器24の出力端子に接続
されるので、演算増幅器24、抵抗器23、26、28は上述し
たように反転加算回路として動作する。従って、第2図
(d)に示すように、出力端子42には抵抗器38を調整す
ることによって決定された整流開始レベルから全波整流
した出力が生じる。
このような整流回路は、例えば第3図に示すように、増
幅器の出力信号がクリップ歪を生じないようにゲインを
制御するコンプレッサの整流回路として使用できる。第
3図において、44は増幅器、46は第1図に示した構成の
整流回路、48は、この整流回路46の出力を波形整形する
回路、50は、増幅器44の出力を入力し、波形整形回路48
の出力電圧に基いて利得を可変し、第4図に示すように
増幅器44に供給される入力信号が或るレベルを超えると
出力信号を一定レベルとする電圧制御増幅器(VCA)で
ある。
この整流回路46では、整流開始レベルを低く設定した場
合でも、入力信号のレベルが大きいとき、クリップを生
じることはなく、第4図に実線で示すような特性が得ら
れる。ところが、もし整流回路46に第5図に示したよう
な従来のものを用いた場合、増幅器の入力信号が或る一
定レベルを超えると、波形整形回路48の出力電圧が一定
となり、VCA50の利得が一定値となり、第5図に点線で
示すように入力信号のレベルが大きくなると、VCA50の
出力信号は一定レベルとならずに上昇することになる。
上記の実施例では、正の全波整流出力を得るために、ダ
イオード16、22、34、36を図示の極性とし、電源40を正
の電源としたが、負の全波出力が必要な場合には、ダイ
オード16、22、34、36を図示の極性と反対極性に接続
し、電源40を負の電源とすればよい。また、上記の実施
例では、動作点調整回路32を演算増幅器24の反転入力端
子に接続したが、非反転入力端子に接続してもよい。
[考案の効果] 以上のように、本考案によれば、ダイオード回路の半波
整流出力と、このダイオード回路の入力信号とを合成し
て全波整流出力を得る合成回路の動作点を調整回路によ
って調整するように構成しているので、整流開始レベル
が低くなるように動作点を調整しても、全波整流電力に
クリップが生じることがなく、ダイナミックレンジを広
くすることができる。
【図面の簡単な説明】
第1図は本考案による整流回路の一実施例の回路図、第
2図は同実施例の各部の信号波形図、第3図は同実施例
の整流回路を使用したコンプレッサのブロック図、第4
図は第5図のコンプレッサの入出力特性図、第5図は従
来の整流回路の回路図、第6図は第5図の整流回路に用
いられているダイオードの電圧−電流特性図である。 10……ダイオード回路、30……反転加算回路(合成回
路)、32……動作点調整回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】入力信号の一方の半波を整流するダイオー
    ド回路と、このダイオード回路の出力信号と上記入力信
    号とを合成して上記入力信号の全波整流出力信号を生成
    する合成回路と、この合成回路の動作点を可変する動作
    点変更回路とを、具備する整流回路。
JP7968189U 1989-07-06 1989-07-06 整流回路 Expired - Fee Related JPH0717015Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7968189U JPH0717015Y2 (ja) 1989-07-06 1989-07-06 整流回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7968189U JPH0717015Y2 (ja) 1989-07-06 1989-07-06 整流回路

Publications (2)

Publication Number Publication Date
JPH0319971U JPH0319971U (ja) 1991-02-27
JPH0717015Y2 true JPH0717015Y2 (ja) 1995-04-19

Family

ID=31624057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7968189U Expired - Fee Related JPH0717015Y2 (ja) 1989-07-06 1989-07-06 整流回路

Country Status (1)

Country Link
JP (1) JPH0717015Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006132218A (ja) * 2004-11-08 2006-05-25 Onoda Chemico Co Ltd 継手構造、その形成方法及びアンカー体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332275B2 (ja) 2008-04-07 2013-11-06 セイコーエプソン株式会社 シリコン製ノズル基板の製造方法、液滴吐出ヘッドの製造方法、及び液滴吐出装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332275B2 (ja) 2008-04-07 2013-11-06 セイコーエプソン株式会社 シリコン製ノズル基板の製造方法、液滴吐出ヘッドの製造方法、及び液滴吐出装置の製造方法

Also Published As

Publication number Publication date
JPH0319971U (ja) 1991-02-27

Similar Documents

Publication Publication Date Title
US3940681A (en) Wide amplitude range detecting circuit
JPH0717015Y2 (ja) 整流回路
CA2261980A1 (en) Power inverter with reduced switching frequency
JPH0799782A (ja) 平頂波形発生器及びそれを用いたパルス幅変調器
US4506169A (en) Peak amplitude detector
US3968384A (en) Constant percentage clipping circuit
JP2961851B2 (ja) 圧電トランスを用いた電源回路
JP3318932B2 (ja) パラボラ信号発生装置
EP0087893A1 (en) Peak amplitude detector
JPS58202804A (ja) 回転角度検出装置
JPH066606Y2 (ja) 音量調整回路
JPH0231894B2 (ja)
SU1374199A1 (ru) Стабилизатор переменного напр жени
JPS5844797U (ja) 放電灯調光装置
JPH019270Y2 (ja)
JPH0427228Y2 (ja)
JP2605886Y2 (ja) 同期整流装置
JP4672218B2 (ja) モータ制御装置
JP3095178U (ja) 歪み波発生回路
JPH0336093Y2 (ja)
JP3183168B2 (ja) ディスプレイ装置
JPH058799Y2 (ja)
JPH0310413A (ja) 電圧振幅制限回路
JPS62214417A (ja) 直流電源装置
JPH0128527B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees