JPH07175750A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH07175750A JPH07175750A JP32047093A JP32047093A JPH07175750A JP H07175750 A JPH07175750 A JP H07175750A JP 32047093 A JP32047093 A JP 32047093A JP 32047093 A JP32047093 A JP 32047093A JP H07175750 A JPH07175750 A JP H07175750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- circuit
- register
- bus master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 80
- 230000006870 function Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 abstract description 22
- 102100035587 Distal membrane-arm assembly complex protein 1 Human genes 0.000 description 11
- 101000930299 Homo sapiens Distal membrane-arm assembly complex protein 1 Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 101100059544 Arabidopsis thaliana CDC5 gene Proteins 0.000 description 2
- 101150115300 MAC1 gene Proteins 0.000 description 2
- 238000011161 development Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】従来のＤＭＡ方式で設計されているＩ／Ｏデバ
イスとソフトウェアコンパチビリティを保った高性能な
バスマスタを開発する。 【構成】ダイレクトメモリアクセスコントローラ（ＤＭ
ＡＣ）１にソフトウェアがデータ転送数，データ転送方
向，アドレスをＤＭＡＣレジスタをセット後、レジスタ
読み出し回路２がＤＭＡＣレジスタの内容を読みだし、
Ｉ／Ｏデバイス１１がバスマスタ方式で転送を行なう。
イスとソフトウェアコンパチビリティを保った高性能な
バスマスタを開発する。 【構成】ダイレクトメモリアクセスコントローラ（ＤＭ
ＡＣ）１にソフトウェアがデータ転送数，データ転送方
向，アドレスをＤＭＡＣレジスタをセット後、レジスタ
読み出し回路２がＤＭＡＣレジスタの内容を読みだし、
Ｉ／Ｏデバイス１１がバスマスタ方式で転送を行なう。
Description
【０００１】
【産業上の利用分野】本発明は、小型コンピュータシス
テムにおける入出力（Ｉ／Ｏ）デバイスに関する。
テムにおける入出力（Ｉ／Ｏ）デバイスに関する。
【０００２】
【従来の技術】一般的に、システムバスにおいて、シス
テム内ダイレクトメモリアクセスコントロール（ＤＭＡ
Ｃ）を使用していたＩ／Ｏデバイスが高速化を目的にし
てより高速なバスマスタにより転送を行なおうとした場
合、従来のＤＭＡ転送時とソフトウェアコンパチビリテ
ィがとれずに新たにソフトウェアを開発しなければなら
なかった。たとえば、１９９３年４月、スウパー・アス
キー、３８〜３９頁には、バスマスタ使用時のメモリ管
理に関し、新しいソフトウェアが必要であることが記載
されている。
テム内ダイレクトメモリアクセスコントロール（ＤＭＡ
Ｃ）を使用していたＩ／Ｏデバイスが高速化を目的にし
てより高速なバスマスタにより転送を行なおうとした場
合、従来のＤＭＡ転送時とソフトウェアコンパチビリテ
ィがとれずに新たにソフトウェアを開発しなければなら
なかった。たとえば、１９９３年４月、スウパー・アス
キー、３８〜３９頁には、バスマスタ使用時のメモリ管
理に関し、新しいソフトウェアが必要であることが記載
されている。
【０００３】
【発明が解決しようとする課題】近年、Ｉ／Ｏデバイス
は大量のデータをより速いスピードで処理することが出
来るようになってきた。このようなＩ／Ｏデバイス高性
能化に伴い、Ｉ／Ｏデバイスと上記システムバスとの間
で高速なデータ転送を行なおうとした場合以下の２つの
課題がある。
は大量のデータをより速いスピードで処理することが出
来るようになってきた。このようなＩ／Ｏデバイス高性
能化に伴い、Ｉ／Ｏデバイスと上記システムバスとの間
で高速なデータ転送を行なおうとした場合以下の２つの
課題がある。
【０００４】第一の課題は、高速なローカルバスにおい
て、バスのプロトコルが複雑になる等の理由により、Ｄ
ＭＡのＩ／Ｏスレーブの機能はサポートされない傾向に
ある。この時、よりバスプロトコルが単純なバスマスタ
方式等によりデータの転送を行なう事になるが、バスマ
スタ方式の新規レジスタと従来ＤＭＡＣのレジスタでソ
フトウェアコンパチビリティが保てなかった。
て、バスのプロトコルが複雑になる等の理由により、Ｄ
ＭＡのＩ／Ｏスレーブの機能はサポートされない傾向に
ある。この時、よりバスプロトコルが単純なバスマスタ
方式等によりデータの転送を行なう事になるが、バスマ
スタ方式の新規レジスタと従来ＤＭＡＣのレジスタでソ
フトウェアコンパチビリティが保てなかった。
【０００５】第二の課題は、システムバスでＩ／Ｏデバ
イスが高速なバスマスタ方式をサポートしようとした場
合、高速なバスマスタ方式のレジスタとシステム内ＤＭ
ＡＣ用レジスタとの間でソフトウェアコンパチビリティ
が保てないという事である。
イスが高速なバスマスタ方式をサポートしようとした場
合、高速なバスマスタ方式のレジスタとシステム内ＤＭ
ＡＣ用レジスタとの間でソフトウェアコンパチビリティ
が保てないという事である。
【０００６】従来これらの課題を解決するためには、新
たに設計しなければならない場合が多く、多くの開発期
間を必要とする。
たに設計しなければならない場合が多く、多くの開発期
間を必要とする。
【０００７】
【課題を解決するための手段】第一の課題を解決する手
段は、ＤＭＡのＩ／Ｏ機能を持たず高速なローカルバス
においてＩ／Ｏスレーブが、データ転送直前にシステム
内のＤＭＡＣのレジスタを読みだし、その情報をバスマ
スタ機能に知らせＤＭＡ転送時とソフトウェアコンパチ
ビリティを保ちつつ、バスマスタ方式により転送を行な
う方法である。
段は、ＤＭＡのＩ／Ｏ機能を持たず高速なローカルバス
においてＩ／Ｏスレーブが、データ転送直前にシステム
内のＤＭＡＣのレジスタを読みだし、その情報をバスマ
スタ機能に知らせＤＭＡ転送時とソフトウェアコンパチ
ビリティを保ちつつ、バスマスタ方式により転送を行な
う方法である。
【０００８】第二の課題を解決する手段は、システムバ
スにおいてＩ／Ｏスレーブが、データ転送直前に、シス
テム内のＤＭＡＣのレジスタを読みだし、その情報をバ
スマスタ機能に知らせ、バスマスタ方式により転送を行
なう方法である。
スにおいてＩ／Ｏスレーブが、データ転送直前に、シス
テム内のＤＭＡＣのレジスタを読みだし、その情報をバ
スマスタ機能に知らせ、バスマスタ方式により転送を行
なう方法である。
【０００９】第三の課題を解決する手段は、第一の課題
を解決する手段に従来のＤＭＡスレーブに対してアクセ
スする機能をもつことにより、従来のＤＭＡスレーブの
回路をそのまま使用出来るようにすることである。
を解決する手段に従来のＤＭＡスレーブに対してアクセ
スする機能をもつことにより、従来のＤＭＡスレーブの
回路をそのまま使用出来るようにすることである。
【００１０】第四の課題を解決する手段は、第二の課題
を解決する手段に従来のＤＭＡスレーブに対してアクセ
スする機能をもつことにより、従来のＤＭＡスレーブの
回路をそのまま使用出来るようにすることである。
を解決する手段に従来のＤＭＡスレーブに対してアクセ
スする機能をもつことにより、従来のＤＭＡスレーブの
回路をそのまま使用出来るようにすることである。
【００１１】
【実施例】第一の発明の実施例を図１に示す。図１にお
いて、ローカルバス２１は高速なバスマスタ方式でのデ
ータ転送を可能とし、システム内ＤＭＡＣ１のＩ／Ｏス
レーブ機能を持たないバスである。システム内ＤＭＡＣ
１のレジスタの内容はローカルバス２１、及びシステム
内ＤＭＡＣ１のレジスタ読みだし信号５１，５６により
読みだし可能である。レジスタ読みだし回路２はシステ
ム内ＤＭＡＣ１のレジスタ読みだし信号５１により、Ｄ
ＭＡＣ１のレジスタを読み出す事が出来、Ｉ／Ｏスレー
ブ回路４に対するデータ要求をモニタする信号５５を有
し、またバスマスタ回路３にシステム内ＤＭＡＣ１より
読み出したレジスタの内容を信号５２によりバスマスタ
回路３の内部レジスタをセットする事が出来る。バスマ
スタ回路３は、Ｉ／Ｏスレーブ回路４よりデータを受け
とる信号５３でＩ／Ｏスレーブ回路４に接続され、また
ローカルバス２１にデータ転送する信号５４でローカル
バス２１に接続され、Ｉ／Ｏスレーブ回路４よりデータ
を受けとる信号５３で従来Ｉ／Ｏスレーブ回路４よりデ
ータを受け取り、ローカルバス２１にデータを転送する
信号５４よりローカルバス２１へデータを転送する事が
出来る。ソフトウェアはシステム内ＤＭＡＣのレジスタ
をセット及び、従来Ｉ／Ｏスレーブ４に対しデータ転送
を要求を行なう。
いて、ローカルバス２１は高速なバスマスタ方式でのデ
ータ転送を可能とし、システム内ＤＭＡＣ１のＩ／Ｏス
レーブ機能を持たないバスである。システム内ＤＭＡＣ
１のレジスタの内容はローカルバス２１、及びシステム
内ＤＭＡＣ１のレジスタ読みだし信号５１，５６により
読みだし可能である。レジスタ読みだし回路２はシステ
ム内ＤＭＡＣ１のレジスタ読みだし信号５１により、Ｄ
ＭＡＣ１のレジスタを読み出す事が出来、Ｉ／Ｏスレー
ブ回路４に対するデータ要求をモニタする信号５５を有
し、またバスマスタ回路３にシステム内ＤＭＡＣ１より
読み出したレジスタの内容を信号５２によりバスマスタ
回路３の内部レジスタをセットする事が出来る。バスマ
スタ回路３は、Ｉ／Ｏスレーブ回路４よりデータを受け
とる信号５３でＩ／Ｏスレーブ回路４に接続され、また
ローカルバス２１にデータ転送する信号５４でローカル
バス２１に接続され、Ｉ／Ｏスレーブ回路４よりデータ
を受けとる信号５３で従来Ｉ／Ｏスレーブ回路４よりデ
ータを受け取り、ローカルバス２１にデータを転送する
信号５４よりローカルバス２１へデータを転送する事が
出来る。ソフトウェアはシステム内ＤＭＡＣのレジスタ
をセット及び、従来Ｉ／Ｏスレーブ４に対しデータ転送
を要求を行なう。
【００１２】データの転送を行なう時は、まずソフトウ
ェアが従来ＤＭＡでの転送の為に、システム内ＤＭＡＣ
１のレジスタにデータ転送に必要なデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向をセ
ットを行なう。次にソフトウェアはＩ／Ｏスレーブ回路
４に対し、データ転送要求を行なう。レジスタ読みだし
回路２が、従来Ｉ／Ｏスレーブ回路４に対しデータ要求
するものをモニタする信号５５よりデータ転送開始可能
な事を判断し、バスマスタ回路３にバスマスタ回路３の
内部レジスタにセットする信号５２によりデータ転送数
及びデータの書き込み開始アドレス及びデータの転送方
向を知らせる。従来Ｉ／Ｏスレーブ回路４より信号線５
３で従来Ｉ／Ｏスレーブ回路４よりデータを受け取り、
バスマスタ回路３はローカルバス２１にデータを転送す
る信号５４により、ローカルバス２１に対しデータを転
送する。
ェアが従来ＤＭＡでの転送の為に、システム内ＤＭＡＣ
１のレジスタにデータ転送に必要なデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向をセ
ットを行なう。次にソフトウェアはＩ／Ｏスレーブ回路
４に対し、データ転送要求を行なう。レジスタ読みだし
回路２が、従来Ｉ／Ｏスレーブ回路４に対しデータ要求
するものをモニタする信号５５よりデータ転送開始可能
な事を判断し、バスマスタ回路３にバスマスタ回路３の
内部レジスタにセットする信号５２によりデータ転送数
及びデータの書き込み開始アドレス及びデータの転送方
向を知らせる。従来Ｉ／Ｏスレーブ回路４より信号線５
３で従来Ｉ／Ｏスレーブ回路４よりデータを受け取り、
バスマスタ回路３はローカルバス２１にデータを転送す
る信号５４により、ローカルバス２１に対しデータを転
送する。
【００１３】第二の発明の実施例を図２に示す。図２に
おいて、システムバス３１は、システム内ＤＭＡＣ１と
システムバス３１をつなぐＤＭＡリクエスト信号５６及
びＤＭＡアクノリッジ信号５７によりＤＭＡのＩ／Ｏス
レーブ機能を持つバスである。システム内ＤＭＡＣ１の
レジスタの内容はシステム内ＤＭＡＣ１のレジスタ読み
だし信号５１，５８より読みだしが可能である。レジス
タ読みだし回路２はシステム内ＤＭＡＣ１のレジスタ読
みだし信号でシステムバス３１に接続され、システム内
ＤＭＡＣ１のレジスタを読み出す事が出来、またレジス
タ読み出し回路２にはＩ／Ｏスレーブ回路４に対するデ
ータ要求をモニタする信号５５が供給される。またレジ
スタ読み出し回路２はバスマスタ回路３にシステム内Ｄ
ＭＡＣ１より読み出したレジスタの内容を信号線５２を
介して書き込む事が出来る。バスマスタ回路３はＩ／Ｏ
スレーブ回路４とＩ／Ｏスレーブ回路４へのデータ要求
をモニタする信号５３で接続され、またバスマスタ回路
３は、システムバス３１にデータを転送する信号５４で
システムバス３１に接続される。またバスマスタ回路３
は、Ｉ／Ｏスレーブ回路４信号線５３によりデータを受
け取り、システムバス３１を通してデータを転送する事
が出来る。ソフトウェアはシステム内ＤＭＡＣのレジス
タをセット及び、従来Ｉ／Ｏスレーブ回路４に対しデー
タ転送を要求を行なう。
おいて、システムバス３１は、システム内ＤＭＡＣ１と
システムバス３１をつなぐＤＭＡリクエスト信号５６及
びＤＭＡアクノリッジ信号５７によりＤＭＡのＩ／Ｏス
レーブ機能を持つバスである。システム内ＤＭＡＣ１の
レジスタの内容はシステム内ＤＭＡＣ１のレジスタ読み
だし信号５１，５８より読みだしが可能である。レジス
タ読みだし回路２はシステム内ＤＭＡＣ１のレジスタ読
みだし信号でシステムバス３１に接続され、システム内
ＤＭＡＣ１のレジスタを読み出す事が出来、またレジス
タ読み出し回路２にはＩ／Ｏスレーブ回路４に対するデ
ータ要求をモニタする信号５５が供給される。またレジ
スタ読み出し回路２はバスマスタ回路３にシステム内Ｄ
ＭＡＣ１より読み出したレジスタの内容を信号線５２を
介して書き込む事が出来る。バスマスタ回路３はＩ／Ｏ
スレーブ回路４とＩ／Ｏスレーブ回路４へのデータ要求
をモニタする信号５３で接続され、またバスマスタ回路
３は、システムバス３１にデータを転送する信号５４で
システムバス３１に接続される。またバスマスタ回路３
は、Ｉ／Ｏスレーブ回路４信号線５３によりデータを受
け取り、システムバス３１を通してデータを転送する事
が出来る。ソフトウェアはシステム内ＤＭＡＣのレジス
タをセット及び、従来Ｉ／Ｏスレーブ回路４に対しデー
タ転送を要求を行なう。
【００１４】データの転送を行なう時は、まずソフトウ
ェアが従来ＤＭＡでの転送の為に、システム内ＤＭＡＣ
１のレジスタにデータ転送に必要なデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向をセ
ットを行なう。次にソフトウェアはＩ／Ｏスレーブ回路
４に対し、データ転送要求を行なう。レジスタ読みだし
回路２が、Ｉ／Ｏスレーブ回路４に対するデータ要求を
モニタする信号５５よりデータ転送開始可能な事を判断
し、バスマスタ回路３にバスマスタ回路内レジスタにセ
ットする信号５２によりデータ転送数及びデータの書き
込み開始アドレス及びデータの転送方向を知らせる。次
にＩ／Ｏスレーブ回路４から信号線５３によりデータを
受け取り、バスマスタ回路３はシステムバス３１に対し
データを転送する。
ェアが従来ＤＭＡでの転送の為に、システム内ＤＭＡＣ
１のレジスタにデータ転送に必要なデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向をセ
ットを行なう。次にソフトウェアはＩ／Ｏスレーブ回路
４に対し、データ転送要求を行なう。レジスタ読みだし
回路２が、Ｉ／Ｏスレーブ回路４に対するデータ要求を
モニタする信号５５よりデータ転送開始可能な事を判断
し、バスマスタ回路３にバスマスタ回路内レジスタにセ
ットする信号５２によりデータ転送数及びデータの書き
込み開始アドレス及びデータの転送方向を知らせる。次
にＩ／Ｏスレーブ回路４から信号線５３によりデータを
受け取り、バスマスタ回路３はシステムバス３１に対し
データを転送する。
【００１５】第三の発明の実施例を図３に示す。図３に
おいて、システムバス２１は高速なバスマスタ方式での
データ転送を可能とし、システム内ＤＭＡＣ１のＩ／Ｏ
スレーブ機能を持たないバスである。システム内ＤＭＡ
Ｃ１のレジスタの内容はローカルバス２１、及びシステ
ム内ＤＭＡＣ１のレジスタ読みだし信号５１，５６によ
り読みだしが可能である。Ｉ／Ｏデバイス１１内におい
て、レジスタ読みだし回路２はシステム内ＤＭＡＣ１の
レジスタ読みだし信号５１によりローカルバス２１に接
続されシステム内ＤＭＡＣ１のレジスタを読み出す事が
出来る。またバスマスタ回路３にシステム内ＤＭＡＣ１
より読み出したレジスタの内容をバスマスタ回路３の内
部レジスタをセットする信号５２により書き込む事が出
来る。バスマスタ回路３は、ＤＭＡスレーブ回路５より
ＤＭＡ転送用信号５９でＤＭＡスレーブ回路５に接続さ
れ、またローカルバス２１にデータ転送する信号５４で
システムバス２１に接続される。またバスマスタ回路３
はＤＭＡスレーブ回路５よりＤＭＡ転送用信号５９でＤ
ＭＡスレーブ回路５よりデータを受け取り、ローカルバ
ス２１にデータを転送する信号５４よりローカルバス２
１へデータを転送する事が出来る。ソフトウェアはシス
テム内ＤＭＡＣのレジスタをセット及び、従来ＤＭＡス
レーブ５に対しデータ転送を要求を行なう。
おいて、システムバス２１は高速なバスマスタ方式での
データ転送を可能とし、システム内ＤＭＡＣ１のＩ／Ｏ
スレーブ機能を持たないバスである。システム内ＤＭＡ
Ｃ１のレジスタの内容はローカルバス２１、及びシステ
ム内ＤＭＡＣ１のレジスタ読みだし信号５１，５６によ
り読みだしが可能である。Ｉ／Ｏデバイス１１内におい
て、レジスタ読みだし回路２はシステム内ＤＭＡＣ１の
レジスタ読みだし信号５１によりローカルバス２１に接
続されシステム内ＤＭＡＣ１のレジスタを読み出す事が
出来る。またバスマスタ回路３にシステム内ＤＭＡＣ１
より読み出したレジスタの内容をバスマスタ回路３の内
部レジスタをセットする信号５２により書き込む事が出
来る。バスマスタ回路３は、ＤＭＡスレーブ回路５より
ＤＭＡ転送用信号５９でＤＭＡスレーブ回路５に接続さ
れ、またローカルバス２１にデータ転送する信号５４で
システムバス２１に接続される。またバスマスタ回路３
はＤＭＡスレーブ回路５よりＤＭＡ転送用信号５９でＤ
ＭＡスレーブ回路５よりデータを受け取り、ローカルバ
ス２１にデータを転送する信号５４よりローカルバス２
１へデータを転送する事が出来る。ソフトウェアはシス
テム内ＤＭＡＣのレジスタをセット及び、従来ＤＭＡス
レーブ５に対しデータ転送を要求を行なう。
【００１６】データの転送を行なう時は、まずソフトウ
ェアがＤＭＡでの転送の為に、システム内ＤＭＡＣ１の
レジスタにデータ転送に必要なデータ転送数及びデータ
の書き込み開始アドレス及びデータの転送方向をセット
を行なう。次にソフトウェアはＤＭＡスレーブ回路５に
対し、データ転送要求を行なう。レジスタ読みだし回路
２が、バスマスタ回路３にバスマスタ回路３の内部レジ
スタにセットする信号５２によりデータ転送数及びデー
タの書き込み開始アドレス及びデータの転送方向を知ら
せる。次に従来ＤＭＡスレーブ回路５よりＤＭＡ転送用
信号５９で従来ＤＭＡスレーブ回路５よりデータを受け
取り、バスマスタ回路３はローカルバス２１にデータを
転送する信号５４により、ローカルバス２１に対しデー
タを転送する。
ェアがＤＭＡでの転送の為に、システム内ＤＭＡＣ１の
レジスタにデータ転送に必要なデータ転送数及びデータ
の書き込み開始アドレス及びデータの転送方向をセット
を行なう。次にソフトウェアはＤＭＡスレーブ回路５に
対し、データ転送要求を行なう。レジスタ読みだし回路
２が、バスマスタ回路３にバスマスタ回路３の内部レジ
スタにセットする信号５２によりデータ転送数及びデー
タの書き込み開始アドレス及びデータの転送方向を知ら
せる。次に従来ＤＭＡスレーブ回路５よりＤＭＡ転送用
信号５９で従来ＤＭＡスレーブ回路５よりデータを受け
取り、バスマスタ回路３はローカルバス２１にデータを
転送する信号５４により、ローカルバス２１に対しデー
タを転送する。
【００１７】第四の発明の実施例を図４に示す。図４に
おいて、システムバス３１は、システム内ＤＭＡＣ１と
システムバス３１をつなぐＤＭＡリクエスト信号５６及
びＤＭＡアクノリッジ信号５７によりＤＭＡのＩ／Ｏス
レーブ機能を持つバスである。システム内ＤＭＡＣ１の
レジスタの内容はシステム内ＤＭＡＣ１のレジスタ読み
だし信号５１，５８より読みだしが可能である。Ｉ／Ｏ
デバイス１１内において、レジスタ読みだし回路２はシ
ステム内ＤＭＡＣ１のレジスタ読みだし信号でシステム
バス３１に接続され、システム内ＤＭＡＣ１レジスタを
読み出す事が出来る。また、レジスタ読み出し回路２
は、バスマスタ回路３にシステム内ＤＭＡＣ１より読み
出したレジスタの内容をバスマスタ３内のレジスタをセ
ットする信号５２により書き込む事が出来る。バスマス
タ回路３はＤＭＡスレーブ回路５と、ＤＭＡ転送用信号
５９で接続され、またシステムバス３１にデータを転送
する信号５４でシステムバス３１に接続される。ＤＭＡ
スレーブ回路５より、ＤＭＡ転送用信号５９によりデー
タを受け取り、システムバス３１を通してデータを転送
する事が出来る。ソフトウェアはシステム内ＤＭＡＣの
レジスタをセット及び、従来ＤＭＡスレーブ回路５に対
しデータ転送を要求を行なう。
おいて、システムバス３１は、システム内ＤＭＡＣ１と
システムバス３１をつなぐＤＭＡリクエスト信号５６及
びＤＭＡアクノリッジ信号５７によりＤＭＡのＩ／Ｏス
レーブ機能を持つバスである。システム内ＤＭＡＣ１の
レジスタの内容はシステム内ＤＭＡＣ１のレジスタ読み
だし信号５１，５８より読みだしが可能である。Ｉ／Ｏ
デバイス１１内において、レジスタ読みだし回路２はシ
ステム内ＤＭＡＣ１のレジスタ読みだし信号でシステム
バス３１に接続され、システム内ＤＭＡＣ１レジスタを
読み出す事が出来る。また、レジスタ読み出し回路２
は、バスマスタ回路３にシステム内ＤＭＡＣ１より読み
出したレジスタの内容をバスマスタ３内のレジスタをセ
ットする信号５２により書き込む事が出来る。バスマス
タ回路３はＤＭＡスレーブ回路５と、ＤＭＡ転送用信号
５９で接続され、またシステムバス３１にデータを転送
する信号５４でシステムバス３１に接続される。ＤＭＡ
スレーブ回路５より、ＤＭＡ転送用信号５９によりデー
タを受け取り、システムバス３１を通してデータを転送
する事が出来る。ソフトウェアはシステム内ＤＭＡＣの
レジスタをセット及び、従来ＤＭＡスレーブ回路５に対
しデータ転送を要求を行なう。
【００１８】データの転送を行なう時は、まずソフトウ
ェアが従来ＤＭＡでの転送の為に、システム内ＤＭＡＣ
１のレジスタにデータ転送に必要なデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向をセ
ットを行なう。次にソフトウェアは従来ＤＭＡスレーブ
回路５に対し、データ転送要求を行なう。レジスタ読み
だし回路２が、バスマスタ回路３にバスマスタ回路内レ
ジスタにセットする信号５２によりデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向を知
らせる。次に従来ＤＭＡスレーブ回路５よりデータを受
けとる信号５３により従来ＤＭＡスレーブ回路５よりデ
ータを受け取り、バスマスタ回路３はシステムバス３１
に対しデータを転送する。
ェアが従来ＤＭＡでの転送の為に、システム内ＤＭＡＣ
１のレジスタにデータ転送に必要なデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向をセ
ットを行なう。次にソフトウェアは従来ＤＭＡスレーブ
回路５に対し、データ転送要求を行なう。レジスタ読み
だし回路２が、バスマスタ回路３にバスマスタ回路内レ
ジスタにセットする信号５２によりデータ転送数及びデ
ータの書き込み開始アドレス及びデータの転送方向を知
らせる。次に従来ＤＭＡスレーブ回路５よりデータを受
けとる信号５３により従来ＤＭＡスレーブ回路５よりデ
ータを受け取り、バスマスタ回路３はシステムバス３１
に対しデータを転送する。
【００１９】
【発明の効果】第一の発明は、以下に記載されるような
効果を奏する。
効果を奏する。
【００２０】ＤＭＡのＩ／Ｏスレーブをサポートしない
ような高速なローカルバスにおいて、従来のソフトウェ
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にする。
ような高速なローカルバスにおいて、従来のソフトウェ
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にする。
【００２１】第二の発明は、以下に記載されるような効
果を奏する。
果を奏する。
【００２２】システムバスにおいて、従来のソフトウェ
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にする。
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にする。
【００２３】第三の発明は、以下に記載されるような効
果を奏する。
果を奏する。
【００２４】ＤＭＡのＩ／Ｏスレーブをサポートしない
ような高速なローカルバスにおいて、従来のソフトウェ
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にし、さらに設計期間の短縮をはかれる。
ような高速なローカルバスにおいて、従来のソフトウェ
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にし、さらに設計期間の短縮をはかれる。
【００２５】第四の発明は、以下に記載されるような効
果を奏する。
果を奏する。
【００２６】システムバスにおいて、従来のソフトウェ
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にし、さらに設計期間の短縮をはかれる。
アコンパチビリティを保ちながら、高速なバスマスタで
の転送を可能にし、さらに設計期間の短縮をはかれる。
【図１】本発明の第一の実施例を示す図である。
【図２】本発明の第二の実施例を示す図である。
【図３】本発明の第三の実施例を示す図である。
【図４】本発明の第四の実施例を示す図である。
１ システム内ＤＭＡＣ ２ レジスタ読みだし回路 ３ バスマスタ回路 ４ Ｉ／Ｏスレーブ回路 ５ ＤＭＡスレーブ回路 ２１，３１ システムバス
Claims (4)
- 【請求項１】 ＤＭＡのＩ／Ｏスレーブ機能を持たず、
バスマスタ機能を持ったローカルバスと、システム内ダ
イレクトメモリアクセスコントロール（ＤＭＡＣ）レジ
スタとを読み込む手段と、バスマスタ回路とを少なくと
も具備し、 上記ＤＭＡＣレジスタを読み込む手段からの情報をバス
マスタ回路に伝えることによりシステム内のＤＭＡＣを
使用し、データの転送を行なっていたシステムから、Ｄ
ＭＡのＩ／Ｏスレーブ機能を持たずバスマスタ機能を持
ったローカルバスに前記バスマスタがデータを転送する
ことを特徴とするデータ転送方式。 - 【請求項２】 システムバス上でＤＭＡ転送を行なう為
のＤＭＡＣと、ＤＭＡのＩ／Ｏスレーブ機能を持つシス
テムバスと、システム内ＤＭＡＣレジスタを読み込む手
段と、バスマスタ回路とを少なくとも具備し、 上記ＤＭＡＣレジスタを読み込む手段からの情報をバス
マスタ回路に伝えることにより、システム内ＤＭＡＣを
使用しデータの転送を行なっていたシステムから、前記
バスマスタ回路がデータをシステムバスに転送すること
を特徴とするデータ転送方式。 - 【請求項３】 ＤＭＡのＩ／Ｏスレーブ機能を持たずバ
スマスタ機能を持ったローカルバスと、システム内ＤＭ
ＡＣレジスタを読み込む手段とバスマスタ回路と、ＤＭ
Ａスレーブにアクセスする手段とを少なくとも具備し、 上記ＤＭＡＣレジスタを読み込む手段からの情報をバス
マスタ回路に伝えることにより、システム内ＤＭＡＣを
使用し、データの転送を行なっていたシステムから前記
ローカルバスへ前記バスマスタ回路がデータを転送する
ことを特徴とするデータ転送方式。 - 【請求項４】 システムバス上でＤＭＡ転送を行なう為
のＤＭＡＣと、ＤＭＡのＩ／Ｏスレーブ機能を持つシス
テムバスと、システム内ＤＭＡＣレジスタを読み込む手
段とバスマスタ回路と、ＤＭＡスレーブにアクセスする
手段とを少なくとも具備し、 上記ＤＭＡＣレジスタを読み込む手段からの情報をバス
マスタ回路に伝えることにより、システム内ＤＭＡＣを
使用しデータの転送を行なっていたシステムから、前記
システムバスの前記バスマスタ回路がデータを転送する
ことを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32047093A JPH07175750A (ja) | 1993-12-20 | 1993-12-20 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32047093A JPH07175750A (ja) | 1993-12-20 | 1993-12-20 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175750A true JPH07175750A (ja) | 1995-07-14 |
Family
ID=18121816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32047093A Pending JPH07175750A (ja) | 1993-12-20 | 1993-12-20 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175750A (ja) |
-
1993
- 1993-12-20 JP JP32047093A patent/JPH07175750A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255760A (ja) | 制御システム | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| JPH07175750A (ja) | データ転送方式 | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JP3356110B2 (ja) | 機能拡張システム及びそれに用いるデータ転送方法 | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| KR0170742B1 (ko) | 엠버스를 이용한 데이터 전송 방법 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH06161947A (ja) | コンピュータシステム | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS60151894A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPS63226749A (ja) | デ−タ転送方式 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPS61214049A (ja) | バス制御方式 | |
| JPH036762A (ja) | イメージメモリのダイレクトアクセス方法 | |
| JPS62241057A (ja) | 入出力処理高速化回路 | |
| JPH01145753A (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPH06250968A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970225 |