JPH07176480A - 化合物半導体材料を成長させるための単一元素基板表面の処理方法 - Google Patents
化合物半導体材料を成長させるための単一元素基板表面の処理方法Info
- Publication number
- JPH07176480A JPH07176480A JP6288699A JP28869994A JPH07176480A JP H07176480 A JPH07176480 A JP H07176480A JP 6288699 A JP6288699 A JP 6288699A JP 28869994 A JP28869994 A JP 28869994A JP H07176480 A JPH07176480 A JP H07176480A
- Authority
- JP
- Japan
- Prior art keywords
- single element
- region
- element substrate
- substrate
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
- H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electron Beam Exposure (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 単一元素（Ｓｉ）の基板の＜１００＞方位の
上に、化合物半導体を成長させる方法を提供することで
ある。 【構成】 本発明は、単一元素基板１の上に、化合物半
導体材料を成長させるために、前記単一元素基板の表面
を処理する方法において、（ａ）前記単一元素基板の上
の領域に塗布された溶解材料層８にテーパ１０を形成す
るステップと、（ｂ）前記溶解材料層８と単一元素基板
１の両方を溶解する条件で、エッチングすることによ
り、前記単一元素基板１に傾斜領域１２を形成するステ
ップとからなることを特徴とする。
上に、化合物半導体を成長させる方法を提供することで
ある。 【構成】 本発明は、単一元素基板１の上に、化合物半
導体材料を成長させるために、前記単一元素基板の表面
を処理する方法において、（ａ）前記単一元素基板の上
の領域に塗布された溶解材料層８にテーパ１０を形成す
るステップと、（ｂ）前記溶解材料層８と単一元素基板
１の両方を溶解する条件で、エッチングすることによ
り、前記単一元素基板１に傾斜領域１２を形成するステ
ップとからなることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、二元素（化合物）半導
体のエピタキシャル成長を容易にするために、単一元素
の半導体ウェハの表面を処理する方法に関する。
体のエピタキシャル成長を容易にするために、単一元素
の半導体ウェハの表面を処理する方法に関する。
【０００２】
【従来技術】単一元素基板（Ｓｉ、または、Ｇｅ）の上
に、二元素半導体（ＩＩＩ−Ｖ族とＩＩ−ＶＩ族化合
物）を成長させることは、様々な集積電子光応用を実現
するために好ましい。このような応用例としては、例え
ば、集積回路チップ間を光学接続する素子、および、光
コンピューティングスイッチングと、格子スイッチング
がある。しかし、単一元素の基板の上に化合物半導体を
成長させることは困難である。この主な理由は、化合物
半導体のカチオンとアニオンが単一元素の基板の上に最
初に成長するための好ましい接合部分が存在しないこと
である。その結果、あるものはカチオン面に成長し、ま
た、あるものはアニオン面に成長する。これは、アンテ
ィフェーズディスオーダ（antiphase disorder）と称さ
れる。さらに、ある種の半導体の格子構造の不整合、例
えば、ＧａＡｓ、および、Ｓｉのようなものは、充分な
成長に対する別の障害も存在する。このアンティフェー
ズディスオーダと格子不整合は、構造的な欠陥と、電気
的な欠陥を引き起こす。
に、二元素半導体（ＩＩＩ−Ｖ族とＩＩ−ＶＩ族化合
物）を成長させることは、様々な集積電子光応用を実現
するために好ましい。このような応用例としては、例え
ば、集積回路チップ間を光学接続する素子、および、光
コンピューティングスイッチングと、格子スイッチング
がある。しかし、単一元素の基板の上に化合物半導体を
成長させることは困難である。この主な理由は、化合物
半導体のカチオンとアニオンが単一元素の基板の上に最
初に成長するための好ましい接合部分が存在しないこと
である。その結果、あるものはカチオン面に成長し、ま
た、あるものはアニオン面に成長する。これは、アンテ
ィフェーズディスオーダ（antiphase disorder）と称さ
れる。さらに、ある種の半導体の格子構造の不整合、例
えば、ＧａＡｓ、および、Ｓｉのようなものは、充分な
成長に対する別の障害も存在する。このアンティフェー
ズディスオーダと格子不整合は、構造的な欠陥と、電気
的な欠陥を引き起こす。
【０００３】単一元素基板の上に、ＧａＡｓのような化
合物半導体を成長させることの難しさは、次の論文に記
載されている。“J. Appl. Phys.”58(1)（１９８５
年）の３７４〜３８１ページの“Growth and Propertie
s of GaAs/AlGaAs on NonpolarSibstrates Using Molec
ular Beam Epitaxy”Biegelsen他著、および、“Mat.Sc
i. Eng.”B14(3)（１９９２年）の３１７〜３３１ペー
ジの“HoteroepitaxialGrowth of Polar Semiconductor
s on Non-Polar Substrates”Harris他著、および、“M
at. Res. Soc. Proc.”vol.91（１９８７年）の３〜１
４ページの“The Nucleation and Growth of GaAs on S
i”Tran他著、および、“J. Crys. Grwth.”121(3)（１
９９２年）の３６５〜３７２ページの“Growth and Cha
racterization of Inp on Silicon by MOCVD”Sporken
他著、および、“J. Vac. Sci. Tech.”B9(3)（１９９
１年）の１６５１〜１６５５ページの“Molecular Beam
Epitaxy of CdTe on Large Area Si<100>”。
合物半導体を成長させることの難しさは、次の論文に記
載されている。“J. Appl. Phys.”58(1)（１９８５
年）の３７４〜３８１ページの“Growth and Propertie
s of GaAs/AlGaAs on NonpolarSibstrates Using Molec
ular Beam Epitaxy”Biegelsen他著、および、“Mat.Sc
i. Eng.”B14(3)（１９９２年）の３１７〜３３１ペー
ジの“HoteroepitaxialGrowth of Polar Semiconductor
s on Non-Polar Substrates”Harris他著、および、“M
at. Res. Soc. Proc.”vol.91（１９８７年）の３〜１
４ページの“The Nucleation and Growth of GaAs on S
i”Tran他著、および、“J. Crys. Grwth.”121(3)（１
９９２年）の３６５〜３７２ページの“Growth and Cha
racterization of Inp on Silicon by MOCVD”Sporken
他著、および、“J. Vac. Sci. Tech.”B9(3)（１９９
１年）の１６５１〜１６５５ページの“Molecular Beam
Epitaxy of CdTe on Large Area Si<100>”。
【０００４】単一元素基板の上に化合物半導体を成長さ
せる一つの方法は、標準の＜１００＞方位に対し、基板
を傾けることである。これに関しては、前掲のHarris他
著、の論文を参照のこと。この＜１００＞指定は、ミラ
ー因子（Miller indice）として公知である。これは、
平面状の表面の方位を記述するのに用いられている。こ
の＜１００＞表面は、立方格子構造体の面に沿って存在
する表面で、これは、シリコンのような基板に対する標
準的な方位である。しかし、集積回路に対し、オフアク
シス（off-axis）のシリコン基板を用いることに対して
は、また、問題も存在する。特に、このオフアクシスの
ウェハに形成されたＭＯＳトランジスタの素子の性能
は、この表面方位に影響を受けることがわかっている。
これに関しては、“IEEE Trans. Electr. Dev.”38(3)
（１９９１年）の６２７〜６３３ページの“The Effect
s of Low-Angle Off-Axis Substrate Orientation on M
osetPerformance and Reliability”Chung他著、を参照
のこと。
せる一つの方法は、標準の＜１００＞方位に対し、基板
を傾けることである。これに関しては、前掲のHarris他
著、の論文を参照のこと。この＜１００＞指定は、ミラ
ー因子（Miller indice）として公知である。これは、
平面状の表面の方位を記述するのに用いられている。こ
の＜１００＞表面は、立方格子構造体の面に沿って存在
する表面で、これは、シリコンのような基板に対する標
準的な方位である。しかし、集積回路に対し、オフアク
シス（off-axis）のシリコン基板を用いることに対して
は、また、問題も存在する。特に、このオフアクシスの
ウェハに形成されたＭＯＳトランジスタの素子の性能
は、この表面方位に影響を受けることがわかっている。
これに関しては、“IEEE Trans. Electr. Dev.”38(3)
（１９９１年）の６２７〜６３３ページの“The Effect
s of Low-Angle Off-Axis Substrate Orientation on M
osetPerformance and Reliability”Chung他著、を参照
のこと。
【０００５】単一元素基板と化合物半導体との間の格子
不整合を小さくするために、超格子バッファ層を用いる
方法も開発されている。Ｓｉ基板の上に、ＧａＡｓを成
長させることについては、“Mater. Res. Soc. Symp. P
roc”vol.67（１９８６年、Sakai他著）の１５ページを
参照のこと。この文献に開示された方法によれば、一連
の層を用いて、まず、Ｓｉに格子整合するＧａＰ層を堆
積し、その後、ＧａＰ／ＧａＡｓＰとＧａＡｓＰ／Ｇａ
Ａｓ超格子層を連続して堆積する。この超格子バッファ
ＧａＡｓ／Ｓｉ層を用いて形成されたレーザとしての素
子をテストした結果、まだ欠陥があることがわかった。
これに関しては、前掲のHarris他著、の論文を参照のこ
と。
不整合を小さくするために、超格子バッファ層を用いる
方法も開発されている。Ｓｉ基板の上に、ＧａＡｓを成
長させることについては、“Mater. Res. Soc. Symp. P
roc”vol.67（１９８６年、Sakai他著）の１５ページを
参照のこと。この文献に開示された方法によれば、一連
の層を用いて、まず、Ｓｉに格子整合するＧａＰ層を堆
積し、その後、ＧａＰ／ＧａＡｓＰとＧａＡｓＰ／Ｇａ
Ａｓ超格子層を連続して堆積する。この超格子バッファ
ＧａＡｓ／Ｓｉ層を用いて形成されたレーザとしての素
子をテストした結果、まだ欠陥があることがわかった。
これに関しては、前掲のHarris他著、の論文を参照のこ
と。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、単一元素の基板の＜１００＞方位の上に、化合物半
導体を成長させる方法を提供することである。
は、単一元素の基板の＜１００＞方位の上に、化合物半
導体を成長させる方法を提供することである。
【０００７】
【課題を解決するための手段】本発明によれば、既存の
電子構造体を有する標準的な＜１００＞ウェハが、誘電
体フィルムを介して、基板の表面でエッチングされる。
その後、フォトレジスト、すなわち、照射領域を規定す
るポリイミドのような材料フィルムを、このウェハの表
面に塗布する。その後、化合物半導体を成長させるべき
領域を、フォトレジストの表面に対し、放射光に露光す
る。その結果、この成長領域の材料に、テーパが形成さ
れる。このフォトレジストのプロファイルは、エッチン
グ剤を用いて、その下の基板に転写し、化合物半導体の
エピタキシャル成長用のオフアクシスの成長領域が得ら
れる。
電子構造体を有する標準的な＜１００＞ウェハが、誘電
体フィルムを介して、基板の表面でエッチングされる。
その後、フォトレジスト、すなわち、照射領域を規定す
るポリイミドのような材料フィルムを、このウェハの表
面に塗布する。その後、化合物半導体を成長させるべき
領域を、フォトレジストの表面に対し、放射光に露光す
る。その結果、この成長領域の材料に、テーパが形成さ
れる。このフォトレジストのプロファイルは、エッチン
グ剤を用いて、その下の基板に転写し、化合物半導体の
エピタキシャル成長用のオフアクシスの成長領域が得ら
れる。
【０００８】
【実施例】図１は、標準的な＜１００＞の位置を表し、
既存のＭＯＳ構造体２（金属化処理前）が、ＭＯＳフィ
ルムを介して、基板表面４にまで選択的にエッチングさ
れている。このフィルムを介してエッチングする手段
は、どのようなものでもよい。例えば、このエッチング
手段の例としては、反応性イオンエッチング、プラズマ
イオンエッチング、イオンミリング、ウェット化学エッ
チング等がある。
既存のＭＯＳ構造体２（金属化処理前）が、ＭＯＳフィ
ルムを介して、基板表面４にまで選択的にエッチングさ
れている。このフィルムを介してエッチングする手段
は、どのようなものでもよい。例えば、このエッチング
手段の例としては、反応性イオンエッチング、プラズマ
イオンエッチング、イオンミリング、ウェット化学エッ
チング等がある。
【０００９】成長領域６を開口した後、選択的溶解（腐
食）材料性フィルム８が、単一元素ウェハ１の基板表面
４とＭＯＳ構造体２の上に塗布される。このような選択
的溶解材料性フィルム８の材料の適当なものとしては、
フォトレジスト、および、光照射領域を規定するポリイ
ミドである。この選択的溶解材料性フィルム８の材料
は、適当な放射（紫外線、Ｘ線、電子ビーム）に露光す
ることにより、その溶解度が変化することを特徴として
いる。このような露光は、融解材料の性質に依存して、
溶融性を増加したり、減少したりするものである。
食）材料性フィルム８が、単一元素ウェハ１の基板表面
４とＭＯＳ構造体２の上に塗布される。このような選択
的溶解材料性フィルム８の材料の適当なものとしては、
フォトレジスト、および、光照射領域を規定するポリイ
ミドである。この選択的溶解材料性フィルム８の材料
は、適当な放射（紫外線、Ｘ線、電子ビーム）に露光す
ることにより、その溶解度が変化することを特徴として
いる。このような露光は、融解材料の性質に依存して、
溶融性を増加したり、減少したりするものである。
【００１０】化合物半導体を成長させるべき成長領域６
をカバーしている選択的溶解材料性フィルム８を、その
後、放射に露光する。この成長領域６の領域の溶解材料
の一部の表面上で、エネルギーの変位を有するような放
射を行う。この露光後、この溶解材料は、より高い溶解
性能を有する溶剤でもって処理をする。この処理工程
は、通常、現像と称する。この現像後、成長領域６の領
域にテーパ領域１０が形成される（図３）。
をカバーしている選択的溶解材料性フィルム８を、その
後、放射に露光する。この成長領域６の領域の溶解材料
の一部の表面上で、エネルギーの変位を有するような放
射を行う。この露光後、この溶解材料は、より高い溶解
性能を有する溶剤でもって処理をする。この処理工程
は、通常、現像と称する。この現像後、成長領域６の領
域にテーパ領域１０が形成される（図３）。
【００１１】上記の放射のエネルギー変動を引き起こす
ためには、ハーフトーン、脱集光技術を用いるが、これ
に関しては、“EOS Top. Mtg. Dig. S.”vol.2（１９９
３年）の“Fabrication of Complex Micro-Optic Compo
nents Using Halftone Transmission Masks to Photosc
ulpt Positive Resisit”D. R. Purdy著、および、“Pr
oc. IEEE Micro. Electro. Mech. Sys.”（１９９３
年）の３０〜３５ページの“Fabrication of 3-Dimensi
onally Shaped Si Diaphragm Dynamic FocusingMirro
r”Hisanaga他著、に開示されている。これらの技術
は、フォトマスクをグレースケールレベルの所定の変動
でもって現像する技術が含まれる。フォトレジストが、
このようなマスクを介して露光されると、エネルギーの
伝送の変動は、レジストが露出される深さの相補的な変
動を引き起こす。焦点を調整して、にじみを導入する
と、その結果、フォトマスクのデジタル的な性質が再現
されずに、フォトレジストにおいて、スムーズな表面が
得られる。
ためには、ハーフトーン、脱集光技術を用いるが、これ
に関しては、“EOS Top. Mtg. Dig. S.”vol.2（１９９
３年）の“Fabrication of Complex Micro-Optic Compo
nents Using Halftone Transmission Masks to Photosc
ulpt Positive Resisit”D. R. Purdy著、および、“Pr
oc. IEEE Micro. Electro. Mech. Sys.”（１９９３
年）の３０〜３５ページの“Fabrication of 3-Dimensi
onally Shaped Si Diaphragm Dynamic FocusingMirro
r”Hisanaga他著、に開示されている。これらの技術
は、フォトマスクをグレースケールレベルの所定の変動
でもって現像する技術が含まれる。フォトレジストが、
このようなマスクを介して露光されると、エネルギーの
伝送の変動は、レジストが露出される深さの相補的な変
動を引き起こす。焦点を調整して、にじみを導入する
と、その結果、フォトマスクのデジタル的な性質が再現
されずに、フォトレジストにおいて、スムーズな表面が
得られる。
【００１２】他のアプローチとしては、図４に示すよう
な線形傾斜領域１６を有するフォトマスク１４を用いる
ことである。このフォトマスク１４は、４個のオフアク
シスの成長領域を形成するのに必要な線形に変化した減
衰を提供でき、このようなフォトマスクを用いて、どの
ような方向においても、オフアクシスの成長領域を、い
かなる個数も形成できる。このような線形に傾斜した領
域は、粒子密度が適切に増加、あるいは、減少するよう
なクロム、あるいは、酸化鉄の薄いフィルムによって形
成される。この好ましい実施例においては、インコネル
の薄いフィルムを用いて、Oxford Computer社（米国コ
ネチカット州オクスフォード）により開発されたプロセ
スによって、フォトマスクを形成する。このフィルムの
厚さは、変化して、溶解材料の上に入射するエネルギー
に線形の変動を与えるようにし、その結果、図３に示す
ようなテーパ領域１０が形成される。
な線形傾斜領域１６を有するフォトマスク１４を用いる
ことである。このフォトマスク１４は、４個のオフアク
シスの成長領域を形成するのに必要な線形に変化した減
衰を提供でき、このようなフォトマスクを用いて、どの
ような方向においても、オフアクシスの成長領域を、い
かなる個数も形成できる。このような線形に傾斜した領
域は、粒子密度が適切に増加、あるいは、減少するよう
なクロム、あるいは、酸化鉄の薄いフィルムによって形
成される。この好ましい実施例においては、インコネル
の薄いフィルムを用いて、Oxford Computer社（米国コ
ネチカット州オクスフォード）により開発されたプロセ
スによって、フォトマスクを形成する。このフィルムの
厚さは、変化して、溶解材料の上に入射するエネルギー
に線形の変動を与えるようにし、その結果、図３に示す
ようなテーパ領域１０が形成される。
【００１３】このテーパ状プロファイルを得るための第
３の方法は、スキャンドスリットメソッド（scanned sl
it method）と称されるものである。狭い幅のスリット
を有するフォトマスクを、溶解材料を塗布した基板の上
に配置する。このマスク、あるいは、基板を、モータ駆
動の微細配置装置によって保持する。放射が、この溶解
材料に入射されると、このスリットをウェハに沿って、
露出領域を形成するために必要な距離だけ走査、あるい
は、その逆を行う。入射エネルギー量を変化させるため
に、必要な露出領域の選択に依存して、走査を行う速度
を変化させる。露出処理、および、後続の現像処理の
後、残留する溶解材料の量は、露出されるべきエネルギ
ーに直接依存する。所望の露出領域に沿って、エネルギ
ー量が線形に変化すると、溶解材料のテーパ領域１０
は、図３に示すような結果となる。
３の方法は、スキャンドスリットメソッド（scanned sl
it method）と称されるものである。狭い幅のスリット
を有するフォトマスクを、溶解材料を塗布した基板の上
に配置する。このマスク、あるいは、基板を、モータ駆
動の微細配置装置によって保持する。放射が、この溶解
材料に入射されると、このスリットをウェハに沿って、
露出領域を形成するために必要な距離だけ走査、あるい
は、その逆を行う。入射エネルギー量を変化させるため
に、必要な露出領域の選択に依存して、走査を行う速度
を変化させる。露出処理、および、後続の現像処理の
後、残留する溶解材料の量は、露出されるべきエネルギ
ーに直接依存する。所望の露出領域に沿って、エネルギ
ー量が線形に変化すると、溶解材料のテーパ領域１０
は、図３に示すような結果となる。
【００１４】溶解材料に対し、テーパ状のプロファイル
を得る第４の方法は、電子ビームリソグラフィである。
この方法は、電子ビームを走査する方法を含む。この方
法においては、適切にプログラムされた電子ビーム書き
込み装置を意図した成長領域の幅に沿って走査する。複
数回の走査プロセスが、この露出領域の幅にわたって行
われ、各走査プロセスの後、電子ビームは、成長領域の
長さに沿って変えられる。かくして、各走査は、前の走
査とは若干ずれた場所で行われる。このようにして、意
図した成長領域の全領域にわたって、連続的に露光が行
われる。この電子ビームが、成長領域の長さ方向にわた
って変化しているので、この電子ビームのエネルギー
は、所望のテーパを形成するために、露出深さを変化さ
せるのに必要な程度変化する。
を得る第４の方法は、電子ビームリソグラフィである。
この方法は、電子ビームを走査する方法を含む。この方
法においては、適切にプログラムされた電子ビーム書き
込み装置を意図した成長領域の幅に沿って走査する。複
数回の走査プロセスが、この露出領域の幅にわたって行
われ、各走査プロセスの後、電子ビームは、成長領域の
長さに沿って変えられる。かくして、各走査は、前の走
査とは若干ずれた場所で行われる。このようにして、意
図した成長領域の全領域にわたって、連続的に露光が行
われる。この電子ビームが、成長領域の長さ方向にわた
って変化しているので、この電子ビームのエネルギー
は、所望のテーパを形成するために、露出深さを変化さ
せるのに必要な程度変化する。
【００１５】この溶解材料のテーパが前記のリソグラフ
方法を用いて行われるが、このようなテーパを形成する
他の適当な手段、あるいは、方法を用いてもかまわな
い。
方法を用いて行われるが、このようなテーパを形成する
他の適当な手段、あるいは、方法を用いてもかまわな
い。
【００１６】図３に示すように、選択的溶解材料性フィ
ルム８にテーパ領域１０が形成されると、このウェハ
は、溶解材料と基板の両方をエッチングするような条件
のもとでエッチングされる。一般的な光リソグラフの応
用例においては、現像後残留した溶解層は、その下の層
をエッチング剤から保護する。すなわち、この溶解層
は、エッチングされない。しかし、本発明においては、
この溶解層は、基板と共にエッチングされる。かくし
て、このエッチングにより、単一元素ウェハ１の上に傾
斜付オフアクシス成長領域１２が形成される（図５）。
この溶解材料は、予防マスクとして機能し、これによ
り、その下の基板に所望の形状、すなわち、角度を転写
するために、そのテーパに応じた可変の減衰を与えるも
のである。反応性イオンエッチング、プラズマイオンエ
ッチング、イオンミリング、ウェット化学エッチング等
の方法、あるいは、手段が、この両方の層（溶解材料層
と基板）をエッチングするのに用いることができる。
ルム８にテーパ領域１０が形成されると、このウェハ
は、溶解材料と基板の両方をエッチングするような条件
のもとでエッチングされる。一般的な光リソグラフの応
用例においては、現像後残留した溶解層は、その下の層
をエッチング剤から保護する。すなわち、この溶解層
は、エッチングされない。しかし、本発明においては、
この溶解層は、基板と共にエッチングされる。かくし
て、このエッチングにより、単一元素ウェハ１の上に傾
斜付オフアクシス成長領域１２が形成される（図５）。
この溶解材料は、予防マスクとして機能し、これによ
り、その下の基板に所望の形状、すなわち、角度を転写
するために、そのテーパに応じた可変の減衰を与えるも
のである。反応性イオンエッチング、プラズマイオンエ
ッチング、イオンミリング、ウェット化学エッチング等
の方法、あるいは、手段が、この両方の層（溶解材料層
と基板）をエッチングするのに用いることができる。
【００１７】傾斜付オフアクシス成長領域１２の所望の
テーパ角度については、従来技術では、ＳｉとＧｅのよ
うな単一元素基板の上に、化合物半導体を成長させるの
に適当な好ましい角度がわかっている。例えば、ＧａＡ
ｓのエピタキシャル成長においては、基板の角度は、約
１／２゜から５゜が好ましく、３゜のテーパが最も好ま
しい。これに関しては、“J. Appl. Phys. Lett.”45(1
2)（１９８４年）の１３１０ページの“Optical Proper
ties of GaAs on <100> Si Using Molecular Beam Epit
axy” Masselink他著の論文、および、前掲のHarris他
著の論文を参照のこと。他のＩＩＩ−Ｖ族半導体材料に
ついては、前掲のTran他著の論文によれば、３゜のオフ
アクシスのＳｉ基板の上に良質のＩｎＰを成長させるこ
とができる。前掲のSporken他著の論文によれば、ＩＩ
−ＶＩ族の化合物半導体ＣｄＴｅを６゜〜８゜のオフア
クシスのシリコン基板の上に成長できる旨が記載されて
いる。上記の場合において、テーパ角度は、テーパの表
面と＜１００＞表面との間の角度を意味する。そして、
このテーパとは、＜１１０＞表面に対するものをいう。
テーパ角度については、従来技術では、ＳｉとＧｅのよ
うな単一元素基板の上に、化合物半導体を成長させるの
に適当な好ましい角度がわかっている。例えば、ＧａＡ
ｓのエピタキシャル成長においては、基板の角度は、約
１／２゜から５゜が好ましく、３゜のテーパが最も好ま
しい。これに関しては、“J. Appl. Phys. Lett.”45(1
2)（１９８４年）の１３１０ページの“Optical Proper
ties of GaAs on <100> Si Using Molecular Beam Epit
axy” Masselink他著の論文、および、前掲のHarris他
著の論文を参照のこと。他のＩＩＩ−Ｖ族半導体材料に
ついては、前掲のTran他著の論文によれば、３゜のオフ
アクシスのＳｉ基板の上に良質のＩｎＰを成長させるこ
とができる。前掲のSporken他著の論文によれば、ＩＩ
−ＶＩ族の化合物半導体ＣｄＴｅを６゜〜８゜のオフア
クシスのシリコン基板の上に成長できる旨が記載されて
いる。上記の場合において、テーパ角度は、テーパの表
面と＜１００＞表面との間の角度を意味する。そして、
このテーパとは、＜１１０＞表面に対するものをいう。
【００１８】溶解材料のテーパ領域１０の必要な角度
は、この溶解材料と基板との間の相対的なエッチング速
度によって決定され、そして、この成長領域の所望のテ
ーパによって決定される。溶解材料と基板とのエッチン
グ速度が同一の場合には、３゜のオフアクシスの基板表
面を得るためには、溶解材料の所望のテーパは、３゜で
ある。基板と溶解材料のエッチング速度が同一でない場
合には、溶解材料のテーパは、相対的エッチング速度の
関数として３゜からずれる。かくして、同一、または、
異なるテーパ角のオフアクシスの領域が形成されて、同
一、または、異なる化合物半導体に対する成長領域が提
供できる。
は、この溶解材料と基板との間の相対的なエッチング速
度によって決定され、そして、この成長領域の所望のテ
ーパによって決定される。溶解材料と基板とのエッチン
グ速度が同一の場合には、３゜のオフアクシスの基板表
面を得るためには、溶解材料の所望のテーパは、３゜で
ある。基板と溶解材料のエッチング速度が同一でない場
合には、溶解材料のテーパは、相対的エッチング速度の
関数として３゜からずれる。かくして、同一、または、
異なるテーパ角のオフアクシスの領域が形成されて、同
一、または、異なる化合物半導体に対する成長領域が提
供できる。
【００１９】前述の説明は、ＭＯＳ構造を有するウェハ
について説明したが、バイポーラトランジスタ、あるい
は、ヘテロ接合バイポーラトランジスタを含むようない
かなる構造体を有するウェハについても適用可能であ
る。また、本発明は、第１レベルの電子素子を形成した
後、金属化処理をする前のオフアクシスの成長領域の形
成について述べたが、これは、現状のＧａＡｓの成長で
は、ＭＯＳの金属組成物の溶融点以上の温度上昇を必要
とするからである。低成長温度によるＧａＡｓの成長方
法が開発されれば、あるいは、非常に充分に高い溶融点
を有する他の金属が、金属化処理に用いられるならば、
この成長領域は、第１レベルの電子素子の金属化処理の
後に行うこともできる。他の化合物半導体、あるいは、
他の応用例に対する成長方法が、金属化処理の後の成長
を許容するならば、そのようなものも本発明の範囲内に
入ると思慮する。従って、本発明は、金属化処理の前の
成長領域を準備するものに限定されるものではない。さ
らにまた、成長領域は、第１レベルの電子素子の形成の
前に形成することもできる。この場合には、誘電体フィ
ルムを除去するために、第１のエッチングステップは必
ずしも必要ではない。
について説明したが、バイポーラトランジスタ、あるい
は、ヘテロ接合バイポーラトランジスタを含むようない
かなる構造体を有するウェハについても適用可能であ
る。また、本発明は、第１レベルの電子素子を形成した
後、金属化処理をする前のオフアクシスの成長領域の形
成について述べたが、これは、現状のＧａＡｓの成長で
は、ＭＯＳの金属組成物の溶融点以上の温度上昇を必要
とするからである。低成長温度によるＧａＡｓの成長方
法が開発されれば、あるいは、非常に充分に高い溶融点
を有する他の金属が、金属化処理に用いられるならば、
この成長領域は、第１レベルの電子素子の金属化処理の
後に行うこともできる。他の化合物半導体、あるいは、
他の応用例に対する成長方法が、金属化処理の後の成長
を許容するならば、そのようなものも本発明の範囲内に
入ると思慮する。従って、本発明は、金属化処理の前の
成長領域を準備するものに限定されるものではない。さ
らにまた、成長領域は、第１レベルの電子素子の形成の
前に形成することもできる。この場合には、誘電体フィ
ルムを除去するために、第１のエッチングステップは必
ずしも必要ではない。
【００２０】このオフアクシスの成長領域が基板表面に
形成されると、化合物半導体は、公知の方法で、この領
域に成長させることができる。このような化合物半導体
の成長方法には、分子線エピタキシー、化学線エピタキ
シー、有機金属ＣＶＤ（ＯＭＣＶＤ）、気相エピタキシ
ー、液相エピタキシー等が含まれるが、これに限定され
るものでもない。
形成されると、化合物半導体は、公知の方法で、この領
域に成長させることができる。このような化合物半導体
の成長方法には、分子線エピタキシー、化学線エピタキ
シー、有機金属ＣＶＤ（ＯＭＣＶＤ）、気相エピタキシ
ー、液相エピタキシー等が含まれるが、これに限定され
るものでもない。
【００２１】
【発明の効果】以上述べたように、本発明の方法によれ
ば、単一元素の基板の上に傾斜領域を形成し、この傾斜
領域の上に、化合物半導体を成長させることにより、格
子の不整合、アンティフェーズディスオーダ等を回避す
ることができる。
ば、単一元素の基板の上に傾斜領域を形成し、この傾斜
領域の上に、化合物半導体を成長させることにより、格
子の不整合、アンティフェーズディスオーダ等を回避す
ることができる。
【図１】ＭＯＳ誘電体フィルムを介して開口した成長領
域を有する基板上に形成されたＭＯＳ構造体を表す図。
域を有する基板上に形成されたＭＯＳ構造体を表す図。
【図２】溶解材料のフィルムを塗布した後の図１のウェ
ハを表す図。
ハを表す図。
【図３】溶解材料のフィルムが選択的に露光され、現像
された後の図１のウェハを表す図。
された後の図１のウェハを表す図。
【図４】光エネルギーを減衰するために、線形に傾斜し
た領域を有するフォトマスクを表す図。
た領域を有するフォトマスクを表す図。
【図５】化合物半導体の成長用にオフアクシスの領域を
表すエッチング後のウェハの図。
表すエッチング後のウェハの図。
１ 単一元素ウェハ ２ ＭＯＳ構造体 ４ 基板表面 ６ 成長領域 ８ 選択的溶解材料性フィルム １０ テーパ領域 １２ 傾斜付オフアクシス成長領域 １４ フォトマスク １６ 線形傾斜領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームス アルバート ウォーカー アメリカ合衆国、07731 ニュー ジャー ジー、ハウウェル、バール、 ドライブ 18
Claims (11)
- 【請求項１】 単一元素基板（１）の上に、化合物半導
体材料を成長させるために、前記単一元素基板の表面を
処理する方法において、 （ａ）前記単一元素基板の上の領域に塗布された溶解材
料層（８）にテーパ（１０）を形成するステップ（図
３）と、 （ｂ）前記溶解材料層（８）と単一元素基板（１）の両
方を溶解する条件で、エッチングすることにより、前記
単一元素基板（１）に傾斜領域（１２）を形成するステ
ップ（図５）とからなることを特徴とする化合物半導体
材料を成長させるための単一元素基板表面の処理方法。 - 【請求項２】 前記溶解材料は、フォトレジスト、およ
び、光領域を規定するポリイミドからなるグループから
選択された材料であることを特徴とする請求項１の方
法。 - 【請求項３】 前記（ａ）のステップで形成されるテー
パ（１０）は、溶解材料層（８）の表面に入射されるエ
ネルギーが場所的に変化するような光に、溶解材料を露
光することにより提供されることを特徴とする請求項１
の方法。 - 【請求項４】 前記エネルギーの場所的変化は、ハーフ
トーンフォトマスクあるいは線形に傾斜した領域を有す
るフォトマスクを用いて得られることを特徴とする請求
項３の方法。 - 【請求項５】 前記エネルギーの場所的変化は、走査ス
リットメソッド（scanned slit method）あるいは電子
ビームリソグラフィを用いて得られることを特徴とする
請求項３の方法。 - 【請求項６】 単一元素であるシリコン基板に形成され
た傾斜領域（１２）は、シリコンの＜１００＞方位に対
し、約０．５゜〜８゜傾斜していることを特徴とする請
求項１の方法。 - 【請求項７】 少なくとも、化合物半導体材料が成長す
る第１と第２の領域を有し、前記第１の成長領域の傾斜
角と前記第２の成長領域の傾斜角とは異なることを特徴
とする請求項１の方法。 - 【請求項８】 化合物半導体を成長するために、単一元
素基板を処理する方法において、 （ａ）単一基板半導体（１）に、フォトレジスト層
（８）を塗布するステップと、 （ｂ）前記フォトレジスト層（８）を、エネルギーが場
所的変化をする放射に露光するステップと、 （ｃ）前記単一元素基板に、傾斜領域（１２）を形成す
るために、前記フォトレジスト層と単一元素基板とをエ
ッチングするステップと、からなることを特徴とする単
一元素基板を処理する方法。 - 【請求項９】 前記露光は、紫外線でおこなうことを特
徴とする請求項８の方法。 - 【請求項１０】 シリコン製電子素子（２）が、シリコ
ンウェハ（１）の上に存在し、標準方位のシリコンウェ
ハの上に、化合物半導体材料を成長させるためのオフア
クシス領域（１２）を形成する方法において、 （ａ）前記シリコンウェハ（１）上の誘電体フィルムを
溶解するステップと、 （ｂ）前記領域の上に、溶解材料の層（８）を塗布する
ステップと （ｃ）前記溶解材料の表面に、エネルギー場所的変化を
有する放射に、前記溶解材料の層を露光するステップ
と、 （ｄ）前記溶解材料層とシリコンウェハの両方を溶解す
る条件のもとで、ウェハをエッチングすることにより、
前記領域に傾斜領域（１２）を形成するステップとから
なることを特徴とする単一元素ウェハの上にオフアクシ
スの表面領域を形成する方法。 - 【請求項１１】 前記（ｂ）ステップにより形成された
傾斜領域（１２）に化合物半導体材料層を形成するステ
ップをさらに有することを特徴とする請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US146511 | 1993-11-01 | ||
| US08/146,511 US5443685A (en) | 1993-11-01 | 1993-11-01 | Composition and method for off-axis growth sites on nonpolar substrates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176480A true JPH07176480A (ja) | 1995-07-14 |
Family
ID=22517715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6288699A Pending JPH07176480A (ja) | 1993-11-01 | 1994-10-31 | 化合物半導体材料を成長させるための単一元素基板表面の処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5443685A (ja) |
| EP (1) | EP0651430A1 (ja) |
| JP (1) | JPH07176480A (ja) |
| CA (1) | CA2130739A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534221B2 (en) | 1998-03-28 | 2003-03-18 | Gray Scale Technologies, Inc. | Method for fabricating continuous space variant attenuating lithography mask for fabrication of devices with three-dimensional structures and microelectronics |
| US6780570B2 (en) * | 2000-06-28 | 2004-08-24 | Institut National D'optique | Method of fabricating a suspended micro-structure with a sloped support |
| FR2842217A1 (fr) * | 2002-07-12 | 2004-01-16 | St Microelectronics Sa | Croissance d'une region monocristalline d'un compose iii-v sur un substrat de silicium monocristallin |
| US7548302B2 (en) * | 2005-03-29 | 2009-06-16 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US7317506B2 (en) * | 2005-03-29 | 2008-01-08 | Asml Netherlands B.V. | Variable illumination source |
| CN101176040A (zh) * | 2005-04-14 | 2008-05-07 | 哈佛大学 | 用于微制造的牺牲层中可调整的溶解度 |
| US7589360B2 (en) * | 2006-11-08 | 2009-09-15 | General Electric Company | Group III nitride semiconductor devices and methods of making |
| US7791063B2 (en) * | 2007-08-30 | 2010-09-07 | Intel Corporation | High hole mobility p-channel Ge transistor structure on Si substrate |
| KR20230081463A (ko) * | 2021-11-30 | 2023-06-07 | 삼성전자주식회사 | 광 소자용 기판 및 그 제조방법과 이 기판을 포함하는 광 소자 및 그 제조방법과 광 소자를 포함하는 전자장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE17927C (de) * | J. HWEZDA in Futterkogl, Poststation Anton, Nieder-Oesterreich | Kaffeebrenner | ||
| US3476592A (en) * | 1966-01-14 | 1969-11-04 | Ibm | Method for producing improved epitaxial films |
| US4719498A (en) * | 1984-05-18 | 1988-01-12 | Fujitsu Limited | Optoelectronic integrated circuit |
| US4707216A (en) * | 1986-01-24 | 1987-11-17 | University Of Illinois | Semiconductor deposition method and device |
| US4774205A (en) * | 1986-06-13 | 1988-09-27 | Massachusetts Institute Of Technology | Monolithic integration of silicon and gallium arsenide devices |
| EP0286855A1 (de) * | 1987-04-15 | 1988-10-19 | BBC Brown Boveri AG | Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat |
| JP2563937B2 (ja) * | 1987-08-24 | 1996-12-18 | 日本電信電話株式会社 | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 |
| US4914053A (en) * | 1987-09-08 | 1990-04-03 | Texas Instruments Incorporated | Heteroepitaxial selective-area growth through insulator windows |
| US4910164A (en) * | 1988-07-27 | 1990-03-20 | Texas Instruments Incorporated | Method of making planarized heterostructures using selective epitaxial growth |
| DE68915529T2 (de) * | 1989-01-31 | 1994-12-01 | Agfa Gevaert Nv | Integration von GaAs auf Si-Unterlage. |
| US4940672A (en) * | 1989-03-17 | 1990-07-10 | Kopin Corporation | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon |
| JPH0350822A (ja) * | 1989-07-19 | 1991-03-05 | Sharp Corp | 半導体装置の製造方法 |
| US5100831A (en) * | 1990-02-16 | 1992-03-31 | Sumitomo Electric Industries, Ltd. | Method for fabricating semiconductor device |
| JPH0434920A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 |
| EP0503211B1 (en) * | 1991-03-11 | 1994-06-01 | International Business Machines Corporation | Semiconductor device comprising a layered structure grown on a structured substrate |
| AU2250392A (en) * | 1991-06-12 | 1993-01-12 | Case Western Reserve University | Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers |
| US5248385A (en) * | 1991-06-12 | 1993-09-28 | The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration | Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers |
| KR950000522B1 (ko) * | 1991-11-25 | 1995-01-24 | 재단법인 한국전자통신연구소 | 수신용 광전집적 소자 및 그 제조방법 |
| JPH05291153A (ja) * | 1992-04-15 | 1993-11-05 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-11-01 US US08/146,511 patent/US5443685A/en not_active Expired - Lifetime
-
1994
- 1994-08-23 CA CA002130739A patent/CA2130739A1/en not_active Abandoned
- 1994-10-19 EP EP94307651A patent/EP0651430A1/en not_active Withdrawn
- 1994-10-31 JP JP6288699A patent/JPH07176480A/ja active Pending
-
1996
- 1996-07-08 US US08/676,989 patent/US5668023A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5443685A (en) | 1995-08-22 |
| CA2130739A1 (en) | 1995-05-02 |
| US5668023A (en) | 1997-09-16 |
| EP0651430A1 (en) | 1995-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6042975A (en) | Alignment techniques for photolithography utilizing multiple photoresist layers | |
| US5147740A (en) | Structure and process for fabricating conductive patterns having sub-half micron dimensions | |
| US5041361A (en) | Oxygen ion-beam microlithography | |
| US20030029212A1 (en) | Method and apparatus for processing thin metal layers | |
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6142916A (ja) | 半導体デバイスの作成法 | |
| EP3912192A1 (en) | Fabrication of a device | |
| US4324814A (en) | Method for forming a narrow thin film line | |
| JPH07176480A (ja) | 化合物半導体材料を成長させるための単一元素基板表面の処理方法 | |
| JPH0734428B2 (ja) | 半導体素子の製造方法 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| US4920069A (en) | Submicron dimension compound semiconductor fabrication using thermal etching | |
| JP7383121B2 (ja) | 超伝導体に結合された半導体ナノワイヤの製造方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| JP2711475B2 (ja) | 選択エピタキシャル成長法 | |
| KR100833120B1 (ko) | 반도체 제조의 포토리소그래피 방법 | |
| JPH1064781A (ja) | 位置検出マーク作成方法 | |
| KR101026507B1 (ko) | 삼차원 미세 가공 방법 및 고밀도 삼차원 미세 구조 | |
| Vojak et al. | Transmission electron microscopy of GaAs permeable base transistor structures grown by vapor phase epitaxy | |
| Heuberger et al. | Open silicon stencil masks for demagnifying ion projection | |
| KR100318272B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JP2714703B2 (ja) | 選択エピタキシャル成長法 | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 | |
| JPH0461116A (ja) | 量子箱の製造方法 | |
| JP2538965B2 (ja) | 化合物半導体の形成方法 |