JPH07176682A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPH07176682A JPH07176682A JP6268372A JP26837294A JPH07176682A JP H07176682 A JPH07176682 A JP H07176682A JP 6268372 A JP6268372 A JP 6268372A JP 26837294 A JP26837294 A JP 26837294A JP H07176682 A JPH07176682 A JP H07176682A
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- overvoltage protection
- voltage divider
- voltage
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 高電圧供給線で動作する回路内で従来のダイ
オードクランプに代えて使用される過電圧保護回路を提
供すること。 【構成】 過電圧保護回路はトーテムポール形態で直列
に接続された半導体スイッチング素子と２つの分圧器か
ら成っている。各素子は制御端子と２つの主伝動端子を
有する。スイッチング素子の制御端子と主端子の接合点
のそれぞれには分圧器のタップ点から給電されるように
なっている。直列接続されたスイッチング素子と２つの
分圧器の両方は基準接続点（零ボルト）と静電放電から
保護されるべき接続点との間に接続されている。分圧器
の抵抗素子は、静電放電がないとき、全てのスイッチン
グ素子がカットオフとなり、それぞれの主端子の両端で
電圧が実質的に等しくなるように配列されている。同様
の回路は低圧集積法に基づて形成されてはいるが、高電
圧電源線（例えば３０Ｖ）を有する集積回路内で有効に
採用することが可能である。スイッチング素子はバイポ
ーラトランジスタでよく、好ましくはダーリントン対に
することが望ましい。
オードクランプに代えて使用される過電圧保護回路を提
供すること。 【構成】 過電圧保護回路はトーテムポール形態で直列
に接続された半導体スイッチング素子と２つの分圧器か
ら成っている。各素子は制御端子と２つの主伝動端子を
有する。スイッチング素子の制御端子と主端子の接合点
のそれぞれには分圧器のタップ点から給電されるように
なっている。直列接続されたスイッチング素子と２つの
分圧器の両方は基準接続点（零ボルト）と静電放電から
保護されるべき接続点との間に接続されている。分圧器
の抵抗素子は、静電放電がないとき、全てのスイッチン
グ素子がカットオフとなり、それぞれの主端子の両端で
電圧が実質的に等しくなるように配列されている。同様
の回路は低圧集積法に基づて形成されてはいるが、高電
圧電源線（例えば３０Ｖ）を有する集積回路内で有効に
採用することが可能である。スイッチング素子はバイポ
ーラトランジスタでよく、好ましくはダーリントン対に
することが望ましい。
Description
【０００１】
【産業上の利用分野】本発明は、過電圧保護回路、特に
限定するわけではないが、高圧電源と共に使用する集積
回路デバイス用静電放電保護回路に関する。
限定するわけではないが、高圧電源と共に使用する集積
回路デバイス用静電放電保護回路に関する。
【０００２】
【従来の技術】集積回路は往々にしてデバイス内の能動
素子を過負荷にして永久的な損傷を引き起こす過度電圧
によって損傷を受ける。多くのデバイスでは内部の過度
電圧保護に図１に示すようにダイオードが用いられてい
る。図１で、ダイオード１１及び１２が、集積能動回路
１４（例えば増幅器）の入力接続点１３に接続されて通
常の動作時に逆バイアスとなり、接続点１３で通常の電
源電圧の範囲を越えて過度電圧を受けると、ダイオード
１１及び１２の一方又は他方が順バイアスとなって能動
回路の内部回路を保護する。
素子を過負荷にして永久的な損傷を引き起こす過度電圧
によって損傷を受ける。多くのデバイスでは内部の過度
電圧保護に図１に示すようにダイオードが用いられてい
る。図１で、ダイオード１１及び１２が、集積能動回路
１４（例えば増幅器）の入力接続点１３に接続されて通
常の動作時に逆バイアスとなり、接続点１３で通常の電
源電圧の範囲を越えて過度電圧を受けると、ダイオード
１１及び１２の一方又は他方が順バイアスとなって能動
回路の内部回路を保護する。
【０００３】
【発明が解決しようとする課題】しかし、低圧デバイス
を、もともと生産するような方法で作られた集積回路と
共に高圧電源が使用されることがある場合には問題が起
こる。このような状況のもとでは、ダイオードを形成す
る半導体接合部に絶縁破壊を引き起こすような電圧降下
がダイオードに生じることがある。この例としては、例
えばちょうど１５Ｖの絶縁破壊電圧を有するデバイスか
ら成る集積回路に３０Ｖの電源を使用した場合である。
そこで、従来のダイオードクランプの代わりに上述の欠
点を解消する過電圧保護回路を提供することが望まれ
る。
を、もともと生産するような方法で作られた集積回路と
共に高圧電源が使用されることがある場合には問題が起
こる。このような状況のもとでは、ダイオードを形成す
る半導体接合部に絶縁破壊を引き起こすような電圧降下
がダイオードに生じることがある。この例としては、例
えばちょうど１５Ｖの絶縁破壊電圧を有するデバイスか
ら成る集積回路に３０Ｖの電源を使用した場合である。
そこで、従来のダイオードクランプの代わりに上述の欠
点を解消する過電圧保護回路を提供することが望まれ
る。
【０００４】
【課題を解決するための手段】本発明の１態様によれ
ば、第１基準接続点と、該第１接続点と関連して過電圧
に対して保護される第２接続点との間に接続される、過
電圧保護回路であって、該保護回路は前記２接続点間に
直列に接続される多数の制御可能なスイッチング素子と
該多数のスイッチング素子に接続されるバイアス手段か
ら成り、前記各スイッチング素子は制御端子と第１及び
第２主端子を有し、前記バイアス手段は過電圧がないと
き前記多数のスイッチング素子を実質上非導通状態にし
て各スイッチング素子の第１及び第２端子間にそれぞれ
の素子の定格値の範囲内で電位差を生じさせる過電圧保
護回路が提供される。この装置の利点は、たとえ第２接
続点の電位差が、使用されているスイッチングデバイス
の定格限度を越えて瞬間的にかなり高くなったとして
も、全てのスイッチング素子両端の電圧が定格限度内に
保たれることにある。バイアス手段は第１及び第２分圧
器チェーンで構成して、各チェーンを第１及び第２接続
点間に接続してもよい。第１分圧器チェーンは多数の第
１タップ点を有すると共に第２分圧器チェーンは多数の
第２タップ点を有し、第２タップ点の数は第１タップ点
の数マイナス１に等しく、第１分圧器チェーンのタップ
点は多数のスイッチング素子の対応する制御端子に接続
され、かつ第２分圧器チェーンのタップ点は多数のスイ
ッチング素子の対応する主端子接続点に接続される。２
つの分圧チェーンのタップ点での電位は、直列構造（ト
ーテムポール）内の全スイッチング素子がカットオフ状
態になることを保証すると同時にスイッチング素子の両
端の電圧が定格値を越えないことを保証するために、各
チェーンの全分圧素子のインピーダンス値を適当に選択
して設定してある。本発明の過電圧保護回路は、任意の
不動電圧（公称設定値３０〜３５Ｖよりさらに高い電
圧）で使用できるように、トーテムポール内のスイッチ
ング段の数を単に変え、すなわち電圧をより高くする場
合には段数を更に増やすことによって、変更使用するよ
うにしてもよい。好ましくは、第２分圧器チェーン内の
全分圧素子は実質上同じインピーダンス値に、かつ第１
分圧器チェーン内の全分圧素子も第１接続点に接続され
た第１チェーン内の素子を除いて同様で、除外素子はそ
のチェーンの他の素子のインピーダスよりも低くするこ
とが望ましい。第２チェーンでインピーダンス値を等し
くすることは、不動状態（すなわち非過電圧）で、出力
間の電圧を同じにすることを保証する。こうすることに
よって１のスイッチング素子に他のものに比べて余計な
負担が掛からないようになる。より低いインピーダンス
値を第１分圧器チェーン内の第１接続点に最も近い分圧
素子に使用するのは、第１接続点に最も近いスイッチン
グ素子が不動状態の下ではっきりターンオフになること
を保証するためである。スイッチング素子はバイポーラ
トランジスタでよく、好ましくはダーリントン対にする
ことが望ましい。ダーリントン対を使用することで、Ｅ
ＳＤが起こったとき、各対の出力トランジスタのベース
に全トーテムポール段を確実にターンオンにするに十分
な電流を流し、そうすることによって第２接続点でクラ
ンプ動作を引き起こすと同時にＥＳＤ内のエネルギの放
散を保証する。本発明は第２接続点の電位が第１接続点
よりも高いシステムに使用してもよく、逆に電位が第１
接続点（ＥＣＬシステム）よりも低いところで使用して
もよい。いずれの場合も、トランジスタはＮＰＮタイプ
でもＰＮＰタイプでもよい。しかし、ＰＮＰタイプを使
用した場合、この種のトランジスタでは電流処理能力が
劣るため過電圧保護能力もその分劣る。本発明の第２態
様によれば上述したような過電圧保護回路から成る能動
集積回路が提供される。
ば、第１基準接続点と、該第１接続点と関連して過電圧
に対して保護される第２接続点との間に接続される、過
電圧保護回路であって、該保護回路は前記２接続点間に
直列に接続される多数の制御可能なスイッチング素子と
該多数のスイッチング素子に接続されるバイアス手段か
ら成り、前記各スイッチング素子は制御端子と第１及び
第２主端子を有し、前記バイアス手段は過電圧がないと
き前記多数のスイッチング素子を実質上非導通状態にし
て各スイッチング素子の第１及び第２端子間にそれぞれ
の素子の定格値の範囲内で電位差を生じさせる過電圧保
護回路が提供される。この装置の利点は、たとえ第２接
続点の電位差が、使用されているスイッチングデバイス
の定格限度を越えて瞬間的にかなり高くなったとして
も、全てのスイッチング素子両端の電圧が定格限度内に
保たれることにある。バイアス手段は第１及び第２分圧
器チェーンで構成して、各チェーンを第１及び第２接続
点間に接続してもよい。第１分圧器チェーンは多数の第
１タップ点を有すると共に第２分圧器チェーンは多数の
第２タップ点を有し、第２タップ点の数は第１タップ点
の数マイナス１に等しく、第１分圧器チェーンのタップ
点は多数のスイッチング素子の対応する制御端子に接続
され、かつ第２分圧器チェーンのタップ点は多数のスイ
ッチング素子の対応する主端子接続点に接続される。２
つの分圧チェーンのタップ点での電位は、直列構造（ト
ーテムポール）内の全スイッチング素子がカットオフ状
態になることを保証すると同時にスイッチング素子の両
端の電圧が定格値を越えないことを保証するために、各
チェーンの全分圧素子のインピーダンス値を適当に選択
して設定してある。本発明の過電圧保護回路は、任意の
不動電圧（公称設定値３０〜３５Ｖよりさらに高い電
圧）で使用できるように、トーテムポール内のスイッチ
ング段の数を単に変え、すなわち電圧をより高くする場
合には段数を更に増やすことによって、変更使用するよ
うにしてもよい。好ましくは、第２分圧器チェーン内の
全分圧素子は実質上同じインピーダンス値に、かつ第１
分圧器チェーン内の全分圧素子も第１接続点に接続され
た第１チェーン内の素子を除いて同様で、除外素子はそ
のチェーンの他の素子のインピーダスよりも低くするこ
とが望ましい。第２チェーンでインピーダンス値を等し
くすることは、不動状態（すなわち非過電圧）で、出力
間の電圧を同じにすることを保証する。こうすることに
よって１のスイッチング素子に他のものに比べて余計な
負担が掛からないようになる。より低いインピーダンス
値を第１分圧器チェーン内の第１接続点に最も近い分圧
素子に使用するのは、第１接続点に最も近いスイッチン
グ素子が不動状態の下ではっきりターンオフになること
を保証するためである。スイッチング素子はバイポーラ
トランジスタでよく、好ましくはダーリントン対にする
ことが望ましい。ダーリントン対を使用することで、Ｅ
ＳＤが起こったとき、各対の出力トランジスタのベース
に全トーテムポール段を確実にターンオンにするに十分
な電流を流し、そうすることによって第２接続点でクラ
ンプ動作を引き起こすと同時にＥＳＤ内のエネルギの放
散を保証する。本発明は第２接続点の電位が第１接続点
よりも高いシステムに使用してもよく、逆に電位が第１
接続点（ＥＣＬシステム）よりも低いところで使用して
もよい。いずれの場合も、トランジスタはＮＰＮタイプ
でもＰＮＰタイプでもよい。しかし、ＰＮＰタイプを使
用した場合、この種のトランジスタでは電流処理能力が
劣るため過電圧保護能力もその分劣る。本発明の第２態
様によれば上述したような過電圧保護回路から成る能動
集積回路が提供される。
【０００５】
【作用及び実施例】以下、添付図面を参照してその例に
より本発明の実施例を説明する。図２を参照すると、正
ダイオードクランプ１１が本発明にかかる静電放電（Ｅ
ＳＤ）保護回路２０の第１実施例に取って代えられてい
る。このような保護（クランプ）回路の構成が図３に示
されている。
より本発明の実施例を説明する。図２を参照すると、正
ダイオードクランプ１１が本発明にかかる静電放電（Ｅ
ＳＤ）保護回路２０の第１実施例に取って代えられてい
る。このような保護（クランプ）回路の構成が図３に示
されている。
【０００６】図３において、クランプ回路２０は多数の
ダーリントンＮＰＮ増幅段２１，２４，２７で構成さ
れ、これらは保護されるべき接続点１３と零ボルト基準
電位接続点５１間でトーテムポール構成で配置されてい
る。分圧器チェーン３０は抵抗体３１，３２，３３及び
３４から成り、これは接続点１３と基準接続点５１間に
接続され、さらにまた分圧器チェーン４０は抵抗体４
１，４２及び４３から成り、これは同一の２つの接続点
間に接続されている。第１分圧器チェーンのタップ点３
５，３６，３７はダーリントン入力トランジスタの各ベ
ースに設けられており、これに対してタップ点４４及び
４５はダーリントン出力トランジスタ２３，２６及び２
９のエミッタ─コレクタの接続点に設けられている。抵
抗体５２がトランジスタ２８のエミッタと基準接続点５
１間に接続されている。
ダーリントンＮＰＮ増幅段２１，２４，２７で構成さ
れ、これらは保護されるべき接続点１３と零ボルト基準
電位接続点５１間でトーテムポール構成で配置されてい
る。分圧器チェーン３０は抵抗体３１，３２，３３及び
３４から成り、これは接続点１３と基準接続点５１間に
接続され、さらにまた分圧器チェーン４０は抵抗体４
１，４２及び４３から成り、これは同一の２つの接続点
間に接続されている。第１分圧器チェーンのタップ点３
５，３６，３７はダーリントン入力トランジスタの各ベ
ースに設けられており、これに対してタップ点４４及び
４５はダーリントン出力トランジスタ２３，２６及び２
９のエミッタ─コレクタの接続点に設けられている。抵
抗体５２がトランジスタ２８のエミッタと基準接続点５
１間に接続されている。
【０００７】抵抗体３１，３２及び３３の値は等しく
（例えば１００ｋ）、これに対して抵抗体３４の値はか
なり小さい（例えば８ｋ）。これら抵抗体の相対的な値
は、正常な動作状態（非過電圧）の下で、ダーリントン
２７、並びにダーリントン２１及び２４もオフ状態にバ
イアスすることを保証して選定する。抵抗体５２はトラ
ンジスタ２９のベース電流の分路を構成してトランジス
タ２９がオフ状態を保つのを保証する。抵抗体４１，４
２及び４３も同様に値（例えば１００ｋ）が等しく、ト
ランジスタ２３，２６及び２９のエミッタ─コレクタ接
続点を、保護回路用の電源電圧、すなわち保護されるべ
き接続点１３に現れる電圧の１／３及び２／３にバイア
スする。したがって、３０〜３５Ｖの接合点の正常な動
作電圧の下では、回路内のどのトランジスタもコレクタ
とエミッタ間で１２Ｖを越えることがない。したがっ
て、電位差はこれらトランジスタのＢＶCC及びその外の
破壊電圧を越えない。代表的な抵抗値と不動（非ＥＳ
Ｄ）電圧値は、図３に記載されている。
（例えば１００ｋ）、これに対して抵抗体３４の値はか
なり小さい（例えば８ｋ）。これら抵抗体の相対的な値
は、正常な動作状態（非過電圧）の下で、ダーリントン
２７、並びにダーリントン２１及び２４もオフ状態にバ
イアスすることを保証して選定する。抵抗体５２はトラ
ンジスタ２９のベース電流の分路を構成してトランジス
タ２９がオフ状態を保つのを保証する。抵抗体４１，４
２及び４３も同様に値（例えば１００ｋ）が等しく、ト
ランジスタ２３，２６及び２９のエミッタ─コレクタ接
続点を、保護回路用の電源電圧、すなわち保護されるべ
き接続点１３に現れる電圧の１／３及び２／３にバイア
スする。したがって、３０〜３５Ｖの接合点の正常な動
作電圧の下では、回路内のどのトランジスタもコレクタ
とエミッタ間で１２Ｖを越えることがない。したがっ
て、電位差はこれらトランジスタのＢＶCC及びその外の
破壊電圧を越えない。代表的な抵抗値と不動（非ＥＳ
Ｄ）電圧値は、図３に記載されている。
【０００８】以下、正のＥＳＤ事件（ザップ）が起こっ
て、接続点１３の電圧が急激に上がったとしよう。この
接続点での所定の電圧で、接続点３７の電圧はトランジ
スタ２８をターンオンさせるに十分となり、抵抗体４１
及び４２を通してトランジスタ２８に吸い込まれる過度
の電流のため、順次ダーリントン２１及び２４をスイッ
チオンにしてタップ点４４及び４５の電位を下げる。接
続点１３の電圧が更に上がると、抵抗体３４の両端の電
圧も、同様にトランジスタ２９をターンオンさせるのに
十分となる。トランジスタ２９のベース電流がトランジ
スタ２８を通してかなり流れることになるので、その結
果大きな電流が出力トランジスタ２３，２６，２９のコ
レクタを通して流れる。この大電流で、ＥＳＤザップ内
のエネルギを十分に放散させることによって、接続点１
３の電位を、デバイスを破壊させるようなレベルまで上
げないようにする。ＥＳＤエネルギが放散されてしまっ
た後、接続点１３の電位は正常なレベルに戻り、ダーリ
ントン２１，２４及び２７がオフ状態に戻る。
て、接続点１３の電圧が急激に上がったとしよう。この
接続点での所定の電圧で、接続点３７の電圧はトランジ
スタ２８をターンオンさせるに十分となり、抵抗体４１
及び４２を通してトランジスタ２８に吸い込まれる過度
の電流のため、順次ダーリントン２１及び２４をスイッ
チオンにしてタップ点４４及び４５の電位を下げる。接
続点１３の電圧が更に上がると、抵抗体３４の両端の電
圧も、同様にトランジスタ２９をターンオンさせるのに
十分となる。トランジスタ２９のベース電流がトランジ
スタ２８を通してかなり流れることになるので、その結
果大きな電流が出力トランジスタ２３，２６，２９のコ
レクタを通して流れる。この大電流で、ＥＳＤザップ内
のエネルギを十分に放散させることによって、接続点１
３の電位を、デバイスを破壊させるようなレベルまで上
げないようにする。ＥＳＤエネルギが放散されてしまっ
た後、接続点１３の電位は正常なレベルに戻り、ダーリ
ントン２１，２４及び２７がオフ状態に戻る。
【０００９】回路のカットイン電圧、すなわちトランジ
スタ２８が導通し始める電圧は、抵抗体３４の値と分圧
器チェーン３０内の他の抵抗体の値と関連して定まる。
図３に示した抵抗値だと、カットインは、接続点１３の
電位が約４５Ｖまで上昇したときに、起こる。その電圧
においては、トーテムポール内の各トランジスタの両端
で１５Ｖの電圧降下が生じ、その電圧は実際の集積法で
許容される最大値に近くなるかもしれない。
スタ２８が導通し始める電圧は、抵抗体３４の値と分圧
器チェーン３０内の他の抵抗体の値と関連して定まる。
図３に示した抵抗値だと、カットインは、接続点１３の
電位が約４５Ｖまで上昇したときに、起こる。その電圧
においては、トーテムポール内の各トランジスタの両端
で１５Ｖの電圧降下が生じ、その電圧は実際の集積法で
許容される最大値に近くなるかもしれない。
【００１０】ＥＳＤ保護回路は集積回路の製造法と関連
して記述してきたけれども、ディスクリート形態で回路
を形成してもよいことは明らかである。実際、回路は開
発中発明者によって図３に示すように、構成部品の値を
３５Ｖの正常な動作電圧や４５Ｖのカットイン電圧に設
定するために、ディスクリート形態で組み立てられる。
デバイスのＥＳＤ保護は軍用規格８８３ＨＢＭザップ試
験を使用して８ｋＶまで行われた。
して記述してきたけれども、ディスクリート形態で回路
を形成してもよいことは明らかである。実際、回路は開
発中発明者によって図３に示すように、構成部品の値を
３５Ｖの正常な動作電圧や４５Ｖのカットイン電圧に設
定するために、ディスクリート形態で組み立てられる。
デバイスのＥＳＤ保護は軍用規格８８３ＨＢＭザップ試
験を使用して８ｋＶまで行われた。
【００１１】能動集積回路内の信号接続点の保護に使用
するのに適していると同時に本発明のＥＳＤ保護回路は
この種の集積回路に供給する電圧供給線をクランプする
のに用いることも可能である。したがって、図２に示さ
れたクランプ回路２０も正の電源線を正方向の静電放電
から保護するために、図１及び図２の両方に示された負
ダイオードクランプ１５と平行して用いることも可能で
ある。
するのに適していると同時に本発明のＥＳＤ保護回路は
この種の集積回路に供給する電圧供給線をクランプする
のに用いることも可能である。したがって、図２に示さ
れたクランプ回路２０も正の電源線を正方向の静電放電
から保護するために、図１及び図２の両方に示された負
ダイオードクランプ１５と平行して用いることも可能で
ある。
【図１】既知のＥＳＤ保護手段を有する集積回路部分を
示した概略図である。
示した概略図である。
【図２】本発明の第１実施例にかかわるＥＳＤ保護回路
を有する集積回路部分を示した概略図である。
を有する集積回路部分を示した概略図である。
【図３】本発明の第１実施例にかかわるＥＳＤ保護回路
の概略図である。
の概略図である。
１３ 第２接続点 ２０ ＥＳＤ保護回路 ２１，２４，２７ ダーリントン対 ３０ 第１分圧器チェーン ４０ 第２分圧器チェーン ５１ 第１接続点
フロントページの続き (72)発明者 ロス アディナル イギリス，ジーエル７ ５エルエフ，グロ スターシア，サイアランセスター，マース トン ヒル ハウス，フラット エフ （番地なし)
Claims (9)
- 【請求項１】 第１基準接続点と、該第１接続点と関
連して過電圧に対して保護される第２接続点との間に接
続される、過電圧保護回路であって、該保護回路は前記
２接続点間に直列に接続される多数の制御可能なスイッ
チング素子と該多数のスイッチング素子に接続されるバ
イアス手段から成り、前記各スイッチング素子は制御端
子と第１及び第２主端子を有し、前記バイアス手段は過
電圧がないとき前記多数のスイッチング素子を実質上非
導通状態にして各スイッチング素子の第１及び第２端子
間にそれぞれの素子の定格値の範囲内で電位差を生じさ
せることを特徴とする過電圧保護回路。 - 【請求項２】 前記バイアス手段は第１及び第２分圧
器チェーンから成り、各チェーンは前記第１及び第２接
続点間に接続されていることを特徴とする請求項１記載
の過電圧保護回路。 - 【請求項３】 前記第１分圧器チェーンは多数の第１
タップ点を有すると共に前記第２分圧器チェーンは多数
の第２タップ点を有し、該第２タップ点の数は第１タッ
プ点の数マイナス１に等しく、前記第１分圧器チェーン
のタップ点は前記多数のスイッチング素子の対応する制
御端子に接続されており、かつ前記第２分圧器チェーン
のタップ点は前記多数のスイッチング素子の対応する主
端子接続点に接続されていることを特徴とする請求項２
記載の過電圧保護回路。 - 【請求項４】 前記第２分圧器チェーン内の全分圧素
子は実質的に同じインピーダンス値を有し、かつ前記第
１分圧器チェーン内の全分圧素子は前記第１接続点に接
続された素子を除いて実質的に同じインピーダンス値を
有することを特徴とする請求項３記載の過電圧保護回
路。 - 【請求項５】 前記スイッチング素子はバイポーラト
ランジスタであることを特徴とする前項いずれか１記載
の過電圧保護回路。 - 【請求項６】 前記トランジスタはダーリントン対で
あることを特徴とする請求項５記載の過電圧保護回路。 - 【請求項７】 前記トランジスタはＮＰＮトランジス
タであることを特徴とする請求項５又は６記載の過電圧
保護回路。 - 【請求項８】 前記トランジスタはＰＮＰトランジス
タであることを特徴とする請求項５又は６記載の過電圧
保護回路。 - 【請求項９】 前項いずれか１記載の過電圧保護回路
から成る能動集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9322697A GB2283622B (en) | 1993-11-03 | 1993-11-03 | Overvoltage protection circuit |
| GB9322697.5 | 1993-11-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176682A true JPH07176682A (ja) | 1995-07-14 |
Family
ID=10744598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6268372A Pending JPH07176682A (ja) | 1993-11-03 | 1994-10-06 | 過電圧保護回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5568345A (ja) |
| EP (1) | EP0651490B1 (ja) |
| JP (1) | JPH07176682A (ja) |
| AT (1) | ATE167337T1 (ja) |
| DE (1) | DE69410929T2 (ja) |
| ES (1) | ES2119087T3 (ja) |
| GB (1) | GB2283622B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543324A (ja) * | 2006-07-03 | 2009-12-03 | フリースケール セミコンダクター インコーポレイテッド | 静電気放電保護装置及びそのための方法 |
| JP2010093000A (ja) * | 2008-10-07 | 2010-04-22 | New Japan Radio Co Ltd | 半導体静電保護装置 |
| JP2014045004A (ja) * | 2012-08-24 | 2014-03-13 | Samsung Electro-Mechanics Co Ltd | Ｅｓｄ保護回路及び電子機器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19507313C2 (de) * | 1995-03-02 | 1996-12-19 | Siemens Ag | Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
| US6016245A (en) * | 1998-03-13 | 2000-01-18 | Intel Corporation | Voltage overshoot protection circuit |
| US5956219A (en) * | 1998-06-08 | 1999-09-21 | Intel Corporation | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection |
| US6008970A (en) * | 1998-06-17 | 1999-12-28 | Intel Corporation | Power supply clamp circuitry for electrostatic discharge (ESD) protection |
| ATE222415T1 (de) | 1998-09-25 | 2002-08-15 | Infineon Technologies Ag | Schutzschaltung auf einer integrierten schaltung |
| US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
| US6583972B2 (en) | 2000-06-15 | 2003-06-24 | Sarnoff Corporation | Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits |
| US6429489B1 (en) | 2001-05-18 | 2002-08-06 | International Business Machines Corporation | Electrostatic discharge power clamp circuit |
| JP3848265B2 (ja) * | 2003-01-21 | 2006-11-22 | ローム株式会社 | 電子装置 |
| DE60303790T2 (de) * | 2003-05-28 | 2006-11-30 | Interuniversitair Microelektronica Centrum (Imec) | Schutzvorrichtung gegen elektrostatische Entladungen |
| US7747415B1 (en) * | 2005-12-22 | 2010-06-29 | Microstrain, Inc. | Sensor powered event logger |
| US7751163B2 (en) | 2006-09-29 | 2010-07-06 | Qimonda Ag | Electric device protection circuit and method for protecting an electric device |
| WO2013108065A1 (en) * | 2012-01-20 | 2013-07-25 | Freescale Semiconductor, Inc. | An integrated circuit device and a method for providing esd protection |
| US8654490B2 (en) * | 2012-02-16 | 2014-02-18 | Newport Media, Inc. | High voltage electrostatic discharge clamp using deep submicron CMOS technology |
| CN105552872A (zh) * | 2015-12-18 | 2016-05-04 | 锐迪科创微电子（北京）有限公司 | 一种esd保护电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1004514A (en) * | 1961-12-29 | 1965-09-15 | Franklin Inst Of The State Of | Circuit enabling series connection of transistors |
| GB1393748A (en) * | 1972-06-28 | 1975-05-14 | Ind Instr Ltd | Voltage regulating circuits |
| US4282556A (en) * | 1979-05-21 | 1981-08-04 | Rca Corporation | Input protection device for insulated gate field effect transistor |
| DE3404317A1 (de) * | 1984-02-08 | 1985-08-08 | Robert Bosch Gmbh, 7000 Stuttgart | Schutzschaltung fuer durch elektrische signale gesteuerte geraete |
| US4573099A (en) * | 1984-06-29 | 1986-02-25 | At&T Bell Laboratories | CMOS Circuit overvoltage protection |
| IT1197307B (it) * | 1986-09-30 | 1988-11-30 | Sgs Microelettronica Spa | Transistore di potenza con comportamento migliorato e autoprotetto nei confronti della rottura secondaria diretta |
| WO1988003608A1 (fr) * | 1986-11-08 | 1988-05-19 | Robert Bosch Gmbh | Commutateur a haute tension |
| DE3906621C2 (de) * | 1989-03-02 | 1995-05-04 | Hemscheidt Maschf Hermann | Eigensichere Stromversorgungseinheit |
| EP0435047A3 (en) * | 1989-12-19 | 1992-07-15 | National Semiconductor Corporation | Electrostatic discharge protection for integrated circuits |
| NL9101044A (nl) * | 1991-06-17 | 1993-01-18 | Sierra Semiconductor Bv | Wisselspanningsbegrenzer in mos-technologie. |
-
1993
- 1993-11-03 GB GB9322697A patent/GB2283622B/en not_active Expired - Fee Related
-
1994
- 1994-09-28 EP EP94307100A patent/EP0651490B1/en not_active Expired - Lifetime
- 1994-09-28 DE DE69410929T patent/DE69410929T2/de not_active Expired - Fee Related
- 1994-09-28 ES ES94307100T patent/ES2119087T3/es not_active Expired - Lifetime
- 1994-09-28 AT AT94307100T patent/ATE167337T1/de not_active IP Right Cessation
- 1994-10-06 JP JP6268372A patent/JPH07176682A/ja active Pending
- 1994-10-18 US US08/324,914 patent/US5568345A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543324A (ja) * | 2006-07-03 | 2009-12-03 | フリースケール セミコンダクター インコーポレイテッド | 静電気放電保護装置及びそのための方法 |
| JP2010093000A (ja) * | 2008-10-07 | 2010-04-22 | New Japan Radio Co Ltd | 半導体静電保護装置 |
| JP2014045004A (ja) * | 2012-08-24 | 2014-03-13 | Samsung Electro-Mechanics Co Ltd | Ｅｓｄ保護回路及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5568345A (en) | 1996-10-22 |
| EP0651490B1 (en) | 1998-06-10 |
| DE69410929T2 (de) | 1998-11-12 |
| EP0651490A1 (en) | 1995-05-03 |
| ATE167337T1 (de) | 1998-06-15 |
| ES2119087T3 (es) | 1998-10-01 |
| GB2283622B (en) | 1998-01-14 |
| GB9322697D0 (en) | 1993-12-22 |
| GB2283622A (en) | 1995-05-10 |
| DE69410929D1 (de) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07176682A (ja) | 過電圧保護回路 | |
| US5774318A (en) | I.C. power supply terminal protection clamp | |
| JP4146795B2 (ja) | 静電放電保護回路およびこの静電放電回路を備える差動増幅器 | |
| JP3041364B2 (ja) | 保護回路 | |
| US4178619A (en) | Protective integrated circuit network, particularly for connection to an inductive load | |
| JPH08139528A (ja) | トランジスタ保護回路 | |
| US4440980A (en) | Overvoltage protection for a line circuit | |
| US6067219A (en) | Power cut-off device | |
| CA1083667A (en) | Two terminal circuitry for voltage limitation | |
| US4420786A (en) | Polarity guard circuit | |
| US4723191A (en) | Electronic voltage regulator for use in vehicles with protection against transient overvoltages | |
| US6377434B1 (en) | Individual secondary protection device | |
| US6154082A (en) | Projection device against electrostatic discharges | |
| US3979607A (en) | Electrical circuit | |
| JP2606604Y2 (ja) | 電子機器の保護回路 | |
| CN118249305A (zh) | 一种具有高响应速度和电压箝位功能的浪涌防护电路 | |
| US5786972A (en) | Temperature-compensated voltage clamp with forced pass transistor voltage sharing | |
| US4774620A (en) | Logic circuit | |
| EP0422486B1 (en) | Negative overvoltage protection circuit, in particular for output stages | |
| JPH05505862A (ja) | 短絡から保護される、例えば自動車のための点火出力段であるトランジスタ出力段 | |
| US4675548A (en) | Antisaturation circuit for TTL circuits having TTL input and output compatibility | |
| JPH1074896A (ja) | 入力サージ保護回路 | |
| JPH03222516A (ja) | 半導体装置 | |
| JPH0116091B2 (ja) | ||
| JP3120580B2 (ja) | インピーダンス補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |