JPH07183493A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07183493A JPH07183493A JP5326558A JP32655893A JPH07183493A JP H07183493 A JPH07183493 A JP H07183493A JP 5326558 A JP5326558 A JP 5326558A JP 32655893 A JP32655893 A JP 32655893A JP H07183493 A JPH07183493 A JP H07183493A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- semiconductor device
- operating
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 熱的に安定で、高信頼性かつ高性能な二次元
電子ガスを用いた半導体装置を実現する。 【構成】 Ａｌ0.48Ｉｎ0.52ＡｓとＩｎ0.53Ｇａ0.47Ａ
ｓを用いて構成された、二次元電子ガスを用いる半導体
装置において、電子供給層として高濃度のｎ型不純物を
含む極薄のＩｎＧａＡｓ層５を用いた。 【効果】 ＩｎＧａＡｓはＡｌＩｎＡｓに比して熱的に
安定であるため、装置の熱安定性が向上し、高信頼性か
つ高性能な半導体装置を実現できる。
電子ガスを用いた半導体装置を実現する。 【構成】 Ａｌ0.48Ｉｎ0.52ＡｓとＩｎ0.53Ｇａ0.47Ａ
ｓを用いて構成された、二次元電子ガスを用いる半導体
装置において、電子供給層として高濃度のｎ型不純物を
含む極薄のＩｎＧａＡｓ層５を用いた。 【効果】 ＩｎＧａＡｓはＡｌＩｎＡｓに比して熱的に
安定であるため、装置の熱安定性が向上し、高信頼性か
つ高性能な半導体装置を実現できる。
Description
【０００１】
【産業上の利用分野】この発明は、高い電子移動度を持
ち超高速動作、かつ極低雑音動作が可能な２次元電子ガ
スを利用する半導体装置に関するものである。
ち超高速動作、かつ極低雑音動作が可能な２次元電子ガ
スを利用する半導体装置に関するものである。
【０００２】
【従来の技術】図１２は従来の、ＡｌＩｎＡｓとＩｎＧ
ａＡｓを用いて構成された、一般に高電子移動度トラン
ジスタ（以下、ＨＥＭＴという）と呼ばれる、二次元電
子ガスを用いた半導体装置を示す断面図である。図にお
いて、１０１は半絶縁性ＩｎＰ基板である。層厚が２５
０ｎｍ（２５００オングストローム）のアンドープＡｌ
ＩｎＡｓバッファ層１０２は基板１０１上に配置され
る。このバッファ層１０２は上部からの電流が基板へ流
れるのを防止する役割を果たす。層厚が５０ｎｍ（５０
０オングストローム）のアンドープＩｎＧａＡｓチャネ
ル層（以下、動作層ともいう。）１０３はバッファ層１
０２上に配置される。電子はこのアンドープＩｎＧａＡ
ｓからなる動作層１０３を走行する。層厚が２ｎｍ（２
０オングストローム）のアンドープＡｌＩｎＡｓスペー
サ層１０４はチャネル層１０３上に配置され、不純物濃
度４×１０18cm-3にシリコンドープされた，層厚が１０
ｎｍ（１００オングストローム）のｎ型ＡｌＩｎＡｓ電
子供給層１０５はスペーサ層１０４上に配置される。ス
ペーサ層１０４は電子供給層１０５から動作層１０３へ
の不純物侵入を防止する役割を果たす。また電子供給層
１０５は動作層１０３に二次元電子ガスを誘起させるた
め、動作層１０３のＩｎＧａＡｓよりも電子親和力の小
さい、ｎ型不純物を含有するＡｌＩｎＡｓから構成され
ている。層厚が２０ｎｍ（２００オングストローム）の
アンドープＡｌＩｎＡｓショットキー形成層１０６は電
子供給層１０５上に配置される。ショットキー形成層１
０６はゲート電極とショットキー接合をとるための層で
ある。不純物濃度４×１０18cm-3にシリコンドープされ
た，層厚が１０ｎｍ（１００オングストローム）のｎ型
ＩｎＧａＡｓコンタクト層１０７はショットキー形成層
１０６上に配置される。コンタクト層１０７はソース及
びドレイン電極を合金化し、良好なオーミックコンタク
トをとるための層である。１０８はコンタクト層１０７
を合金化して電気的にコンタクトをとるＡｕＧｅ系金属
からなるソース電極、１０９はコンタクト層１０７を合
金化して電気的にコンタクトをとるＡｕＧｅ系金属から
なるドレイン電極である。１１０はショットキー形成層
１０６とショットキー接合を形成し、電流の制御を行な
うゲート電極である。図１２において、コンタクト層１
０７を貫通し、ショットキー形成層１０６の所定深さに
達するリセス溝１１１の幅Ｗ1 は約０．２μｍであり、
ゲート長Ｗ2 は約０．１５μｍである。ここで、アンド
ープ層は１０16cm-3オーダー以下の極低不純物濃度の層
となっている。
ａＡｓを用いて構成された、一般に高電子移動度トラン
ジスタ（以下、ＨＥＭＴという）と呼ばれる、二次元電
子ガスを用いた半導体装置を示す断面図である。図にお
いて、１０１は半絶縁性ＩｎＰ基板である。層厚が２５
０ｎｍ（２５００オングストローム）のアンドープＡｌ
ＩｎＡｓバッファ層１０２は基板１０１上に配置され
る。このバッファ層１０２は上部からの電流が基板へ流
れるのを防止する役割を果たす。層厚が５０ｎｍ（５０
０オングストローム）のアンドープＩｎＧａＡｓチャネ
ル層（以下、動作層ともいう。）１０３はバッファ層１
０２上に配置される。電子はこのアンドープＩｎＧａＡ
ｓからなる動作層１０３を走行する。層厚が２ｎｍ（２
０オングストローム）のアンドープＡｌＩｎＡｓスペー
サ層１０４はチャネル層１０３上に配置され、不純物濃
度４×１０18cm-3にシリコンドープされた，層厚が１０
ｎｍ（１００オングストローム）のｎ型ＡｌＩｎＡｓ電
子供給層１０５はスペーサ層１０４上に配置される。ス
ペーサ層１０４は電子供給層１０５から動作層１０３へ
の不純物侵入を防止する役割を果たす。また電子供給層
１０５は動作層１０３に二次元電子ガスを誘起させるた
め、動作層１０３のＩｎＧａＡｓよりも電子親和力の小
さい、ｎ型不純物を含有するＡｌＩｎＡｓから構成され
ている。層厚が２０ｎｍ（２００オングストローム）の
アンドープＡｌＩｎＡｓショットキー形成層１０６は電
子供給層１０５上に配置される。ショットキー形成層１
０６はゲート電極とショットキー接合をとるための層で
ある。不純物濃度４×１０18cm-3にシリコンドープされ
た，層厚が１０ｎｍ（１００オングストローム）のｎ型
ＩｎＧａＡｓコンタクト層１０７はショットキー形成層
１０６上に配置される。コンタクト層１０７はソース及
びドレイン電極を合金化し、良好なオーミックコンタク
トをとるための層である。１０８はコンタクト層１０７
を合金化して電気的にコンタクトをとるＡｕＧｅ系金属
からなるソース電極、１０９はコンタクト層１０７を合
金化して電気的にコンタクトをとるＡｕＧｅ系金属から
なるドレイン電極である。１１０はショットキー形成層
１０６とショットキー接合を形成し、電流の制御を行な
うゲート電極である。図１２において、コンタクト層１
０７を貫通し、ショットキー形成層１０６の所定深さに
達するリセス溝１１１の幅Ｗ1 は約０．２μｍであり、
ゲート長Ｗ2 は約０．１５μｍである。ここで、アンド
ープ層は１０16cm-3オーダー以下の極低不純物濃度の層
となっている。
【０００３】また、図１３はチップ上に１つのＨＥＭＴ
を形成した場合の各電極の平面形状及びその配置の一例
を示す平面図であり、図において、１３０はチップ、１
３１はソース電極、１３２はドレイン電極、１３３はゲ
ート電極である。チップの寸法は例えば４５０μｍ×３
４０μｍである。
を形成した場合の各電極の平面形状及びその配置の一例
を示す平面図であり、図において、１３０はチップ、１
３１はソース電極、１３２はドレイン電極、１３３はゲ
ート電極である。チップの寸法は例えば４５０μｍ×３
４０μｍである。
【０００４】次に製造工程について説明する。図１５は
ＨＥＭＴの基本的な製造工程を示す図である。まず、図
１５(a) に示すように、ＩｎＰ基板１０１上に、分子線
エピタキシー法（以下、ＭＢＥ法という）によりアンド
ープＡｌＩｎＡｓバッファ層１０２，アンドープＩｎＧ
ａＡｓチャネル層１０３，アンドープＡｌＩｎＡｓスペ
ーサ層１０４，シリコンドープｎ型ＡｌＩｎＡｓ電子供
給層１０５，アンドープＡｌＩｎＡｓショットキー形成
層１０６，及びシリコンドープｎ型ＩｎＧａＡｓコンタ
クト層１０７を順次エピタキシャル成長する。このとき
の成長温度は約５００℃である。
ＨＥＭＴの基本的な製造工程を示す図である。まず、図
１５(a) に示すように、ＩｎＰ基板１０１上に、分子線
エピタキシー法（以下、ＭＢＥ法という）によりアンド
ープＡｌＩｎＡｓバッファ層１０２，アンドープＩｎＧ
ａＡｓチャネル層１０３，アンドープＡｌＩｎＡｓスペ
ーサ層１０４，シリコンドープｎ型ＡｌＩｎＡｓ電子供
給層１０５，アンドープＡｌＩｎＡｓショットキー形成
層１０６，及びシリコンドープｎ型ＩｎＧａＡｓコンタ
クト層１０７を順次エピタキシャル成長する。このとき
の成長温度は約５００℃である。
【０００５】エピタキシャル成長の後、図１５(b) に示
すように、エピタキシャル成長層をエッチングにより島
状に分割してアイソレーションを行ない、その後、図１
５(c) に示すように、ソース，ドレイン電極１０８，１
０９を形成する。
すように、エピタキシャル成長層をエッチングにより島
状に分割してアイソレーションを行ない、その後、図１
５(c) に示すように、ソース，ドレイン電極１０８，１
０９を形成する。
【０００６】次に、ソース領域とドレイン領域の間にコ
ンタクト層１０７を貫通してショットキー形成層１０６
に達する所定深さのストライプ状のリセス溝１１１を、
写真製版，及びエッチングの技術を用いて形成する。
ンタクト層１０７を貫通してショットキー形成層１０６
に達する所定深さのストライプ状のリセス溝１１１を、
写真製版，及びエッチングの技術を用いて形成する。
【０００７】次に、ウエハ全面にレジスト１３０を塗布
し、２８０℃，１時間のベークを行なった後、電子線露
光（ＥＢ露光）技術を用いて、該レジスト１３０のリセ
ス溝１１１内の部分に細線状の開口部１３１を形成す
る。この後さらにウエハ全面にレジスト１４０を塗布
し、該レジスト１４１に、写真製版技術を用いて、開口
部１３１よりも幅の広いストライプ状の開口部１４１を
形成する（図１５(d) ）。そして、該レジスト１３０，
１４０をマスクとして用い、スパッタによりＰｔ系金属
を、又はＴｉ／Ａｌ／Ａｕを順に堆積してゲート電極１
１０を形成し、その後レジストを除去する（図１５(e)
）。
し、２８０℃，１時間のベークを行なった後、電子線露
光（ＥＢ露光）技術を用いて、該レジスト１３０のリセ
ス溝１１１内の部分に細線状の開口部１３１を形成す
る。この後さらにウエハ全面にレジスト１４０を塗布
し、該レジスト１４１に、写真製版技術を用いて、開口
部１３１よりも幅の広いストライプ状の開口部１４１を
形成する（図１５(d) ）。そして、該レジスト１３０，
１４０をマスクとして用い、スパッタによりＰｔ系金属
を、又はＴｉ／Ａｌ／Ａｕを順に堆積してゲート電極１
１０を形成し、その後レジストを除去する（図１５(e)
）。
【０００８】この後、プラズマＣＶＤ法を用いてシリコ
ン酸化膜等からなるパッシベーション膜１２０をウエハ
全面に形成し、さらに、該パッシベーション膜１２０の
ソース，ドレイン電極１０８，１０９上の部分にコンタ
クト用の開口部１２１を形成することにより、図１５
(f) に示すＨＥＭＴが完成する。
ン酸化膜等からなるパッシベーション膜１２０をウエハ
全面に形成し、さらに、該パッシベーション膜１２０の
ソース，ドレイン電極１０８，１０９上の部分にコンタ
クト用の開口部１２１を形成することにより、図１５
(f) に示すＨＥＭＴが完成する。
【０００９】次に、動作について説明する。図１４は図
１２に示すＨＥＭＴのバンド構造を示す図である。図に
おいて、図１２と同一符号は同一又は相当部分であり、
Ｅcは伝導帯端、Ｅf はフェルミレベルを示している。
ソース電極１０８を接地し、ドレイン電極１０９に正の
電圧を印加すると、ｎ型ＡｌＩｎＡｓ電子供給層１０５
中のイオン化したドナー１４０からＩｎＧａＡｓ動作層
１０３に電子が供給され、これによりＩｎＧａＡｓ動作
層１０３とＡｌＩｎＡｓスペーサ層１０４との界面に形
成される三角ポテンシャル１５０に二次元電子ガスが形
成され、この二次元電子ガスを介してソース，ドレイン
間に電流が流れる。
１２に示すＨＥＭＴのバンド構造を示す図である。図に
おいて、図１２と同一符号は同一又は相当部分であり、
Ｅcは伝導帯端、Ｅf はフェルミレベルを示している。
ソース電極１０８を接地し、ドレイン電極１０９に正の
電圧を印加すると、ｎ型ＡｌＩｎＡｓ電子供給層１０５
中のイオン化したドナー１４０からＩｎＧａＡｓ動作層
１０３に電子が供給され、これによりＩｎＧａＡｓ動作
層１０３とＡｌＩｎＡｓスペーサ層１０４との界面に形
成される三角ポテンシャル１５０に二次元電子ガスが形
成され、この二次元電子ガスを介してソース，ドレイン
間に電流が流れる。
【００１０】ここで、ゲート電極１１０に印加するゲー
ト電圧を負側に増大させると上記ゲート下の二次元電子
ガスの減少によりドレイン電流は減少し、正側に増大さ
せると上記ゲート下の二次元電子ガスの増大によりドレ
イン電流が増加し、このようにしてＦＥＴ動作を行なわ
せることができる。
ト電圧を負側に増大させると上記ゲート下の二次元電子
ガスの減少によりドレイン電流は減少し、正側に増大さ
せると上記ゲート下の二次元電子ガスの増大によりドレ
イン電流が増加し、このようにしてＦＥＴ動作を行なわ
せることができる。
【００１１】
【発明が解決しようとする課題】従来の半導体装置は、
上述のように、その電子供給層にＡｌＩｎＡｓ層を用い
ているが、ＡｌＩｎＡｓは熱的に不安定な材料であるこ
とがわかっている。図１６は図１２に示す構造の半導体
装置を窒素雰囲気中で熱処理したときのシートキャリア
濃度の変化を示す図であり、横軸に熱処理温度を、縦軸
にシートキャリア濃度をとっている。各温度での熱処理
時間は３分である。図に示すように、電子供給層にＡｌ
ＩｎＡｓ層を用いた従来の半導体装置では、比較的低温
の熱処理で急激にシートキャリア濃度が減少している。
一方、ＨＥＭＴの製造工程は、結晶成長工程後に、ソー
ス，ドレイン電極をコンタクト層と合金化するための熱
処理，ＥＢ露光用レジストのベーク，パッシベーション
膜の形成等、素子を加熱する必要のある工程を多く含ん
でいるが、上述のようにＡｌＩｎＡｓが熱的に不安定な
材料であるため、従来の半導体装置製造工程では、特性
の劣化を招かないためには、加熱を必要とする工程を、
ＡｌＩｎＡｓ電子供給層のシートキャリア濃度が所定値
以下に減少しないような低温で行なう必要があり、この
ため特性の優れた半導体装置の製作が困難となるという
問題点があった。また、一般に、完成したデバイスを例
えば２００℃の高温雰囲気中に所定時間保持した後に電
気的特性を測定することによって、半導体装置の信頼性
のテストを行なうが、従来の半導体装置では、この高温
雰囲気中の保持によって特性の劣化が生じてしまってお
り、その信頼性は極めて乏しいという問題点があった。
上述のように、その電子供給層にＡｌＩｎＡｓ層を用い
ているが、ＡｌＩｎＡｓは熱的に不安定な材料であるこ
とがわかっている。図１６は図１２に示す構造の半導体
装置を窒素雰囲気中で熱処理したときのシートキャリア
濃度の変化を示す図であり、横軸に熱処理温度を、縦軸
にシートキャリア濃度をとっている。各温度での熱処理
時間は３分である。図に示すように、電子供給層にＡｌ
ＩｎＡｓ層を用いた従来の半導体装置では、比較的低温
の熱処理で急激にシートキャリア濃度が減少している。
一方、ＨＥＭＴの製造工程は、結晶成長工程後に、ソー
ス，ドレイン電極をコンタクト層と合金化するための熱
処理，ＥＢ露光用レジストのベーク，パッシベーション
膜の形成等、素子を加熱する必要のある工程を多く含ん
でいるが、上述のようにＡｌＩｎＡｓが熱的に不安定な
材料であるため、従来の半導体装置製造工程では、特性
の劣化を招かないためには、加熱を必要とする工程を、
ＡｌＩｎＡｓ電子供給層のシートキャリア濃度が所定値
以下に減少しないような低温で行なう必要があり、この
ため特性の優れた半導体装置の製作が困難となるという
問題点があった。また、一般に、完成したデバイスを例
えば２００℃の高温雰囲気中に所定時間保持した後に電
気的特性を測定することによって、半導体装置の信頼性
のテストを行なうが、従来の半導体装置では、この高温
雰囲気中の保持によって特性の劣化が生じてしまってお
り、その信頼性は極めて乏しいという問題点があった。
【００１２】また、従来の半導体装置では、ソース・ド
レイン電極にＡｕＧｅ系金属を用いているが、この材料
を用いた場合、ｎ型ＩｎＧａＡｓコンタクト層と電極を
合金化するための熱処理（アニール）を行なうと、コン
タクト抵抗が増加するという問題があった。図１７はｎ
型ＩｎＧａＡｓコンタクト層上に形成する電極をＡｕＧ
ｅ系材料，及びＴｉ系材料とした半導体装置を熱処理し
た際の、熱処理温度とコンタクト抵抗の関係を示す図で
あり、横軸に熱処理温度を、縦軸にコンタクト抵抗Ｒc
をとっている。図において、◇印が電極をＡｕＧｅ系材
料とした半導体装置のコンタクト抵抗の変化を、□印が
電極をＴｉ系材料とした半導体装置のコンタクト抵抗の
変化を示している。図からわかるように、ｎ型ＩｎＧａ
Ａｓコンタクト層上に形成する電極がＡｕＧｅ系材料や
Ｔｉ系材料である場合、３００℃よりも高い温度で熱処
理をすると、コンタクト抵抗Ｒc は著しい上昇を示して
いる。
レイン電極にＡｕＧｅ系金属を用いているが、この材料
を用いた場合、ｎ型ＩｎＧａＡｓコンタクト層と電極を
合金化するための熱処理（アニール）を行なうと、コン
タクト抵抗が増加するという問題があった。図１７はｎ
型ＩｎＧａＡｓコンタクト層上に形成する電極をＡｕＧ
ｅ系材料，及びＴｉ系材料とした半導体装置を熱処理し
た際の、熱処理温度とコンタクト抵抗の関係を示す図で
あり、横軸に熱処理温度を、縦軸にコンタクト抵抗Ｒc
をとっている。図において、◇印が電極をＡｕＧｅ系材
料とした半導体装置のコンタクト抵抗の変化を、□印が
電極をＴｉ系材料とした半導体装置のコンタクト抵抗の
変化を示している。図からわかるように、ｎ型ＩｎＧａ
Ａｓコンタクト層上に形成する電極がＡｕＧｅ系材料や
Ｔｉ系材料である場合、３００℃よりも高い温度で熱処
理をすると、コンタクト抵抗Ｒc は著しい上昇を示して
いる。
【００１３】以上のように、従来の半導体装置では、特
性の劣化を招かないためには低温の製造プロセスを用い
なければならず、製作が難しいという問題点があり、ま
た高温で劣化することから信頼性の観点から大きな問題
があった。
性の劣化を招かないためには低温の製造プロセスを用い
なければならず、製作が難しいという問題点があり、ま
た高温で劣化することから信頼性の観点から大きな問題
があった。
【００１４】この発明は上記のような問題点を解消する
ためになされたもので、高温プロセスで作製でき、高温
保存後においても安定した特性が得られる、二次元電子
ガスを利用する半導体装置を得ることを目的とする。
ためになされたもので、高温プロセスで作製でき、高温
保存後においても安定した特性が得られる、二次元電子
ガスを利用する半導体装置を得ることを目的とする。
【００１５】
【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に配置された、その層内に二次元電
子ガスが形成される極低不純物濃度のＩｎＧａＡｓ動作
層と、該動作層に接して配置された、動作層を構成する
材料よりも電子親和力の小さい材料からなる極低不純物
濃度のスペーサ層と、該スペーサ層の上記動作層と接す
る面とは反対側の面に接して配置された高濃度のｎ型不
純物を有する極薄のＩｎＧａＡｓ電子供給層とを備えた
ものである。
置は、半導体基板上に配置された、その層内に二次元電
子ガスが形成される極低不純物濃度のＩｎＧａＡｓ動作
層と、該動作層に接して配置された、動作層を構成する
材料よりも電子親和力の小さい材料からなる極低不純物
濃度のスペーサ層と、該スペーサ層の上記動作層と接す
る面とは反対側の面に接して配置された高濃度のｎ型不
純物を有する極薄のＩｎＧａＡｓ電子供給層とを備えた
ものである。
【００１６】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、ＡｌＩｎＡｓからなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層とを備
えたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、ＡｌＩｎＡｓからなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層とを備
えたものである。
【００１７】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される不純物濃度が１０16cm-3オーダー以下の濃度で
あるＩｎＧａＡｓ動作層と、該動作層に接して配置され
た、動作層を構成する材料よりも電子親和力の小さい材
料からなる不純物濃度が１０16cm-3オーダー以下の濃度
であるスペーサ層と、該スペーサ層の上記動作層と接す
る面とは反対側の面に接して配置された高濃度のｎ型不
純物を有する極薄のＩｎＧａＡｓ電子供給層とを備えた
ものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される不純物濃度が１０16cm-3オーダー以下の濃度で
あるＩｎＧａＡｓ動作層と、該動作層に接して配置され
た、動作層を構成する材料よりも電子親和力の小さい材
料からなる不純物濃度が１０16cm-3オーダー以下の濃度
であるスペーサ層と、該スペーサ層の上記動作層と接す
る面とは反対側の面に接して配置された高濃度のｎ型不
純物を有する極薄のＩｎＧａＡｓ電子供給層とを備えた
ものである。
【００１８】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る層厚が約１ｎｍであるＩｎＧａＡｓ電子供給層とを備
えたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る層厚が約１ｎｍであるＩｎＧａＡｓ電子供給層とを備
えたものである。
【００１９】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された，その全体にｎ型不純物が
ドープされたものであり、そのｎ型不純物の濃度が４×
１０18cm-3以上の濃度である極薄のＩｎＧａＡｓ電子供
給層とを備えたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された，その全体にｎ型不純物が
ドープされたものであり、そのｎ型不純物の濃度が４×
１０18cm-3以上の濃度である極薄のＩｎＧａＡｓ電子供
給層とを備えたものである。
【００２０】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された，極低不純物濃度のＩｎＧ
ａＡｓ層中にｎ型不純物をアトミックプレーナドーピン
グすることによって形成されたプレーナドープｎ型層を
含む極薄のＩｎＧａＡｓ電子供給層とを備えたものであ
る。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された，極低不純物濃度のＩｎＧ
ａＡｓ層中にｎ型不純物をアトミックプレーナドーピン
グすることによって形成されたプレーナドープｎ型層を
含む極薄のＩｎＧａＡｓ電子供給層とを備えたものであ
る。
【００２１】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された，極低不純物濃度のＩｎＧ
ａＡｓ層中にｎ型不純物をアトミックプレーナドーピン
グすることによって形成されたシートキャリア濃度が１
０12cm-2オーダーであるプレーナドープｎ型層を含む層
厚が約１ｎｍのＩｎＧａＡｓ電子供給層とを備えたもの
である。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された，極低不純物濃度のＩｎＧ
ａＡｓ層中にｎ型不純物をアトミックプレーナドーピン
グすることによって形成されたシートキャリア濃度が１
０12cm-2オーダーであるプレーナドープｎ型層を含む層
厚が約１ｎｍのＩｎＧａＡｓ電子供給層とを備えたもの
である。
【００２２】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る極薄のＩｎＧａＡｓ電子供給層とを備え、上記電子供
給層のＩｎとＧａの組成比を、上記動作層のＩｎとＧａ
の組成比に比較してＧａ成分が多いものとしたものであ
る。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る極薄のＩｎＧａＡｓ電子供給層とを備え、上記電子供
給層のＩｎとＧａの組成比を、上記動作層のＩｎとＧａ
の組成比に比較してＧａ成分が多いものとしたものであ
る。
【００２３】また、この発明に係る半導体装置は、Ｉｎ
Ｐ半導体基板上に配置された、その層内に二次元電子ガ
スが形成される極低不純物濃度のＩｎy Ｇａ1-y Ａｓ
（０．５３＜ｙ＜１）動作層と、該動作層に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎx Ｇ
ａ1-x Ａｓ（０＜ｘ＜０．５３）電子供給層とを備えた
ものである。
Ｐ半導体基板上に配置された、その層内に二次元電子ガ
スが形成される極低不純物濃度のＩｎy Ｇａ1-y Ａｓ
（０．５３＜ｙ＜１）動作層と、該動作層に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎx Ｇ
ａ1-x Ａｓ（０＜ｘ＜０．５３）電子供給層とを備えた
ものである。
【００２４】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備えたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備えたものである。
【００２５】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備えたもの
である。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備えたもの
である。
【００２６】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる，不純物濃度
が１０16cm-3オーダー以下の濃度であるショットキー形
成層と、該ショットキー形成層上に配置された、該ショ
ットキー形成層とショットキー接合を形成するゲート電
極と、上記ショットキー形成層上に、上記ゲート電極を
挟んで対向して配置された高濃度のｎ型不純物を有する
ＩｎＧａＡｓコンタクト層と、該コンタクト層上に配置
されたソース，及びドレイン電極とを備えたものであ
る。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる，不純物濃度
が１０16cm-3オーダー以下の濃度であるショットキー形
成層と、該ショットキー形成層上に配置された、該ショ
ットキー形成層とショットキー接合を形成するゲート電
極と、上記ショットキー形成層上に、上記ゲート電極を
挟んで対向して配置された高濃度のｎ型不純物を有する
ＩｎＧａＡｓコンタクト層と、該コンタクト層上に配置
されたソース，及びドレイン電極とを備えたものであ
る。
【００２７】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる，不純物濃度が１０16cm-3
オーダー以下の濃度であるショットキー形成層と、該シ
ョットキー形成層上に配置された、該ショットキー形成
層とショットキー接合を形成するゲート電極と、上記シ
ョットキー形成層上に、上記ゲート電極を挟んで対向し
て配置された高濃度のｎ型不純物を有するＩｎＧａＡｓ
コンタクト層と、該コンタクト層上に配置されたソー
ス，及びドレイン電極とを備えたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる，不純物濃度が１０16cm-3
オーダー以下の濃度であるショットキー形成層と、該シ
ョットキー形成層上に配置された、該ショットキー形成
層とショットキー接合を形成するゲート電極と、上記シ
ョットキー形成層上に、上記ゲート電極を挟んで対向し
て配置された高濃度のｎ型不純物を有するＩｎＧａＡｓ
コンタクト層と、該コンタクト層上に配置されたソー
ス，及びドレイン電極とを備えたものである。
【００２８】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含むものとしたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含むものとしたものである。
【００２９】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含むものとしたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含むものとしたものである。
【００３０】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層上にＡｕからなる層を含むものと
したものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層上にＡｕからなる層を含むものと
したものである。
【００３１】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層上にＡｕからなる層を含むものとしたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層上にＡｕからなる層を含むものとしたものである。
【００３２】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含むものとし、かつ上記コンタクト層
を、上記ソース，及びドレイン電極との界面近傍に、ｎ
型不純物がアトミックプレーナドーピングされたものと
したものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含むものとし、かつ上記コンタクト層
を、上記ソース，及びドレイン電極との界面近傍に、ｎ
型不純物がアトミックプレーナドーピングされたものと
したものである。
【００３３】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含むものとし、かつ上記コンタクト層を、上記ソース，
及びドレイン電極との界面近傍に、ｎ型不純物がアトミ
ックプレーナドーピングされたものとしたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含むものとし、かつ上記コンタクト層を、上記ソース，
及びドレイン電極との界面近傍に、ｎ型不純物がアトミ
ックプレーナドーピングされたものとしたものである。
【００３４】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含むものとし、かつ上記コンタクト層
を、上記ショットキー形成層との界面に、ｎ型不純物を
アトミックプレーナドーピングすることによって形成さ
れたプレーナドープｎ型層を含むものとしたものであ
る。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側とは反対側の面に接して配置
された、動作層を構成する材料よりも電子親和力の小さ
い材料からなる極低不純物濃度のスペーサ層と、該スペ
ーサ層の上記動作層と接する面とは反対側の面に接して
配置された高濃度のｎ型不純物を有する極薄のＩｎＧａ
Ａｓ電子供給層と、該電子供給層上に配置された、上記
動作層を構成する材料よりも電子親和力が小さくかつシ
ョットキー接合を形成可能な材料からなる極低不純物濃
度のショットキー形成層と、該ショットキー形成層上に
配置された、該ショットキー形成層とショットキー接合
を形成するゲート電極と、上記ショットキー形成層上
に、上記ゲート電極を挟んで対向して配置された高濃度
のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、該
コンタクト層上に配置されたソース，及びドレイン電極
とを備え、上記ソース，及びドレイン電極を、上記コン
タクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層を含むものとし、かつ上記コンタクト層
を、上記ショットキー形成層との界面に、ｎ型不純物を
アトミックプレーナドーピングすることによって形成さ
れたプレーナドープｎ型層を含むものとしたものであ
る。
【００３５】また、この発明に係る半導体装置は、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含むものとし、かつ上記コンタクト層を、上記ショット
キー形成層との界面に、ｎ型不純物をアトミックプレー
ナドーピングすることによって形成されたプレーナドー
プｎ型層を含むものとしたものである。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層の上記基板に面する側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、上記動作層上に配置された、上記動作層を構成
する材料よりも電子親和力が小さくかつショットキー接
合を形成可能な材料からなる極低不純物濃度のショット
キー形成層と、該ショットキー形成層上に配置された、
該ショットキー形成層とショットキー接合を形成するゲ
ート電極と、上記ショットキー形成層上に、上記ゲート
電極を挟んで対向して配置された高濃度のｎ型不純物を
有するＩｎＧａＡｓコンタクト層と、該コンタクト層上
に配置されたソース，及びドレイン電極とを備え、上記
ソース，及びドレイン電極を、上記コンタクト層と接す
る側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を
含むものとし、かつ上記コンタクト層を、上記ショット
キー形成層との界面に、ｎ型不純物をアトミックプレー
ナドーピングすることによって形成されたプレーナドー
プｎ型層を含むものとしたものである。
【００３６】また、この発明に係る半導体装置は、高濃
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含むものとしたものである。
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含むものとしたものである。
【００３７】また、この発明に係る半導体装置は、高濃
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層上にＡｕからなる層を含むものと
したものである。
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層上にＡｕからなる層を含むものと
したものである。
【００３８】また、この発明に係る半導体装置は、高濃
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含むものとし、かつ上記コンタクト層
を、上記電極との界面近傍に、ｎ型不純物がアトミック
プレーナドーピングされたものとしたものである。
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含むものとし、かつ上記コンタクト層
を、上記電極との界面近傍に、ｎ型不純物がアトミック
プレーナドーピングされたものとしたものである。
【００３９】また、この発明に係る半導体装置は、高濃
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含むものとし、かつ上記コンタクト層
を、その下層に配置される該コンタクトと異なる半導体
からなる層との界面に、ｎ型不純物をアトミックプレー
ナドーピングすることによって形成されたプレーナドー
プｎ型層を含むものとしたものである。
度のｎ型不純物を有するＩｎＧａＡｓコンタクト層と、
該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、上記オーミック電極を、上記コ
ンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系
金属からなる層を含むものとし、かつ上記コンタクト層
を、その下層に配置される該コンタクトと異なる半導体
からなる層との界面に、ｎ型不純物をアトミックプレー
ナドーピングすることによって形成されたプレーナドー
プｎ型層を含むものとしたものである。
【００４０】
【作用】この発明においては、半導体基板上に配置され
た、その層内に二次元電子ガスが形成される極低不純物
濃度のＩｎＧａＡｓ動作層と、該動作層に接して配置さ
れた、動作層を構成する材料よりも電子親和力の小さい
材料からなる極低不純物濃度のスペーサ層と、該スペー
サ層の上記動作層と接する面とは反対側の面に接して配
置された高濃度のｎ型不純物を有する極薄のＩｎＧａＡ
ｓ電子供給層とを備えた構成としたから、素子を加熱す
ることによる特性の劣化を低減することができ、熱的安
定性に優れた、信頼性の高い半導体装置を容易に実現で
きる。
た、その層内に二次元電子ガスが形成される極低不純物
濃度のＩｎＧａＡｓ動作層と、該動作層に接して配置さ
れた、動作層を構成する材料よりも電子親和力の小さい
材料からなる極低不純物濃度のスペーサ層と、該スペー
サ層の上記動作層と接する面とは反対側の面に接して配
置された高濃度のｎ型不純物を有する極薄のＩｎＧａＡ
ｓ電子供給層とを備えた構成としたから、素子を加熱す
ることによる特性の劣化を低減することができ、熱的安
定性に優れた、信頼性の高い半導体装置を容易に実現で
きる。
【００４１】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、ＡｌＩｎＡｓからなる極低不純物濃度
のスペーサ層と、該スペーサ層の上記動作層と接する面
とは反対側の面に接して配置された高濃度のｎ型不純物
を有する極薄のＩｎＧａＡｓ電子供給層とを備えた構成
としたから、素子を加熱することによる特性の劣化を低
減することができ、熱的安定性に優れた、信頼性の高い
半導体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、ＡｌＩｎＡｓからなる極低不純物濃度
のスペーサ層と、該スペーサ層の上記動作層と接する面
とは反対側の面に接して配置された高濃度のｎ型不純物
を有する極薄のＩｎＧａＡｓ電子供給層とを備えた構成
としたから、素子を加熱することによる特性の劣化を低
減することができ、熱的安定性に優れた、信頼性の高い
半導体装置を容易に実現できる。
【００４２】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
不純物濃度が１０16cm-3オーダー以下の濃度であるＩｎ
ＧａＡｓ動作層と、該動作層に接して配置された、動作
層を構成する材料よりも電子親和力の小さい材料からな
る不純物濃度が１０16cm-3オーダー以下の濃度であるス
ペーサ層と、該スペーサ層の上記動作層と接する面とは
反対側の面に接して配置された高濃度のｎ型不純物を有
する極薄のＩｎＧａＡｓ電子供給層とを備えた構成とし
たから、素子を加熱することによる特性の劣化を低減す
ることができ、熱的安定性に優れた、信頼性の高い半導
体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
不純物濃度が１０16cm-3オーダー以下の濃度であるＩｎ
ＧａＡｓ動作層と、該動作層に接して配置された、動作
層を構成する材料よりも電子親和力の小さい材料からな
る不純物濃度が１０16cm-3オーダー以下の濃度であるス
ペーサ層と、該スペーサ層の上記動作層と接する面とは
反対側の面に接して配置された高濃度のｎ型不純物を有
する極薄のＩｎＧａＡｓ電子供給層とを備えた構成とし
たから、素子を加熱することによる特性の劣化を低減す
ることができ、熱的安定性に優れた、信頼性の高い半導
体装置を容易に実現できる。
【００４３】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された高濃度のｎ型不純物を有する層厚
が約１ｎｍであるＩｎＧａＡｓ電子供給層とを備えた構
成としたから、素子を加熱することによる特性の劣化を
低減することができ、熱的安定性に優れた、信頼性の高
い半導体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された高濃度のｎ型不純物を有する層厚
が約１ｎｍであるＩｎＧａＡｓ電子供給層とを備えた構
成としたから、素子を加熱することによる特性の劣化を
低減することができ、熱的安定性に優れた、信頼性の高
い半導体装置を容易に実現できる。
【００４４】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された，その全体にｎ型不純物がドープ
されたものであり、そのｎ型不純物の濃度が４×１０18
cm-3以上の濃度である極薄のＩｎＧａＡｓ電子供給層と
を備えた構成としたから、素子を加熱することによる特
性の劣化を低減することができ、熱的安定性に優れた、
信頼性の高い半導体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された，その全体にｎ型不純物がドープ
されたものであり、そのｎ型不純物の濃度が４×１０18
cm-3以上の濃度である極薄のＩｎＧａＡｓ電子供給層と
を備えた構成としたから、素子を加熱することによる特
性の劣化を低減することができ、熱的安定性に優れた、
信頼性の高い半導体装置を容易に実現できる。
【００４５】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された，極低不純物濃度のＩｎＧａＡｓ
層中にｎ型不純物をアトミックプレーナドーピングする
ことによって形成されたプレーナドープｎ型層を含む極
薄のＩｎＧａＡｓ電子供給層とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的に安定で、かつ優れた特性を有する半導
体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された，極低不純物濃度のＩｎＧａＡｓ
層中にｎ型不純物をアトミックプレーナドーピングする
ことによって形成されたプレーナドープｎ型層を含む極
薄のＩｎＧａＡｓ電子供給層とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的に安定で、かつ優れた特性を有する半導
体装置を容易に実現できる。
【００４６】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された，極低不純物濃度のＩｎＧａＡｓ
層中にｎ型不純物をアトミックプレーナドーピングする
ことによって形成されたシートキャリア濃度が１０12cm
-2オーダーであるプレーナドープｎ型層を含む層厚が約
１ｎｍのＩｎＧａＡｓ電子供給層とを備えた構成とした
から、素子を加熱することによる特性の劣化を低減する
ことができ、熱的に安定で、かつ優れた特性を有する半
導体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された，極低不純物濃度のＩｎＧａＡｓ
層中にｎ型不純物をアトミックプレーナドーピングする
ことによって形成されたシートキャリア濃度が１０12cm
-2オーダーであるプレーナドープｎ型層を含む層厚が約
１ｎｍのＩｎＧａＡｓ電子供給層とを備えた構成とした
から、素子を加熱することによる特性の劣化を低減する
ことができ、熱的に安定で、かつ優れた特性を有する半
導体装置を容易に実現できる。
【００４７】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された高濃度のｎ型不純物を有する極薄
のＩｎＧａＡｓ電子供給層とを備え、上記電子供給層の
ＩｎとＧａの組成比を、上記動作層のＩｎとＧａの組成
比に比較してＧａ成分が多いものとしたから、高い二次
元電子ガス濃度を得ることができ、熱的に安定で、かつ
優れた特性を有する半導体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接
して配置された、動作層を構成する材料よりも電子親和
力の小さい材料からなる極低不純物濃度のスペーサ層
と、該スペーサ層の上記動作層と接する面とは反対側の
面に接して配置された高濃度のｎ型不純物を有する極薄
のＩｎＧａＡｓ電子供給層とを備え、上記電子供給層の
ＩｎとＧａの組成比を、上記動作層のＩｎとＧａの組成
比に比較してＧａ成分が多いものとしたから、高い二次
元電子ガス濃度を得ることができ、熱的に安定で、かつ
優れた特性を有する半導体装置を容易に実現できる。
【００４８】また、この発明においては、ＩｎＰ半導体
基板上に配置された、その層内に二次元電子ガスが形成
される極低不純物濃度のＩｎy Ｇａ1-y Ａｓ（０．５３
＜ｙ＜１）動作層と、該動作層に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎx Ｇａ1-x Ａｓ
（０＜ｘ＜０．５３）電子供給層とを備えた構成とした
から、高い二次元電子ガス濃度を得ることができ、熱的
に安定で、かつ優れた特性を有する半導体装置を容易に
実現できる。
基板上に配置された、その層内に二次元電子ガスが形成
される極低不純物濃度のＩｎy Ｇａ1-y Ａｓ（０．５３
＜ｙ＜１）動作層と、該動作層に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎx Ｇａ1-x Ａｓ
（０＜ｘ＜０．５３）電子供給層とを備えた構成とした
から、高い二次元電子ガス濃度を得ることができ、熱的
に安定で、かつ優れた特性を有する半導体装置を容易に
実現できる。
【００４９】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備えた
構成としたから、素子を加熱することによる特性の劣化
を低減することができ、熱的安定性に優れた、信頼性の
高い半導体装置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備えた
構成としたから、素子を加熱することによる特性の劣化
を低減することができ、熱的安定性に優れた、信頼性の
高い半導体装置を容易に実現できる。
【００５０】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的安定性に優れた、信頼性の高い半導体装
置を容易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的安定性に優れた、信頼性の高い半導体装
置を容易に実現できる。
【００５１】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる，不純物濃度が１０16
cm-3オーダー以下の濃度であるショットキー形成層と、
該ショットキー形成層上に配置された、該ショットキー
形成層とショットキー接合を形成するゲート電極と、上
記ショットキー形成層上に、上記ゲート電極を挟んで対
向して配置された高濃度のｎ型不純物を有するＩｎＧａ
Ａｓコンタクト層と、該コンタクト層上に配置されたソ
ース，及びドレイン電極とを備えた構成としたから、素
子を加熱することによる特性の劣化を低減することがで
き、熱的安定性に優れた、信頼性の高い半導体装置を容
易に実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる，不純物濃度が１０16
cm-3オーダー以下の濃度であるショットキー形成層と、
該ショットキー形成層上に配置された、該ショットキー
形成層とショットキー接合を形成するゲート電極と、上
記ショットキー形成層上に、上記ゲート電極を挟んで対
向して配置された高濃度のｎ型不純物を有するＩｎＧａ
Ａｓコンタクト層と、該コンタクト層上に配置されたソ
ース，及びドレイン電極とを備えた構成としたから、素
子を加熱することによる特性の劣化を低減することがで
き、熱的安定性に優れた、信頼性の高い半導体装置を容
易に実現できる。
【００５２】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる，不純物濃度が１０16cm-3オーダー
以下の濃度であるショットキー形成層と、該ショットキ
ー形成層上に配置された、該ショットキー形成層とショ
ットキー接合を形成するゲート電極と、上記ショットキ
ー形成層上に、上記ゲート電極を挟んで対向して配置さ
れた高濃度のｎ型不純物を有するＩｎＧａＡｓコンタク
ト層と、該コンタクト層上に配置されたソース，及びド
レイン電極とを備えた構成としたから、素子を加熱する
ことによる特性の劣化を低減することができ、熱的安定
性に優れた、信頼性の高い半導体装置を容易に実現でき
る。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる，不純物濃度が１０16cm-3オーダー
以下の濃度であるショットキー形成層と、該ショットキ
ー形成層上に配置された、該ショットキー形成層とショ
ットキー接合を形成するゲート電極と、上記ショットキ
ー形成層上に、上記ゲート電極を挟んで対向して配置さ
れた高濃度のｎ型不純物を有するＩｎＧａＡｓコンタク
ト層と、該コンタクト層上に配置されたソース，及びド
レイン電極とを備えた構成としたから、素子を加熱する
ことによる特性の劣化を低減することができ、熱的安定
性に優れた、信頼性の高い半導体装置を容易に実現でき
る。
【００５３】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとしたから、素子を加熱することによる特
性の劣化を低減することができ、熱的安定性に優れた、
信頼性の高い半導体装置を容易に実現することができ
る。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとしたから、素子を加熱することによる特
性の劣化を低減することができ、熱的安定性に優れた、
信頼性の高い半導体装置を容易に実現することができ
る。
【００５４】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
としたから、素子を加熱することによる特性の劣化を低
減することができ、熱的安定性に優れた、信頼性の高い
半導体装置を容易に実現することができる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
としたから、素子を加熱することによる特性の劣化を低
減することができ、熱的安定性に優れた、信頼性の高い
半導体装置を容易に実現することができる。
【００５５】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属か
らなる層上にＡｕからなる層を含むものとしたから、熱
的に安定で、かつ優れた特性を有する半導体装置を実現
できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属か
らなる層上にＡｕからなる層を含むものとしたから、熱
的に安定で、かつ優れた特性を有する半導体装置を実現
できる。
【００５６】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含み、か
つ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層上に
Ａｕからなる層を含むものとしたから、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含み、か
つ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層上に
Ａｕからなる層を含むものとしたから、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる。
【００５７】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ソー
ス，及びドレイン電極との界面近傍に、ｎ型不純物がア
トミックプレーナドーピングされたものとしたから、良
好なコンタクトをとることができ、熱的に安定で、かつ
優れた特性を有する半導体装置を実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ソー
ス，及びドレイン電極との界面近傍に、ｎ型不純物がア
トミックプレーナドーピングされたものとしたから、良
好なコンタクトをとることができ、熱的に安定で、かつ
優れた特性を有する半導体装置を実現できる。
【００５８】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ソース，及びドレ
イン電極との界面近傍に、ｎ型不純物がアトミックプレ
ーナドーピングされたものとしたから、良好なコンタク
トをとることができ、熱的に安定で、かつ優れた特性を
有する半導体装置を実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ソース，及びドレ
イン電極との界面近傍に、ｎ型不純物がアトミックプレ
ーナドーピングされたものとしたから、良好なコンタク
トをとることができ、熱的に安定で、かつ優れた特性を
有する半導体装置を実現できる。
【００５９】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ショ
ットキー形成層との界面に、ｎ型不純物をアトミックプ
レーナドーピングすることによって形成されたプレーナ
ドープｎ型層を含むものとしたから、コンタクト層とシ
ョットキー形成層間の抵抗を低減され、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ショ
ットキー形成層との界面に、ｎ型不純物をアトミックプ
レーナドーピングすることによって形成されたプレーナ
ドープｎ型層を含むものとしたから、コンタクト層とシ
ョットキー形成層間の抵抗を低減され、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる。
【００６０】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ショットキー形成
層との界面に、ｎ型不純物をアトミックプレーナドーピ
ングすることによって形成されたプレーナドープｎ型層
を含むものとしたから、コンタクト層とショットキー形
成層間の抵抗を低減され、熱的に安定で、かつ優れた特
性を有する半導体装置を実現できる。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側の面に接して配置された、動作層を構
成する材料よりも電子親和力の小さい材料からなる極低
不純物濃度のスペーサ層と、該スペーサ層の上記動作層
と接する面とは反対側の面に接して配置された高濃度の
ｎ型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、
上記動作層上に配置された、上記動作層を構成する材料
よりも電子親和力が小さくかつショットキー接合を形成
可能な材料からなる極低不純物濃度のショットキー形成
層と、該ショットキー形成層上に配置された、該ショッ
トキー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ショットキー形成
層との界面に、ｎ型不純物をアトミックプレーナドーピ
ングすることによって形成されたプレーナドープｎ型層
を含むものとしたから、コンタクト層とショットキー形
成層間の抵抗を低減され、熱的に安定で、かつ優れた特
性を有する半導体装置を実現できる。
【００６１】また、この発明においては、高濃度のｎ型
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含むものとしたから、熱的に安定な半導体装置
を実現できる。
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含むものとしたから、熱的に安定な半導体装置
を実現できる。
【００６２】また、この発明においては、高濃度のｎ型
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層上にＡｕからなる層を含むものとしたか
ら、熱的に安定で、かつ優れた特性を有する半導体装置
を実現できる。
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金
属からなる層上にＡｕからなる層を含むものとしたか
ら、熱的に安定で、かつ優れた特性を有する半導体装置
を実現できる。
【００６３】また、この発明においては、高濃度のｎ型
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含むものとし、かつ上記コンタクト層を、上記
電極との界面近傍に、ｎ型不純物がアトミックプレーナ
ドーピングされたものとしたから、良好なコンタクトを
とることができ、熱的に安定で、かつ優れた特性を有す
る半導体装置を実現できる。
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含むものとし、かつ上記コンタクト層を、上記
電極との界面近傍に、ｎ型不純物がアトミックプレーナ
ドーピングされたものとしたから、良好なコンタクトを
とることができ、熱的に安定で、かつ優れた特性を有す
る半導体装置を実現できる。
【００６４】また、この発明においては、高濃度のｎ型
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含むものとし、かつ上記コンタクト層を、その
下層に配置される該コンタクトと異なる半導体からなる
層との界面に、ｎ型不純物をアトミックプレーナドーピ
ングすることによって形成されたプレーナドープｎ型層
を含むものとしたから、コンタクト層とショットキー形
成層間の抵抗を低減され、熱的に安定で、かつ優れた特
性を有する半導体装置を実現できる。
不純物を有するＩｎＧａＡｓコンタクト層と、該コンタ
クト層上に形成されたオーミック電極とを有する半導体
装置において、上記オーミック電極を、上記コンタクト
層と接する側にＷ1-x Ｓｉx（０≦ｘ≦１）系金属から
なる層を含むものとし、かつ上記コンタクト層を、その
下層に配置される該コンタクトと異なる半導体からなる
層との界面に、ｎ型不純物をアトミックプレーナドーピ
ングすることによって形成されたプレーナドープｎ型層
を含むものとしたから、コンタクト層とショットキー形
成層間の抵抗を低減され、熱的に安定で、かつ優れた特
性を有する半導体装置を実現できる。
【００６５】
実施例１．以下、本実施例を図について説明する。図１
は本発明の第１の実施例による半導体装置の構造を示す
断面図である。図において、１は半絶縁性ＩｎＰ基板で
ある。層厚２５０ｎｍのアンドープＡｌ0.48Ｉｎ0.52Ａ
ｓバッファ層２は基板１０１上に配置される。層厚５０
ｎｍのアンドープＩｎ0.53Ｇａ0.47Ａｓチャネル層３は
バッファ層２上に配置される。層厚２ｎｍのアンドープ
Ａｌ0.48Ｉｎ0.52Ａｓスペーサ層４はチャネル層３上に
配置され、層厚１ｎｍ，不純物濃度４×１０18cm-3にシ
リコンドープされたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ電子供給
層５はスペーサ層４上に配置される。層厚２０ｎｍのア
ンドープＡｌ0.48Ｉｎ0.52Ａｓショットキー形成層６は
電子供給層５上に配置される。層厚１０ｎｍ，不純物濃
度４×１０18cm-3にシリコンドープされたｎ型Ｉｎ0.53
Ｇａ0.47Ａｓコンタクト層７はショットキー形成層６上
に配置される。リセス溝１１はコンタクト層７を貫通
し、ショットキー形成層６の所定深さに達するように形
成される。ソース電極８，及びドレイン電極９はコンタ
クト層７上に設けられ、ゲート電極１１０はリセス溝１
１の底部のショットキー形成層６上に配置される。リセ
ス溝１１の幅は約０．２μｍであり、ゲート長は約０．
１５μｍである。ここで、アンドープ層は１０16cm-3オ
ーダー以下の極低不純物濃度の層となっている。本実施
例の従来例との相違点は、従来例では電子供給層として
ｎ型ＡｌＩｎＡｓを用いていたのに対し、極薄のｎ型Ｉ
ｎＧａＡｓ層を用いたことにある。
は本発明の第１の実施例による半導体装置の構造を示す
断面図である。図において、１は半絶縁性ＩｎＰ基板で
ある。層厚２５０ｎｍのアンドープＡｌ0.48Ｉｎ0.52Ａ
ｓバッファ層２は基板１０１上に配置される。層厚５０
ｎｍのアンドープＩｎ0.53Ｇａ0.47Ａｓチャネル層３は
バッファ層２上に配置される。層厚２ｎｍのアンドープ
Ａｌ0.48Ｉｎ0.52Ａｓスペーサ層４はチャネル層３上に
配置され、層厚１ｎｍ，不純物濃度４×１０18cm-3にシ
リコンドープされたｎ型Ｉｎ0.53Ｇａ0.47Ａｓ電子供給
層５はスペーサ層４上に配置される。層厚２０ｎｍのア
ンドープＡｌ0.48Ｉｎ0.52Ａｓショットキー形成層６は
電子供給層５上に配置される。層厚１０ｎｍ，不純物濃
度４×１０18cm-3にシリコンドープされたｎ型Ｉｎ0.53
Ｇａ0.47Ａｓコンタクト層７はショットキー形成層６上
に配置される。リセス溝１１はコンタクト層７を貫通
し、ショットキー形成層６の所定深さに達するように形
成される。ソース電極８，及びドレイン電極９はコンタ
クト層７上に設けられ、ゲート電極１１０はリセス溝１
１の底部のショットキー形成層６上に配置される。リセ
ス溝１１の幅は約０．２μｍであり、ゲート長は約０．
１５μｍである。ここで、アンドープ層は１０16cm-3オ
ーダー以下の極低不純物濃度の層となっている。本実施
例の従来例との相違点は、従来例では電子供給層として
ｎ型ＡｌＩｎＡｓを用いていたのに対し、極薄のｎ型Ｉ
ｎＧａＡｓ層を用いたことにある。
【００６６】図２は本実施例による半導体装置のバンド
構造を示す図である。電子供給層としてｎ型ＩｎＧａＡ
ｓを用いると、電子供給層のバンド底はフェルミレベル
Ｅf以下になるが、当該電子供給層を１ｎｍ程度と十分
薄く形成すれば、量子効果によって、図に示すように、
フェルミレベルＥf より高い位置にサブバンドＥ1 が形
成され、イオン化した電子はこのサブバンドＥ1 以下の
エネルギーをとることができないため、電子供給層５は
空乏化することとなり、これによりスペーサ層４と動作
層３の間に二次元電子ガスが誘起され、従来例と同様な
動作を行なわせることが可能となる。
構造を示す図である。電子供給層としてｎ型ＩｎＧａＡ
ｓを用いると、電子供給層のバンド底はフェルミレベル
Ｅf以下になるが、当該電子供給層を１ｎｍ程度と十分
薄く形成すれば、量子効果によって、図に示すように、
フェルミレベルＥf より高い位置にサブバンドＥ1 が形
成され、イオン化した電子はこのサブバンドＥ1 以下の
エネルギーをとることができないため、電子供給層５は
空乏化することとなり、これによりスペーサ層４と動作
層３の間に二次元電子ガスが誘起され、従来例と同様な
動作を行なわせることが可能となる。
【００６７】次に本実施例による半導体装置の熱安定性
について説明する。図３は本実施例による半導体装置を
窒素雰囲気中で加熱したときのシートキャリア濃度の変
化を示す図であり、横軸に熱処理温度を、縦軸にシート
キャリア濃度をとっている。また、図において○印が本
実施例装置のシートキャリア濃度の変化を示しており、
比較のために従来装置のシートキャリア濃度の変化を△
印で示している。ここで各温度における熱処理時間は３
分である。図を見れば明らかなように、従来装置では４
００℃程度の熱処理によりシートキャリア濃度が急激に
低下し、半導体装置の熱安定性が悪い。これに対し、本
実施例装置では、熱処理によるシートキャリア濃度の変
動は少なく、熱的に非常に安定である。
について説明する。図３は本実施例による半導体装置を
窒素雰囲気中で加熱したときのシートキャリア濃度の変
化を示す図であり、横軸に熱処理温度を、縦軸にシート
キャリア濃度をとっている。また、図において○印が本
実施例装置のシートキャリア濃度の変化を示しており、
比較のために従来装置のシートキャリア濃度の変化を△
印で示している。ここで各温度における熱処理時間は３
分である。図を見れば明らかなように、従来装置では４
００℃程度の熱処理によりシートキャリア濃度が急激に
低下し、半導体装置の熱安定性が悪い。これに対し、本
実施例装置では、熱処理によるシートキャリア濃度の変
動は少なく、熱的に非常に安定である。
【００６８】このように、本第１の実施例では、ＩｎＧ
ａＡｓをチャネル層として用いたＨＥＭＴにおいて、熱
的に安定なｎ型ＩｎＧａＡｓからなる極薄の電子供給層
を備えた構成としたから、製造において、高温の製造プ
ロセスを採用することができ、特性の優れた半導体装置
を容易に製造することができる。また、完成した装置と
しても熱的安定性が高いものを得ることができるので、
装置の信頼性を大幅に向上できる。
ａＡｓをチャネル層として用いたＨＥＭＴにおいて、熱
的に安定なｎ型ＩｎＧａＡｓからなる極薄の電子供給層
を備えた構成としたから、製造において、高温の製造プ
ロセスを採用することができ、特性の優れた半導体装置
を容易に製造することができる。また、完成した装置と
しても熱的安定性が高いものを得ることができるので、
装置の信頼性を大幅に向上できる。
【００６９】実施例２．図４は本発明の第２の実施例に
よる半導体装置の構造を示す図であり、図において、図
１と同一符号は同一又は相当部分である。図５は本実施
例による半導体装置のバンド構造を示す図である。上記
第１の実施例では動作層３上に電子供給層５を配置した
構造になっているが、本第２の実施例は、その配置を
逆，つまり電子供給層上に動作層を配置したいわゆる逆
ＨＥＭＴ構造としたものである。逆ＨＥＭＴ構造の半導
体装置の動作は通常のＨＥＭＴ構造の装置と全く同じで
ある。即ち、ソース電極８を接地し、ドレイン電極９に
正の電圧を印加すると、ｎ型ＡｌＩｎＡｓ電子供給層５
中のイオン化したドナーからＩｎＧａＡｓ動作層３に電
子が供給され、これによりＩｎＧａＡｓ動作層３とＡｌ
ＩｎＡｓスペーサ層４との界面に形成される三角ポテン
シャルに二次元電子ガスが形成され、この二次元電子ガ
スを介してソース，ドレイン間に電流が流れる。ここ
で、ゲート電極１０に印加するゲート電圧を負側に増大
させると上記ゲート下の二次元電子ガスの減少によりド
レイン電流は減少し、正側に増大させると上記ゲート下
の二次元電子ガスの増大によりドレイン電流が増加し、
ＦＥＴ動作を行なわせることができる。
よる半導体装置の構造を示す図であり、図において、図
１と同一符号は同一又は相当部分である。図５は本実施
例による半導体装置のバンド構造を示す図である。上記
第１の実施例では動作層３上に電子供給層５を配置した
構造になっているが、本第２の実施例は、その配置を
逆，つまり電子供給層上に動作層を配置したいわゆる逆
ＨＥＭＴ構造としたものである。逆ＨＥＭＴ構造の半導
体装置の動作は通常のＨＥＭＴ構造の装置と全く同じで
ある。即ち、ソース電極８を接地し、ドレイン電極９に
正の電圧を印加すると、ｎ型ＡｌＩｎＡｓ電子供給層５
中のイオン化したドナーからＩｎＧａＡｓ動作層３に電
子が供給され、これによりＩｎＧａＡｓ動作層３とＡｌ
ＩｎＡｓスペーサ層４との界面に形成される三角ポテン
シャルに二次元電子ガスが形成され、この二次元電子ガ
スを介してソース，ドレイン間に電流が流れる。ここ
で、ゲート電極１０に印加するゲート電圧を負側に増大
させると上記ゲート下の二次元電子ガスの減少によりド
レイン電流は減少し、正側に増大させると上記ゲート下
の二次元電子ガスの増大によりドレイン電流が増加し、
ＦＥＴ動作を行なわせることができる。
【００７０】このような、本第２の実施例においても、
上記第１の実施例と同様、熱的に安定なｎ型ＩｎＧａＡ
ｓからなる極薄の電子供給層を備えた構成としたから、
製造において、高温の製造プロセスを採用することがで
き、特性の優れた半導体装置を容易に製造することがで
きる。また、完成した装置としても熱的安定性が高いも
のを得ることができるので、装置の信頼性を大幅に向上
できる。
上記第１の実施例と同様、熱的に安定なｎ型ＩｎＧａＡ
ｓからなる極薄の電子供給層を備えた構成としたから、
製造において、高温の製造プロセスを採用することがで
き、特性の優れた半導体装置を容易に製造することがで
きる。また、完成した装置としても熱的安定性が高いも
のを得ることができるので、装置の信頼性を大幅に向上
できる。
【００７１】実施例３．図６は本発明の第３の実施例に
よる半導体装置の構造を示す図であり、図において、図
１と同一符号は同一又は相当部分である。上記第１の実
施例では電子供給層として、その層全体にｎ型不純物が
ドープされたＩｎＧａＡｓ層５を用いたが、本第３の実
施例では、電子供給層４４を二層のアンドープＩｎＧａ
Ａｓ層１２の間にｎ型不純物のアトミックプレーナドー
プ層１３を挟み込んだ構造としている。
よる半導体装置の構造を示す図であり、図において、図
１と同一符号は同一又は相当部分である。上記第１の実
施例では電子供給層として、その層全体にｎ型不純物が
ドープされたＩｎＧａＡｓ層５を用いたが、本第３の実
施例では、電子供給層４４を二層のアンドープＩｎＧａ
Ａｓ層１２の間にｎ型不純物のアトミックプレーナドー
プ層１３を挟み込んだ構造としている。
【００７２】アトミックプレーナドープ層は、ＭＢＥ法
による成長に際して、Ａｓ分子線は照射したまま、成長
を律速するＩｎやＧａ等のIII 族分子線の照射を停止
し、Ｓｉ等のドーパント不純物分子線を照射することに
より形成することができる。アトミックプレーナドープ
層の不純物濃度は、ドーパント不純物分子線強度と照射
時間の積で決定される。本実施例ではアトミックプレー
ナドープ層１３のシートキャリア濃度は１０12cm-2オー
ダーとしている。
による成長に際して、Ａｓ分子線は照射したまま、成長
を律速するＩｎやＧａ等のIII 族分子線の照射を停止
し、Ｓｉ等のドーパント不純物分子線を照射することに
より形成することができる。アトミックプレーナドープ
層の不純物濃度は、ドーパント不純物分子線強度と照射
時間の積で決定される。本実施例ではアトミックプレー
ナドープ層１３のシートキャリア濃度は１０12cm-2オー
ダーとしている。
【００７３】本実施例３においても、電子供給層として
ＩｎＧａＡｓを用いているので、電子供給層４４のバン
ド底はフェルミレベル以下になるが、当該電子供給層４
４のトータルの層厚を１ｎｍ程度と十分薄く形成すれ
ば、量子効果によって、フェルミレベルより高い位置に
サブバンドが形成され、電子供給層４４は空乏化し、ス
ペーサ層４と動作層３の間に二次元電子ガスが誘起さ
れ、従来例と同様な動作が可能である。そして、ＩｎＧ
ａＡｓが熱的に安定であることから、製造において、高
温の製造プロセスを採用することができ、特性の優れた
半導体装置を容易に製造することができる。また、完成
した装置としても熱的安定性が高いものを得ることがで
きるので、装置の信頼性を大幅に向上できる。
ＩｎＧａＡｓを用いているので、電子供給層４４のバン
ド底はフェルミレベル以下になるが、当該電子供給層４
４のトータルの層厚を１ｎｍ程度と十分薄く形成すれ
ば、量子効果によって、フェルミレベルより高い位置に
サブバンドが形成され、電子供給層４４は空乏化し、ス
ペーサ層４と動作層３の間に二次元電子ガスが誘起さ
れ、従来例と同様な動作が可能である。そして、ＩｎＧ
ａＡｓが熱的に安定であることから、製造において、高
温の製造プロセスを採用することができ、特性の優れた
半導体装置を容易に製造することができる。また、完成
した装置としても熱的安定性が高いものを得ることがで
きるので、装置の信頼性を大幅に向上できる。
【００７４】さらに本実施例３では、電子供給層４４を
上述のように、二層の極低不純物ＩｎＧａＡｓ層１２の
間にｎ型不純物のアトミックプレーナドープ層１３を挟
み込んだ構造とすることにより、電子供給層中のｎ型不
純物が他層へ侵入することが抑えられ、より急峻なバン
ド不連続が得られることから、高い二次元電子ガス濃度
が得られ、より高性能なＨＥＭＴを実現することができ
る。
上述のように、二層の極低不純物ＩｎＧａＡｓ層１２の
間にｎ型不純物のアトミックプレーナドープ層１３を挟
み込んだ構造とすることにより、電子供給層中のｎ型不
純物が他層へ侵入することが抑えられ、より急峻なバン
ド不連続が得られることから、高い二次元電子ガス濃度
が得られ、より高性能なＨＥＭＴを実現することができ
る。
【００７５】実施例４．図１８は本発明の第４の実施例
による半導体装置の構造を示す図であり、図において図
６と同一符号は同一又は相当部分である。上記第３の実
施例では、動作層上に電子供給層を配置した通常のＨＥ
ＭＴ構造においてその電子供給層を、二層の極低不純物
ＩｎＧａＡｓ層１２の間にｎ型不純物のアトミックプレ
ーナドープ層１３を挟み込んだ構造としたが、上記第２
の実施例で示したような、動作層の下側に電子供給層を
配置した逆ＨＥＭＴ構造においてその電子供給層を、二
層の極低不純物ＩｎＧａＡｓ層の間にｎ型不純物のアト
ミックプレーナドープ層を挟み込んだ構造としてもよ
く、そのような構造としたものが本発明の第４の実施例
である。このような第４の実施例においても上記第３の
実施例と同様の効果を得ることができる。
による半導体装置の構造を示す図であり、図において図
６と同一符号は同一又は相当部分である。上記第３の実
施例では、動作層上に電子供給層を配置した通常のＨＥ
ＭＴ構造においてその電子供給層を、二層の極低不純物
ＩｎＧａＡｓ層１２の間にｎ型不純物のアトミックプレ
ーナドープ層１３を挟み込んだ構造としたが、上記第２
の実施例で示したような、動作層の下側に電子供給層を
配置した逆ＨＥＭＴ構造においてその電子供給層を、二
層の極低不純物ＩｎＧａＡｓ層の間にｎ型不純物のアト
ミックプレーナドープ層を挟み込んだ構造としてもよ
く、そのような構造としたものが本発明の第４の実施例
である。このような第４の実施例においても上記第３の
実施例と同様の効果を得ることができる。
【００７６】実施例５．図７は本発明の第５の実施例に
よる半導体装置の構造を示す図である。図において、図
１と同一符号は同一又は相当部分であり、また、５３は
アンドープＩｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）チ
ャネル層、５４はｎ型Ｉｎx Ｇａ1-x Ａｓ（０＜ｘ＜
０．５３）電子供給層である。また、図８は本実施例に
よる半導体装置のバンド構造を示す図である。
よる半導体装置の構造を示す図である。図において、図
１と同一符号は同一又は相当部分であり、また、５３は
アンドープＩｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）チ
ャネル層、５４はｎ型Ｉｎx Ｇａ1-x Ａｓ（０＜ｘ＜
０．５３）電子供給層である。また、図８は本実施例に
よる半導体装置のバンド構造を示す図である。
【００７７】上記第１の実施例では、半導体装置を構成
する材料であるＩｎＧａＡｓ及びＡｌＩｎＡｓは半絶縁
性ＩｎＰ基板と格子整合する条件、つまりＩｎの組成を
それぞれ０．５３及び０．５２としている。一方、本実
施例では、チャネル層を構成するアンドープＩｎy Ｇａ
1-y Ａｓ層のＩｎ組成比ｙを０．５３＜ｙ＜１とし、電
子供給層を構成するｎ型Ｉｎx Ｇａ1-x Ａｓ層のＩｎ組
成を０＜ｘ＜０．５３としており、これにより、より高
い二次元電子ガス濃度を得ることができる。
する材料であるＩｎＧａＡｓ及びＡｌＩｎＡｓは半絶縁
性ＩｎＰ基板と格子整合する条件、つまりＩｎの組成を
それぞれ０．５３及び０．５２としている。一方、本実
施例では、チャネル層を構成するアンドープＩｎy Ｇａ
1-y Ａｓ層のＩｎ組成比ｙを０．５３＜ｙ＜１とし、電
子供給層を構成するｎ型Ｉｎx Ｇａ1-x Ａｓ層のＩｎ組
成を０＜ｘ＜０．５３としており、これにより、より高
い二次元電子ガス濃度を得ることができる。
【００７８】即ち、本実施例５では、電子供給層５５の
Ｉｎ組成比ｘを上記第１の実施例の電子供給層５のＩｎ
組成比０．５３よりも小さくしているので、図８に示す
ように、電子供給層の伝導帯が持ち上がり、サブバンド
Ｅ2 も上がり、これにより該電子供給層５５の空乏化は
より顕著となる。また、動作層５３のＩｎ組成比ｙを上
記第１の実施例の動作層３のＩｎ組成比０．５３よりも
大きくしているので、動作層の伝導帯が下がり、これに
より三角ポテンシャルに二次元電子ガスが誘起されやす
くなる。従って、このような構造にすることにより、高
い二次元電子ガス濃度が得られる。
Ｉｎ組成比ｘを上記第１の実施例の電子供給層５のＩｎ
組成比０．５３よりも小さくしているので、図８に示す
ように、電子供給層の伝導帯が持ち上がり、サブバンド
Ｅ2 も上がり、これにより該電子供給層５５の空乏化は
より顕著となる。また、動作層５３のＩｎ組成比ｙを上
記第１の実施例の動作層３のＩｎ組成比０．５３よりも
大きくしているので、動作層の伝導帯が下がり、これに
より三角ポテンシャルに二次元電子ガスが誘起されやす
くなる。従って、このような構造にすることにより、高
い二次元電子ガス濃度が得られる。
【００７９】このように、本第５の実施例ではＩｎＧａ
Ａｓ動作層を有するＨＥＭＴにおいて、その電子供給層
を高濃度のｎ型不純物を含む極薄のＩｎＧａＡｓＰ層と
するとともに、電子供給層のＩｎとＧａの組成比が、動
作層のＩｎとＧａの組成比に比較してＧａ成分が多いも
のとしたので、上記第１の実施例と同様の効果に加え
て、高い二次元電子ガス濃度が得られる高性能のＨＥＭ
Ｔを実現できる。
Ａｓ動作層を有するＨＥＭＴにおいて、その電子供給層
を高濃度のｎ型不純物を含む極薄のＩｎＧａＡｓＰ層と
するとともに、電子供給層のＩｎとＧａの組成比が、動
作層のＩｎとＧａの組成比に比較してＧａ成分が多いも
のとしたので、上記第１の実施例と同様の効果に加え
て、高い二次元電子ガス濃度が得られる高性能のＨＥＭ
Ｔを実現できる。
【００８０】ＩｎＧａＡｓチャネル層を有する半導体装
置において、チャネル層を構成するＩｎＧａＡｓのＩｎ
組成を上げて動作特性を向上した例は、K.L.Tan et al.
TRWElectronics & Technology Division "140 GHz 0.1
micron GATE-LENGTH PSEUDOMORPHIC In0.52Al0.48As/I
n0.60Ga0.40As/InP HEMT" IEEE IDEM 91, pp.239-242,
(1991)や、K.B.Chough et al. AT&T " High-Performanc
e Highly Strained Ga0.23In0.77As/Al0.48In0,52As MO
DFET's Obtained by Selective and Shallow Etch Gate
Recess Techniques" IEEE ELECTRON DEVICE LETTERS,
VOL.13, NO.9,pp.451-453,(1992) 等に開示されている
が、これらに開示された半導体装置はいずれも電子供給
層としてＡｌＩｎＡｓを用いている。ＩｎＧａＡｓはＩ
ｎ組成を増大させると、格子定数が大きくなるので、各
層の層厚は臨界膜厚に限られるという厳しい制限を受け
ることとなり、デバイスの設計の自由度は小さくなる。
置において、チャネル層を構成するＩｎＧａＡｓのＩｎ
組成を上げて動作特性を向上した例は、K.L.Tan et al.
TRWElectronics & Technology Division "140 GHz 0.1
micron GATE-LENGTH PSEUDOMORPHIC In0.52Al0.48As/I
n0.60Ga0.40As/InP HEMT" IEEE IDEM 91, pp.239-242,
(1991)や、K.B.Chough et al. AT&T " High-Performanc
e Highly Strained Ga0.23In0.77As/Al0.48In0,52As MO
DFET's Obtained by Selective and Shallow Etch Gate
Recess Techniques" IEEE ELECTRON DEVICE LETTERS,
VOL.13, NO.9,pp.451-453,(1992) 等に開示されている
が、これらに開示された半導体装置はいずれも電子供給
層としてＡｌＩｎＡｓを用いている。ＩｎＧａＡｓはＩ
ｎ組成を増大させると、格子定数が大きくなるので、各
層の層厚は臨界膜厚に限られるという厳しい制限を受け
ることとなり、デバイスの設計の自由度は小さくなる。
【００８１】一方、本実施例５では、電子供給層として
ＩｎＧａＡｓを用いており、しかも、そのＩｎ組成比を
０．５３より小さい値に設定しているので、Ｉｎ組成を
大きくした動作層によって結晶に加わる圧縮歪を、電子
供給層によって結晶に加わる引っ張り歪によって緩和す
ることができ、これにより、歪に対する結晶の臨界膜厚
が増大し、結晶構造の自由度の制限を緩和することがで
きる。
ＩｎＧａＡｓを用いており、しかも、そのＩｎ組成比を
０．５３より小さい値に設定しているので、Ｉｎ組成を
大きくした動作層によって結晶に加わる圧縮歪を、電子
供給層によって結晶に加わる引っ張り歪によって緩和す
ることができ、これにより、歪に対する結晶の臨界膜厚
が増大し、結晶構造の自由度の制限を緩和することがで
きる。
【００８２】実施例６．図１９は本発明の第６の実施例
による半導体装置の構造を示す図であり、図において図
７と同一符号は同一又は相当部分である。上記第５の実
施例では、動作層上に電子供給層を配置した通常のＨＥ
ＭＴ構造において、その電子供給層のＩｎとＧａの組成
比が、動作層のＩｎとＧａの組成比に比較してＧａ成分
が多いものとしたが、上記第２の実施例で示したよう
な、動作層の下側に電子供給層を配置した逆ＨＥＭＴ構
造において、その電子供給層のＩｎとＧａの組成比が、
動作層のＩｎとＧａの組成比に比較してＧａ成分が多い
ものとしてもよく、そのような構造としたものが本発明
の第６の実施例である。このような第６の実施例におい
ても上記第５の実施例と同様の効果を得ることができ
る。
による半導体装置の構造を示す図であり、図において図
７と同一符号は同一又は相当部分である。上記第５の実
施例では、動作層上に電子供給層を配置した通常のＨＥ
ＭＴ構造において、その電子供給層のＩｎとＧａの組成
比が、動作層のＩｎとＧａの組成比に比較してＧａ成分
が多いものとしたが、上記第２の実施例で示したよう
な、動作層の下側に電子供給層を配置した逆ＨＥＭＴ構
造において、その電子供給層のＩｎとＧａの組成比が、
動作層のＩｎとＧａの組成比に比較してＧａ成分が多い
ものとしてもよく、そのような構造としたものが本発明
の第６の実施例である。このような第６の実施例におい
ても上記第５の実施例と同様の効果を得ることができ
る。
【００８３】実施例７．図２０は本発明の第７の実施例
による半導体装置の構造を示す図である。図において図
７と同一符号は同一又は相当部分であり、１５はアンド
ープＩｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５３）層、１６
はアトミックプレーナドープ層である。
による半導体装置の構造を示す図である。図において図
７と同一符号は同一又は相当部分であり、１５はアンド
ープＩｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５３）層、１６
はアトミックプレーナドープ層である。
【００８４】上記第５の実施例では、電子供給層が層全
体にｎ型不純物がドープされたＩｎＧａＡｓ層であるも
のにおいて、その電子供給層のＩｎとＧａの組成比が、
動作層のＩｎとＧａの組成比に比較してＧａ成分が多い
ものとしたが、上記第３の実施例で示したような、電子
供給層を二層の極低不純物のＩｎＧａＡｓ層の間にｎ型
不純物のアトミックプレーナドープ層を挟み込んだ構造
としたものにおいて、その電子供給層のＩｎとＧａの組
成比が、動作層のＩｎとＧａの組成比に比較してＧａ成
分が多いものとしてもよく、そのような構造としたもの
が本発明の第７の実施例である。
体にｎ型不純物がドープされたＩｎＧａＡｓ層であるも
のにおいて、その電子供給層のＩｎとＧａの組成比が、
動作層のＩｎとＧａの組成比に比較してＧａ成分が多い
ものとしたが、上記第３の実施例で示したような、電子
供給層を二層の極低不純物のＩｎＧａＡｓ層の間にｎ型
不純物のアトミックプレーナドープ層を挟み込んだ構造
としたものにおいて、その電子供給層のＩｎとＧａの組
成比が、動作層のＩｎとＧａの組成比に比較してＧａ成
分が多いものとしてもよく、そのような構造としたもの
が本発明の第７の実施例である。
【００８５】このような第７の実施例においても上記第
５の実施例と同様の効果を得ることができ、さらに、電
子供給層中のｎ型不純物が他層へ侵入することが抑えら
れ、急峻なバンド不連続が得られるので、より高い二次
元電子ガス濃度を得ることができる。
５の実施例と同様の効果を得ることができ、さらに、電
子供給層中のｎ型不純物が他層へ侵入することが抑えら
れ、急峻なバンド不連続が得られるので、より高い二次
元電子ガス濃度を得ることができる。
【００８６】実施例８．図２１は本発明の第８の実施例
による半導体装置の構造を示す図であり、図において図
２０と同一符号は同一又は相当部分である。上記第６の
実施例では、電子供給層が層全体にｎ型不純物がドープ
されたＩｎＧａＡｓ層であるものにおいて、その電子供
給層のＩｎとＧａの組成比が、動作層のＩｎとＧａの組
成比に比較してＧａ成分が多いものとしたが、上記第３
の実施例で示したような、電子供給層を二層の極低不純
物濃度のＩｎＧａＡｓ層の間にｎ型不純物のアトミック
プレーナドープ層を挟み込んだ構造としたものにおい
て、その電子供給層のＩｎとＧａの組成比が、動作層の
ＩｎとＧａの組成比に比較してＧａ成分が多いものとし
てもよく、そのような構造としたものが本発明の第８の
実施例である。
による半導体装置の構造を示す図であり、図において図
２０と同一符号は同一又は相当部分である。上記第６の
実施例では、電子供給層が層全体にｎ型不純物がドープ
されたＩｎＧａＡｓ層であるものにおいて、その電子供
給層のＩｎとＧａの組成比が、動作層のＩｎとＧａの組
成比に比較してＧａ成分が多いものとしたが、上記第３
の実施例で示したような、電子供給層を二層の極低不純
物濃度のＩｎＧａＡｓ層の間にｎ型不純物のアトミック
プレーナドープ層を挟み込んだ構造としたものにおい
て、その電子供給層のＩｎとＧａの組成比が、動作層の
ＩｎとＧａの組成比に比較してＧａ成分が多いものとし
てもよく、そのような構造としたものが本発明の第８の
実施例である。
【００８７】このような第８の実施例においても上記第
６の実施例と同様の効果を得ることができ、さらに、電
子供給層中のｎ型不純物が他層へ侵入することが抑えら
れ、急峻なバンド不連続が得られるので、より高い二次
元電子ガス濃度を得ることができる。
６の実施例と同様の効果を得ることができ、さらに、電
子供給層中のｎ型不純物が他層へ侵入することが抑えら
れ、急峻なバンド不連続が得られるので、より高い二次
元電子ガス濃度を得ることができる。
【００８８】実施例９．図９は本発明の第９の実施例に
よる半導体装置の構造を示す図である。図において、図
１と同一符号は同一又は相当部分である。本実施例で
は、ソース電極８は、ｎ型ＩｎＧａＡｓコンタクト層７
と接する側に配置されたＷＳｉ層８１と該ＷＳｉ層８１
上に配置されたＡｕ層８２からなり、またドレイン電極
９は、ｎ型ＩｎＧａＡｓコンタクト層７と接する側に配
置されたＷＳｉ層９１と該ＷＳｉ層９１上に配置された
Ａｕ層９２からなる。
よる半導体装置の構造を示す図である。図において、図
１と同一符号は同一又は相当部分である。本実施例で
は、ソース電極８は、ｎ型ＩｎＧａＡｓコンタクト層７
と接する側に配置されたＷＳｉ層８１と該ＷＳｉ層８１
上に配置されたＡｕ層８２からなり、またドレイン電極
９は、ｎ型ＩｎＧａＡｓコンタクト層７と接する側に配
置されたＷＳｉ層９１と該ＷＳｉ層９１上に配置された
Ａｕ層９２からなる。
【００８９】図１０はｎ型ＩｎＧａＡｓコンタクト層上
に形成する電極をＷＳｉ系材料とした本実施例の半導体
装置を熱処理した際の、熱処理温度とコンタクト抵抗の
関係を示す図であり、横軸に熱処理温度を、縦軸にコン
タクト抵抗Ｒc をとっている。図において、○印が本実
施例の半導体装置のコンタクト抵抗の変化を示してい
る。図１０では、比較のために、ｎ型ＩｎＧａＡｓコン
タクト層上に形成する電極を、ＡｕＧｅ系材料，及びＴ
ｉ系材料とした半導体装置のコンタクト抵抗の変化を◇
印，及び□印で示している。
に形成する電極をＷＳｉ系材料とした本実施例の半導体
装置を熱処理した際の、熱処理温度とコンタクト抵抗の
関係を示す図であり、横軸に熱処理温度を、縦軸にコン
タクト抵抗Ｒc をとっている。図において、○印が本実
施例の半導体装置のコンタクト抵抗の変化を示してい
る。図１０では、比較のために、ｎ型ＩｎＧａＡｓコン
タクト層上に形成する電極を、ＡｕＧｅ系材料，及びＴ
ｉ系材料とした半導体装置のコンタクト抵抗の変化を◇
印，及び□印で示している。
【００９０】図１０からわかるように、ｎ型ＩｎＧａＡ
ｓコンタクト層上に形成する電極がＡｕＧｅ系金属やＴ
ｉ系金属である場合は、３００℃よりも高い温度で熱処
理すると、そのコンタクト抵抗が著しい上昇を示すのに
対し、ｎ型ＩｎＧａＡｓコンタクト層上に形成する電極
がＷＳｉ系金属である場合は、３８０℃の熱処理を行な
ってもそのコンタクト抵抗は変化しない。即ち、ＷＳｉ
系金属は、従来の半導体装置でソース，ドレイン電極と
して用いられるＡｕＧｅ系金属やＴｉ系金属に比して、
熱的安定性が極めて良好である。
ｓコンタクト層上に形成する電極がＡｕＧｅ系金属やＴ
ｉ系金属である場合は、３００℃よりも高い温度で熱処
理すると、そのコンタクト抵抗が著しい上昇を示すのに
対し、ｎ型ＩｎＧａＡｓコンタクト層上に形成する電極
がＷＳｉ系金属である場合は、３８０℃の熱処理を行な
ってもそのコンタクト抵抗は変化しない。即ち、ＷＳｉ
系金属は、従来の半導体装置でソース，ドレイン電極と
して用いられるＡｕＧｅ系金属やＴｉ系金属に比して、
熱的安定性が極めて良好である。
【００９１】本実施例は、このように熱的安定性の高い
ＷＳｉ系金属を、ｎ型ＩｎＧａＡｓコンタクト層上に形
成するソース，ドレイン電極として用いることによっ
て、熱的に安定な半導体装置を実現しているものであ
る。
ＷＳｉ系金属を、ｎ型ＩｎＧａＡｓコンタクト層上に形
成するソース，ドレイン電極として用いることによっ
て、熱的に安定な半導体装置を実現しているものであ
る。
【００９２】ここで、ＷＳｉ系金属はＡｕＧｅ系金属に
比して抵抗が高いが、本実施例のように電極８，９をＷ
Ｓｉ系金属層８１，９１上にＡｕ層８２，９２を設けた
二層構造とすることにより、電極の面と平行方向の電流
経路の抵抗を低減することができる。また、ＷＳｉ系金
属は、そのＷとＳｉの組成比にかかわらず熱的に安定で
あるが、コンタクト抵抗の絶対値は組成比によって差が
ある。本実施例においては、例えばＷ0.8 Ｓｉ0.2 の組
成比程度のものを使用すればよい。
比して抵抗が高いが、本実施例のように電極８，９をＷ
Ｓｉ系金属層８１，９１上にＡｕ層８２，９２を設けた
二層構造とすることにより、電極の面と平行方向の電流
経路の抵抗を低減することができる。また、ＷＳｉ系金
属は、そのＷとＳｉの組成比にかかわらず熱的に安定で
あるが、コンタクト抵抗の絶対値は組成比によって差が
ある。本実施例においては、例えばＷ0.8 Ｓｉ0.2 の組
成比程度のものを使用すればよい。
【００９３】このように、本実施例９では、ｎ型ＩｎＧ
ａＡｓコンタクト層上に設けられるオーミック電極を、
上記コンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層を含むものとしたので、熱処理に
よるコンタクト抵抗の増加という問題を解消することが
でき、熱的に安定な半導体装置を実現できる。
ａＡｓコンタクト層上に設けられるオーミック電極を、
上記コンタクト層と接する側にＷ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層を含むものとしたので、熱処理に
よるコンタクト抵抗の増加という問題を解消することが
でき、熱的に安定な半導体装置を実現できる。
【００９４】なお、本実施例９では、上記第１の実施例
の半導体装置のソース，及びドレイン電極をコンタクト
層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属から
なる層を含むものとしたものについて示したが、上記第
２ないし第８の実施例の半導体装置のソース，及びドレ
イン電極をコンタクト層と接する側にＷ1-x Ｓｉx （０
≦ｘ≦１）系金属からなる層を含むものとしてもよく、
本実施例９と同様の効果を奏することは言うまでもな
い。
の半導体装置のソース，及びドレイン電極をコンタクト
層と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属から
なる層を含むものとしたものについて示したが、上記第
２ないし第８の実施例の半導体装置のソース，及びドレ
イン電極をコンタクト層と接する側にＷ1-x Ｓｉx （０
≦ｘ≦１）系金属からなる層を含むものとしてもよく、
本実施例９と同様の効果を奏することは言うまでもな
い。
【００９５】実施例１０．図１１は本発明の第５の実施
例による半導体装置の構造を示す図である。図におい
て、図１と同一符号は同一又は相当部分であり、７１，
及び７２はｎ型不純物のアトミックプレーナドープ層で
ある。
例による半導体装置の構造を示す図である。図におい
て、図１と同一符号は同一又は相当部分であり、７１，
及び７２はｎ型不純物のアトミックプレーナドープ層で
ある。
【００９６】上記実施例９において、ソース，ドレイン
電極にＷ1-x Ｓｉx 系金属を用いた場合、電極を半導体
との合金化が難しいことから、界面にポテンシャルバリ
アが形成されることが考えられる。このような場合、半
導体側の伝導帯を押し下げることにより良好なコンタク
トが得られる。また、異種の物質を接合した場合（ヘテ
ロ接合）、両者のバンドギャップ差によりその界面（ヘ
テロ界面）にポテンシャル障壁が形成され、両者間の電
子の動きが悪くなる。そこで、そのポテンシャル障壁を
押し下げることができれば、ソース，ドレイン間の抵抗
を低減でき、より高性能な半導体装置を実現できる。
電極にＷ1-x Ｓｉx 系金属を用いた場合、電極を半導体
との合金化が難しいことから、界面にポテンシャルバリ
アが形成されることが考えられる。このような場合、半
導体側の伝導帯を押し下げることにより良好なコンタク
トが得られる。また、異種の物質を接合した場合（ヘテ
ロ接合）、両者のバンドギャップ差によりその界面（ヘ
テロ界面）にポテンシャル障壁が形成され、両者間の電
子の動きが悪くなる。そこで、そのポテンシャル障壁を
押し下げることができれば、ソース，ドレイン間の抵抗
を低減でき、より高性能な半導体装置を実現できる。
【００９７】このポテンシャルを押し下げる方法とし
て、ｎ型不純物のアトミックプレーナドープを用いるの
が効果的である。本第１０の実施例では、ｎ型ＩｎＧａ
Ａｓコンタクト層７の表面近傍にｎ型不純物のアトミッ
クプレーナドープ層７２を設けており、これにより、半
導体表層の伝導帯を押し下げる効果を得ることができ
る。また、本実施例１０では、さらに、ｎ型ＩｎＧａＡ
ｓコンタクト層７とアンドープＡｌＩｎＡｓショットキ
ー形成層６間にもｎ型不純物のアトミックプレーナドー
プ層７１を設けており、これにより、ヘテロ界面の障壁
を低下させることができる。
て、ｎ型不純物のアトミックプレーナドープを用いるの
が効果的である。本第１０の実施例では、ｎ型ＩｎＧａ
Ａｓコンタクト層７の表面近傍にｎ型不純物のアトミッ
クプレーナドープ層７２を設けており、これにより、半
導体表層の伝導帯を押し下げる効果を得ることができ
る。また、本実施例１０では、さらに、ｎ型ＩｎＧａＡ
ｓコンタクト層７とアンドープＡｌＩｎＡｓショットキ
ー形成層６間にもｎ型不純物のアトミックプレーナドー
プ層７１を設けており、これにより、ヘテロ界面の障壁
を低下させることができる。
【００９８】このように本第１０の実施例では、ソー
ス，及びドレイン電極を、コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
としたものにおいて、上記コンタクト層の、上記ソー
ス，及びドレイン電極との界面近傍にｎ型不純物をアト
ミックプレーナドープし、さらに、コンタクト層とショ
ットキー形成層との界面にもｎ型不純物をアトミックプ
レーナドープした構成としたから、ソース，ドレイン間
の抵抗を低減でき、高性能な半導体装置を実現できる。
ス，及びドレイン電極を、コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
としたものにおいて、上記コンタクト層の、上記ソー
ス，及びドレイン電極との界面近傍にｎ型不純物をアト
ミックプレーナドープし、さらに、コンタクト層とショ
ットキー形成層との界面にもｎ型不純物をアトミックプ
レーナドープした構成としたから、ソース，ドレイン間
の抵抗を低減でき、高性能な半導体装置を実現できる。
【００９９】なお、コンタクト層中のアトミックプレー
ナドープ層，及びコンタクト層とショットキー形成層と
の界面のアトミックプレーナドープ層は上記第１の実施
例に示す構造の半導体装置に限らず、上記第２ないし第
８の実施例に示す構造の半導体装置にも導入でき、本実
施例１０と同様の効果を奏するものである。
ナドープ層，及びコンタクト層とショットキー形成層と
の界面のアトミックプレーナドープ層は上記第１の実施
例に示す構造の半導体装置に限らず、上記第２ないし第
８の実施例に示す構造の半導体装置にも導入でき、本実
施例１０と同様の効果を奏するものである。
【０１００】また、本実施例１０では、コンタクト層
中，及びコンタクト層とショットキー形成層との界面の
両方にアトミックプレーナドープ層を設けたものについ
て示したが、これはいずれか一方にのみ設けても、ソー
ス，ドレイン間の抵抗を低減する効果を得ることができ
る。
中，及びコンタクト層とショットキー形成層との界面の
両方にアトミックプレーナドープ層を設けたものについ
て示したが、これはいずれか一方にのみ設けても、ソー
ス，ドレイン間の抵抗を低減する効果を得ることができ
る。
【０１０１】
【発明の効果】以上のように、この発明によれば、半導
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る極薄のＩｎＧａＡｓ電子供給層とを備えた構成とした
から、素子を加熱することによる特性の劣化を低減する
ことができ、熱的安定性に優れた、信頼性の高い半導体
装置を容易に実現できる効果がある。
体基板上に配置された、その層内に二次元電子ガスが形
成される極低不純物濃度のＩｎＧａＡｓ動作層と、該動
作層に接して配置された、動作層を構成する材料よりも
電子親和力の小さい材料からなる極低不純物濃度のスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る極薄のＩｎＧａＡｓ電子供給層とを備えた構成とした
から、素子を加熱することによる特性の劣化を低減する
ことができ、熱的安定性に優れた、信頼性の高い半導体
装置を容易に実現できる効果がある。
【０１０２】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、ＡｌＩｎＡｓからなる極低不純物濃度の
スペーサ層と、該スペーサ層の上記動作層と接する面と
は反対側の面に接して配置された高濃度のｎ型不純物を
有する極薄のＩｎＧａＡｓ電子供給層とを備えた構成と
したから、素子を加熱することによる特性の劣化を低減
することができ、熱的安定性に優れた、信頼性の高い半
導体装置を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、ＡｌＩｎＡｓからなる極低不純物濃度の
スペーサ層と、該スペーサ層の上記動作層と接する面と
は反対側の面に接して配置された高濃度のｎ型不純物を
有する極薄のＩｎＧａＡｓ電子供給層とを備えた構成と
したから、素子を加熱することによる特性の劣化を低減
することができ、熱的安定性に優れた、信頼性の高い半
導体装置を容易に実現できる効果がある。
【０１０３】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される不
純物濃度が１０16cm-3オーダー以下の濃度であるＩｎＧ
ａＡｓ動作層と、該動作層に接して配置された、動作層
を構成する材料よりも電子親和力の小さい材料からなる
不純物濃度が１０16cm-3オーダー以下の濃度であるスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る極薄のＩｎＧａＡｓ電子供給層とを備えた構成とした
から、素子を加熱することによる特性の劣化を低減する
ことができ、熱的安定性に優れた、信頼性の高い半導体
装置を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される不
純物濃度が１０16cm-3オーダー以下の濃度であるＩｎＧ
ａＡｓ動作層と、該動作層に接して配置された、動作層
を構成する材料よりも電子親和力の小さい材料からなる
不純物濃度が１０16cm-3オーダー以下の濃度であるスペ
ーサ層と、該スペーサ層の上記動作層と接する面とは反
対側の面に接して配置された高濃度のｎ型不純物を有す
る極薄のＩｎＧａＡｓ電子供給層とを備えた構成とした
から、素子を加熱することによる特性の劣化を低減する
ことができ、熱的安定性に優れた、信頼性の高い半導体
装置を容易に実現できる効果がある。
【０１０４】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された高濃度のｎ型不純物を有する層厚が約
１ｎｍであるＩｎＧａＡｓ電子供給層とを備えた構成と
したから、素子を加熱することによる特性の劣化を低減
することができ、熱的安定性に優れた、信頼性の高い半
導体装置を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された高濃度のｎ型不純物を有する層厚が約
１ｎｍであるＩｎＧａＡｓ電子供給層とを備えた構成と
したから、素子を加熱することによる特性の劣化を低減
することができ、熱的安定性に優れた、信頼性の高い半
導体装置を容易に実現できる効果がある。
【０１０５】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された，その全体にｎ型不純物がドープされ
たものであり、そのｎ型不純物の濃度が４×１０18cm-3
以上の濃度である極薄のＩｎＧａＡｓ電子供給層とを備
えた構成としたから、素子を加熱することによる特性の
劣化を低減することができ、熱的安定性に優れた、信頼
性の高い半導体装置を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された，その全体にｎ型不純物がドープされ
たものであり、そのｎ型不純物の濃度が４×１０18cm-3
以上の濃度である極薄のＩｎＧａＡｓ電子供給層とを備
えた構成としたから、素子を加熱することによる特性の
劣化を低減することができ、熱的安定性に優れた、信頼
性の高い半導体装置を容易に実現できる効果がある。
【０１０６】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された，極低不純物濃度のＩｎＧａＡｓ層中
にｎ型不純物をアトミックプレーナドーピングすること
によって形成されたプレーナドープｎ型層を含む極薄の
ＩｎＧａＡｓ電子供給層とを備えた構成としたから、素
子を加熱することによる特性の劣化を低減することがで
き、熱的に安定で、かつ優れた特性を有する半導体装置
を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された，極低不純物濃度のＩｎＧａＡｓ層中
にｎ型不純物をアトミックプレーナドーピングすること
によって形成されたプレーナドープｎ型層を含む極薄の
ＩｎＧａＡｓ電子供給層とを備えた構成としたから、素
子を加熱することによる特性の劣化を低減することがで
き、熱的に安定で、かつ優れた特性を有する半導体装置
を容易に実現できる効果がある。
【０１０７】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された，極低不純物濃度のＩｎＧａＡｓ層中
にｎ型不純物をアトミックプレーナドーピングすること
によって形成されたシートキャリア濃度が１０12cm-2オ
ーダーであるプレーナドープｎ型層を含む層厚が約１ｎ
ｍのＩｎＧａＡｓ電子供給層とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的に安定で、かつ優れた特性を有する半導
体装置を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された，極低不純物濃度のＩｎＧａＡｓ層中
にｎ型不純物をアトミックプレーナドーピングすること
によって形成されたシートキャリア濃度が１０12cm-2オ
ーダーであるプレーナドープｎ型層を含む層厚が約１ｎ
ｍのＩｎＧａＡｓ電子供給層とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的に安定で、かつ優れた特性を有する半導
体装置を容易に実現できる効果がある。
【０１０８】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された高濃度のｎ型不純物を有する極薄のＩ
ｎＧａＡｓ電子供給層とを備え、上記電子供給層のＩｎ
とＧａの組成比を、上記動作層のＩｎとＧａの組成比に
比較してＧａ成分が多いものとしたから、高い二次元電
子ガス濃度を得ることができ、熱的に安定で、かつ優れ
た特性を有する半導体装置を容易に実現できる効果があ
る。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層に接し
て配置された、動作層を構成する材料よりも電子親和力
の小さい材料からなる極低不純物濃度のスペーサ層と、
該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された高濃度のｎ型不純物を有する極薄のＩ
ｎＧａＡｓ電子供給層とを備え、上記電子供給層のＩｎ
とＧａの組成比を、上記動作層のＩｎとＧａの組成比に
比較してＧａ成分が多いものとしたから、高い二次元電
子ガス濃度を得ることができ、熱的に安定で、かつ優れ
た特性を有する半導体装置を容易に実現できる効果があ
る。
【０１０９】また、この発明によれば、ＩｎＰ半導体基
板上に配置された、その層内に二次元電子ガスが形成さ
れる極低不純物濃度のＩｎy Ｇａ1-y Ａｓ（０．５３＜
ｙ＜１）動作層と、該動作層に接して配置された、動作
層を構成する材料よりも電子親和力の小さい材料からな
る極低不純物濃度のスペーサ層と、該スペーサ層の上記
動作層と接する面とは反対側の面に接して配置された高
濃度のｎ型不純物を有する極薄のＩｎx Ｇａ1-x Ａｓ
（０＜ｘ＜０．５３）電子供給層とを備えた構成とした
から、高い二次元電子ガス濃度を得ることができ、熱的
に安定で、かつ優れた特性を有する半導体装置を容易に
実現できる効果がある。
板上に配置された、その層内に二次元電子ガスが形成さ
れる極低不純物濃度のＩｎy Ｇａ1-y Ａｓ（０．５３＜
ｙ＜１）動作層と、該動作層に接して配置された、動作
層を構成する材料よりも電子親和力の小さい材料からな
る極低不純物濃度のスペーサ層と、該スペーサ層の上記
動作層と接する面とは反対側の面に接して配置された高
濃度のｎ型不純物を有する極薄のＩｎx Ｇａ1-x Ａｓ
（０＜ｘ＜０．５３）電子供給層とを備えた構成とした
から、高い二次元電子ガス濃度を得ることができ、熱的
に安定で、かつ優れた特性を有する半導体装置を容易に
実現できる効果がある。
【０１１０】また、この発明においては、半導体基板上
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備えた
構成としたから、素子を加熱することによる特性の劣化
を低減することができ、熱的安定性に優れた、信頼性の
高い半導体装置を容易に実現できる効果がある。
に配置された、その層内に二次元電子ガスが形成される
極低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上
記基板に面する側とは反対側の面に接して配置された、
動作層を構成する材料よりも電子親和力の小さい材料か
らなる極低不純物濃度のスペーサ層と、該スペーサ層の
上記動作層と接する面とは反対側の面に接して配置され
た高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子
供給層と、該電子供給層上に配置された、上記動作層を
構成する材料よりも電子親和力が小さくかつショットキ
ー接合を形成可能な材料からなる極低不純物濃度のショ
ットキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備えた
構成としたから、素子を加熱することによる特性の劣化
を低減することができ、熱的安定性に優れた、信頼性の
高い半導体装置を容易に実現できる効果がある。
【０１１１】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的安定性に優れた、信頼性の高い半導体装
置を容易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備えた構成としたか
ら、素子を加熱することによる特性の劣化を低減するこ
とができ、熱的安定性に優れた、信頼性の高い半導体装
置を容易に実現できる効果がある。
【０１１２】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる，不純物濃度が１０16cm
-3オーダー以下の濃度であるショットキー形成層と、該
ショットキー形成層上に配置された、該ショットキー形
成層とショットキー接合を形成するゲート電極と、上記
ショットキー形成層上に、上記ゲート電極を挟んで対向
して配置された高濃度のｎ型不純物を有するＩｎＧａＡ
ｓコンタクト層と、該コンタクト層上に配置されたソー
ス，及びドレイン電極とを備えた構成としたから、素子
を加熱することによる特性の劣化を低減することがで
き、熱的安定性に優れた、信頼性の高い半導体装置を容
易に実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる，不純物濃度が１０16cm
-3オーダー以下の濃度であるショットキー形成層と、該
ショットキー形成層上に配置された、該ショットキー形
成層とショットキー接合を形成するゲート電極と、上記
ショットキー形成層上に、上記ゲート電極を挟んで対向
して配置された高濃度のｎ型不純物を有するＩｎＧａＡ
ｓコンタクト層と、該コンタクト層上に配置されたソー
ス，及びドレイン電極とを備えた構成としたから、素子
を加熱することによる特性の劣化を低減することがで
き、熱的安定性に優れた、信頼性の高い半導体装置を容
易に実現できる効果がある。
【０１１３】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる，不純物濃度が１０16cm-3オーダー以
下の濃度であるショットキー形成層と、該ショットキー
形成層上に配置された、該ショットキー形成層とショッ
トキー接合を形成するゲート電極と、上記ショットキー
形成層上に、上記ゲート電極を挟んで対向して配置され
た高濃度のｎ型不純物を有するＩｎＧａＡｓコンタクト
層と、該コンタクト層上に配置されたソース，及びドレ
イン電極とを備えた構成としたから、素子を加熱するこ
とによる特性の劣化を低減することができ、熱的安定性
に優れた、信頼性の高い半導体装置を容易に実現できる
効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる，不純物濃度が１０16cm-3オーダー以
下の濃度であるショットキー形成層と、該ショットキー
形成層上に配置された、該ショットキー形成層とショッ
トキー接合を形成するゲート電極と、上記ショットキー
形成層上に、上記ゲート電極を挟んで対向して配置され
た高濃度のｎ型不純物を有するＩｎＧａＡｓコンタクト
層と、該コンタクト層上に配置されたソース，及びドレ
イン電極とを備えた構成としたから、素子を加熱するこ
とによる特性の劣化を低減することができ、熱的安定性
に優れた、信頼性の高い半導体装置を容易に実現できる
効果がある。
【０１１４】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとしたから、素子を加熱することによる特
性の劣化を低減することができ、熱的安定性に優れた、
信頼性の高い半導体装置を容易に実現することができる
効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとしたから、素子を加熱することによる特
性の劣化を低減することができ、熱的安定性に優れた、
信頼性の高い半導体装置を容易に実現することができる
効果がある。
【０１１５】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
としたから、素子を加熱することによる特性の劣化を低
減することができ、熱的安定性に優れた、信頼性の高い
半導体装置を容易に実現することができる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
としたから、素子を加熱することによる特性の劣化を低
減することができ、熱的安定性に優れた、信頼性の高い
半導体装置を容易に実現することができる効果がある。
【０１１６】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属か
らなる層上にＡｕからなる層を含むものとしたから、熱
的に安定で、かつ優れた特性を有する半導体装置を実現
できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属か
らなる層上にＡｕからなる層を含むものとしたから、熱
的に安定で、かつ優れた特性を有する半導体装置を実現
できる効果がある。
【０１１７】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含み、か
つ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層上に
Ａｕからなる層を含むものとしたから、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる効果が
ある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含み、か
つ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層上に
Ａｕからなる層を含むものとしたから、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる効果が
ある。
【０１１８】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ソー
ス，及びドレイン電極との界面近傍に、ｎ型不純物がア
トミックプレーナドーピングされたものとしたから、良
好なコンタクトをとることができ、熱的に安定で、かつ
優れた特性を有する半導体装置を実現できる効果があ
る。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ソー
ス，及びドレイン電極との界面近傍に、ｎ型不純物がア
トミックプレーナドーピングされたものとしたから、良
好なコンタクトをとることができ、熱的に安定で、かつ
優れた特性を有する半導体装置を実現できる効果があ
る。
【０１１９】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ソース，及びドレ
イン電極との界面近傍に、ｎ型不純物がアトミックプレ
ーナドーピングされたものとしたから、良好なコンタク
トをとることができ、熱的に安定で、かつ優れた特性を
有する半導体装置を実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ソース，及びドレ
イン電極との界面近傍に、ｎ型不純物がアトミックプレ
ーナドーピングされたものとしたから、良好なコンタク
トをとることができ、熱的に安定で、かつ優れた特性を
有する半導体装置を実現できる効果がある。
【０１２０】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ショ
ットキー形成層との界面に、ｎ型不純物をアトミックプ
レーナドーピングすることによって形成されたプレーナ
ドープｎ型層を含むものとしたから、コンタクト層とシ
ョットキー形成層間の抵抗を低減され、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる効果が
ある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側とは反対側の面に接して配置された、動
作層を構成する材料よりも電子親和力の小さい材料から
なる極低不純物濃度のスペーサ層と、該スペーサ層の上
記動作層と接する面とは反対側の面に接して配置された
高濃度のｎ型不純物を有する極薄のＩｎＧａＡｓ電子供
給層と、該電子供給層上に配置された、上記動作層を構
成する材料よりも電子親和力が小さくかつショットキー
接合を形成可能な材料からなる極低不純物濃度のショッ
トキー形成層と、該ショットキー形成層上に配置され
た、該ショットキー形成層とショットキー接合を形成す
るゲート電極と、上記ショットキー形成層上に、上記ゲ
ート電極を挟んで対向して配置された高濃度のｎ型不純
物を有するＩｎＧａＡｓコンタクト層と、該コンタクト
層上に配置されたソース，及びドレイン電極とを備え、
上記ソース，及びドレイン電極を、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものとし、かつ上記コンタクト層を、上記ショ
ットキー形成層との界面に、ｎ型不純物をアトミックプ
レーナドーピングすることによって形成されたプレーナ
ドープｎ型層を含むものとしたから、コンタクト層とシ
ョットキー形成層間の抵抗を低減され、熱的に安定で、
かつ優れた特性を有する半導体装置を実現できる効果が
ある。
【０１２１】また、この発明によれば、半導体基板上に
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ショットキー形成
層との界面に、ｎ型不純物をアトミックプレーナドーピ
ングすることによって形成されたプレーナドープｎ型層
を含むものとしたから、コンタクト層とショットキー形
成層間の抵抗を低減され、熱的に安定で、かつ優れた特
性を有する半導体装置を実現できる効果がある。
配置された、その層内に二次元電子ガスが形成される極
低不純物濃度のＩｎＧａＡｓ動作層と、該動作層の上記
基板に面する側の面に接して配置された、動作層を構成
する材料よりも電子親和力の小さい材料からなる極低不
純物濃度のスペーサ層と、該スペーサ層の上記動作層と
接する面とは反対側の面に接して配置された高濃度のｎ
型不純物を有する極薄のＩｎＧａＡｓ電子供給層と、上
記動作層上に配置された、上記動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、該ショットキー形成層上に配置された、該ショット
キー形成層とショットキー接合を形成するゲート電極
と、上記ショットキー形成層上に、上記ゲート電極を挟
んで対向して配置された高濃度のｎ型不純物を有するＩ
ｎＧａＡｓコンタクト層と、該コンタクト層上に配置さ
れたソース，及びドレイン電極とを備え、上記ソース，
及びドレイン電極を、上記コンタクト層と接する側にＷ
1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むもの
とし、かつ上記コンタクト層を、上記ショットキー形成
層との界面に、ｎ型不純物をアトミックプレーナドーピ
ングすることによって形成されたプレーナドープｎ型層
を含むものとしたから、コンタクト層とショットキー形
成層間の抵抗を低減され、熱的に安定で、かつ優れた特
性を有する半導体装置を実現できる効果がある。
【０１２２】また、この発明によれば、高濃度のｎ型不
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含むものとしたから、熱的に安定な半導体装置を
実現できる効果がある。
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含むものとしたから、熱的に安定な半導体装置を
実現できる効果がある。
【０１２３】また、この発明によれば、高濃度のｎ型不
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属
からなる層上にＡｕからなる層を含むものとしたから、
熱的に安定で、かつ優れた特性を有する半導体装置を実
現できる効果がある。
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含み、かつ該Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属
からなる層上にＡｕからなる層を含むものとしたから、
熱的に安定で、かつ優れた特性を有する半導体装置を実
現できる効果がある。
【０１２４】また、この発明によれば、高濃度のｎ型不
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含むものとし、かつ上記コンタクト層を、上記電
極との界面近傍に、ｎ型不純物がアトミックプレーナド
ーピングされたものとしたから、良好なコンタクトをと
ることができ、熱的に安定で、かつ優れた特性を有する
半導体装置を実現できる効果がある。
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含むものとし、かつ上記コンタクト層を、上記電
極との界面近傍に、ｎ型不純物がアトミックプレーナド
ーピングされたものとしたから、良好なコンタクトをと
ることができ、熱的に安定で、かつ優れた特性を有する
半導体装置を実現できる効果がある。
【０１２５】また、この発明によれば、高濃度のｎ型不
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含むものとし、かつ上記コンタクト層を、その下
層に配置される該コンタクトと異なる半導体からなる層
との界面に、ｎ型不純物をアトミックプレーナドーピン
グすることによって形成されたプレーナドープｎ型層を
含むものとしたから、コンタクト層とショットキー形成
層間の抵抗を低減され、熱的に安定で、かつ優れた特性
を有する半導体装置を実現できる効果がある。
純物を有するＩｎＧａＡｓコンタクト層と、該コンタク
ト層上に形成されたオーミック電極とを有する半導体装
置において、上記オーミック電極を、上記コンタクト層
と接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からな
る層を含むものとし、かつ上記コンタクト層を、その下
層に配置される該コンタクトと異なる半導体からなる層
との界面に、ｎ型不純物をアトミックプレーナドーピン
グすることによって形成されたプレーナドープｎ型層を
含むものとしたから、コンタクト層とショットキー形成
層間の抵抗を低減され、熱的に安定で、かつ優れた特性
を有する半導体装置を実現できる効果がある。
【図１】本発明の第１の実施例による半導体装置の構造
を示す図である。
を示す図である。
【図２】第１の実施例による半導体装置のバンド構造を
示す図である。
示す図である。
【図３】第１の実施例による半導体装置の熱的安定性を
説明するための図である。
説明するための図である。
【図４】本発明の第２の実施例による半導体装置の構造
を示す図である。
を示す図である。
【図５】第２の実施例による半導体装置のバンド構造を
示す図である。
示す図である。
【図６】本発明の第３の実施例による半導体装置の構造
を示す図である。
を示す図である。
【図７】本発明の第５の実施例による半導体装置の構造
を示す図である。
を示す図である。
【図８】第５の実施例による半導体装置のバンド構造を
示す図である。
示す図である。
【図９】本発明の第９の実施例による半導体装置の構造
を示す図である。
を示す図である。
【図１０】第９の実施例による半導体装置のコンタクト
抵抗の熱的安定性を説明するための図である。
抵抗の熱的安定性を説明するための図である。
【図１１】本発明の第１０の実施例による半導体装置の
構造を示す図である。
構造を示す図である。
【図１２】従来のＩｎＧａＡｓ及びＡｌＩｎＡｓを用い
て構成したＨＥＭＴの構造を示す図である。
て構成したＨＥＭＴの構造を示す図である。
【図１３】チップ上に１つのＨＥＭＴを形成した場合の
ゲート，ソース，及びドレイン電極の平面形状及びその
配置の一例を示す平面図である。
ゲート，ソース，及びドレイン電極の平面形状及びその
配置の一例を示す平面図である。
【図１４】図１２のＨＥＭＴのバンド構造を示す図であ
る。
る。
【図１５】ＨＥＭＴの基本的な製造工程を示す図であ
る。
る。
【図１６】図１２に示す従来の半導体装置（ＨＥＭＴ）
を窒素雰囲気中で加熱したときのシートキャリア濃度の
変化を示す図である。
を窒素雰囲気中で加熱したときのシートキャリア濃度の
変化を示す図である。
【図１７】図１２に示す従来の半導体装置（ＨＥＭＴ）
をアニール処理したときのコンタクト抵抗値の変化を示
す図である。
をアニール処理したときのコンタクト抵抗値の変化を示
す図である。
【図１８】本発明の第４の実施例による半導体装置の構
造を示す図である。
造を示す図である。
【図１９】本発明の第６の実施例による半導体装置の構
造を示す図である。
造を示す図である。
【図２０】本発明の第７の実施例による半導体装置の構
造を示す図である。
造を示す図である。
【図２１】本発明の第８の実施例による半導体装置の構
造を示す図である。
造を示す図である。
【符号の説明】 １ 半絶縁性ＩｎＰ基板 ２ アンドープＡｌ0.48Ｉｎ0.52Ａｓバッファ層 ３ アンドープＩｎ0.53Ｇａ0.47Ａｓ動作層 ４ アンドープＩｎ0.48Ｇａ0.52Ａｓスペーサ層 ５ ｎ型Ａｌ0.48Ｉｎ0.52Ａｓ電子供給層 ６ アンドープＡｌ0.48Ｉｎ0.52Ａｓショットキー形成
層 ７ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 １１ リセス溝 １２ アンドープＩｎ0.53Ｇａ0.47Ａｓ層 １３ アトミックプレーナドープ層 １５ アンドープＩｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５
３）層 １６ アトミックプレーナドープ層 ５３ Ｉｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）動作層 ５５ ｎ型Ｉｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５３）電
子供給層 ７１ アトミックプレーナドープ層 ７２ アトミックプレーナドープ層 ８１ ＷＳｉ系金属からなる層 ８２ Ａｕからなる層 ９１ ＷＳｉ系金属からなる層 ９２ Ａｕからなる層 Ｅc 伝導帯 Ｅf フェルミレベル Ｅ1 サブバンドレベル Ｅ2 サブバンドレベル
層 ７ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 １１ リセス溝 １２ アンドープＩｎ0.53Ｇａ0.47Ａｓ層 １３ アトミックプレーナドープ層 １５ アンドープＩｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５
３）層 １６ アトミックプレーナドープ層 ５３ Ｉｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）動作層 ５５ ｎ型Ｉｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５３）電
子供給層 ７１ アトミックプレーナドープ層 ７２ アトミックプレーナドープ層 ８１ ＷＳｉ系金属からなる層 ８２ Ａｕからなる層 ９１ ＷＳｉ系金属からなる層 ９２ Ａｕからなる層 Ｅc 伝導帯 Ｅf フェルミレベル Ｅ1 サブバンドレベル Ｅ2 サブバンドレベル
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１２月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】次に、ウエハ全面にＥＢレジスト１６０を
塗布し、２８０℃，１ｈのベークを行ない、その上面に
フォトレジスト１６１を塗布する（図１５(d))。その
後、図１５(d) に示すように、フォトレジストを紫外線
１６２により露光した後現像し、ストライプ状の開口部
１６３を形成する（図１５(e))。
塗布し、２８０℃，１ｈのベークを行ない、その上面に
フォトレジスト１６１を塗布する（図１５(d))。その
後、図１５(d) に示すように、フォトレジストを紫外線
１６２により露光した後現像し、ストライプ状の開口部
１６３を形成する（図１５(e))。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】さらに、図１５(e) に示すように、上記開
口部中に露出したＥＢレジストをＥＢ１６４により露光
した後現像し、上記開口部より十分狭いストライプ状の
開口部１６５を形成する（図２２(a))。この後に、エッ
チングによりリセス１１１を形成し（図２２(b))、スパ
ッタによりゲート金属１１０を形成し（図２２(c))、レ
ジスト１６０，１６１を除去する（図２２(d))。
口部中に露出したＥＢレジストをＥＢ１６４により露光
した後現像し、上記開口部より十分狭いストライプ状の
開口部１６５を形成する（図２２(a))。この後に、エッ
チングによりリセス１１１を形成し（図２２(b))、スパ
ッタによりゲート金属１１０を形成し（図２２(c))、レ
ジスト１６０，１６１を除去する（図２２(d))。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】この後、プラズマＣＶＤ法を用いてシリコ
ン酸化膜等からなるパッシベーション膜１２０をウエハ
全面に形成し、さらに、該パッシベーション膜１２０の
ソース，ドレイン電極１０８，１０９上の部分にコンタ
クト用の開口部１２１を形成することにより、図２２
(e) に示すＨＥＭＴが完成する。
ン酸化膜等からなるパッシベーション膜１２０をウエハ
全面に形成し、さらに、該パッシベーション膜１２０の
ソース，ドレイン電極１０８，１０９上の部分にコンタ
クト用の開口部１２１を形成することにより、図２２
(e) に示すＨＥＭＴが完成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正内容】
【００６９】実施例２．図４は本発明の第２の実施例に
よる半導体装置の構造を示す図であり、図において、図
１と同一符号は同一又は相当部分である。図５は本実施
例による半導体装置のバンド構造を示す図である。上記
第１の実施例では動作層３上に電子供給層５を配置した
構造になっているが、本第２の実施例は、その配置を
逆，つまり電子供給層上に動作層を配置したいわゆる逆
ＨＥＭＴ構造としたものである。逆ＨＥＭＴ構造の半導
体装置の動作は通常のＨＥＭＴ構造の装置と全く同じで
ある。即ち、ソース電極８を接地し、ドレイン電極９に
正の電圧を印加すると、ｎ型ＩｎＧａＡｓ電子供給層５
中のイオン化したドナーからＩｎＧａＡｓ動作層３に電
子が供給され、これによりＩｎＧａＡｓ動作層３とＡｌ
ＩｎＡｓスペーサ層４との界面に形成される三角ポテン
シャルに二次元電子ガスが形成され、この二次元電子ガ
スを介してソース，ドレイン間に電流が流れる。ここ
で、ゲート電極１０に印加するゲート電圧を負側に増大
させると上記ゲート下の二次元電子ガスの減少によりド
レイン電流は減少し、正側に増大させると上記ゲート下
の二次元電子ガスの増大によりドレイン電流が増加し、
ＦＥＴ動作を行なわせることができる。
よる半導体装置の構造を示す図であり、図において、図
１と同一符号は同一又は相当部分である。図５は本実施
例による半導体装置のバンド構造を示す図である。上記
第１の実施例では動作層３上に電子供給層５を配置した
構造になっているが、本第２の実施例は、その配置を
逆，つまり電子供給層上に動作層を配置したいわゆる逆
ＨＥＭＴ構造としたものである。逆ＨＥＭＴ構造の半導
体装置の動作は通常のＨＥＭＴ構造の装置と全く同じで
ある。即ち、ソース電極８を接地し、ドレイン電極９に
正の電圧を印加すると、ｎ型ＩｎＧａＡｓ電子供給層５
中のイオン化したドナーからＩｎＧａＡｓ動作層３に電
子が供給され、これによりＩｎＧａＡｓ動作層３とＡｌ
ＩｎＡｓスペーサ層４との界面に形成される三角ポテン
シャルに二次元電子ガスが形成され、この二次元電子ガ
スを介してソース，ドレイン間に電流が流れる。ここ
で、ゲート電極１０に印加するゲート電圧を負側に増大
させると上記ゲート下の二次元電子ガスの減少によりド
レイン電流は減少し、正側に増大させると上記ゲート下
の二次元電子ガスの増大によりドレイン電流が増加し、
ＦＥＴ動作を行なわせることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】ＨＥＭＴの基本的な製造工程の一部を示す図
である。
である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】図２２
【補正方法】追加
【補正内容】
【図２２】ＨＥＭＴの基本的な製造工程の一部を示す図
である。
である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ 半絶縁性ＩｎＰ基板 ２ アンドープＡｌ0.48Ｉｎ0.52Ａｓバッファ層 ３ アンドープＩｎ0.53Ｇａ0.47Ａｓ動作層 ４ アンドープＡｌ0.48Ｉｎ0.52Ａｓスペーサ層 ５ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓ電子供給層 ６ アンドープＡｌ0.48Ｉｎ0.52Ａｓショットキー形成
層 ７ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 １１ リセス溝 １２ アンドープＩｎ0.53Ｇａ0.47Ａｓ層 １３ アトミックプレーナドープ層 １５ アンドープＩｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５
３）層 １６ アトミックプレーナドープ層 ５３ Ｉｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）動作層 ５５ ｎ型Ｉｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５３）電
子供給層 ７１ アトミックプレーナドープ層 ７２ アトミックプレーナドープ層 ８１ ＷＳｉ系金属からなる層 ８２ Ａｕからなる層 ９１ ＷＳｉ系金属からなる層 ９２ Ａｕからなる層 Ｅc 伝導帯 Ｅf フェルミレベル Ｅ1 サブバンドレベル Ｅ2 サブバンドレベル
層 ７ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコンタクト層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極 １１ リセス溝 １２ アンドープＩｎ0.53Ｇａ0.47Ａｓ層 １３ アトミックプレーナドープ層 １５ アンドープＩｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５
３）層 １６ アトミックプレーナドープ層 ５３ Ｉｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）動作層 ５５ ｎ型Ｉｎx Ｇａ1-x Ａｓ（０＜ｘ＜０．５３）電
子供給層 ７１ アトミックプレーナドープ層 ７２ アトミックプレーナドープ層 ８１ ＷＳｉ系金属からなる層 ８２ Ａｕからなる層 ９１ ＷＳｉ系金属からなる層 ９２ Ａｕからなる層 Ｅc 伝導帯 Ｅf フェルミレベル Ｅ1 サブバンドレベル Ｅ2 サブバンドレベル
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正内容】
【図１５】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図２２
【補正方法】追加
【補正内容】
【図２２】
Claims (20)
- 【請求項１】 二次元電子ガスを利用する半導体装置に
おいて、 半導体基板上に配置された、その層内に二次元電子ガス
が形成される極低不純物濃度のＩｎＧａＡｓ動作層と、 該動作層に接して配置された、動作層を構成する材料よ
りも電子親和力の小さい材料からなる極低不純物濃度の
スペーサ層と、 該スペーサ層の上記動作層と接する面とは反対側の面に
接して配置された高濃度のｎ型不純物を有する極薄のＩ
ｎＧａＡｓ電子供給層とを備えたことを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記スペーサ層はＡｌＩｎＡｓからなることを特徴とす
る半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 上記動作層及びスペーサ層の不純物濃度は１０16cm-3オ
ーダー以下の濃度であることを特徴とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 上記電子供給層の層厚が約１ｎｍであることを特徴とす
る半導体装置。 - 【請求項５】 請求項１記載の半導体装置において、 上記電子供給層はその全体にｎ型不純物がドープされた
ものであり、そのｎ型不純物の濃度が４×１０18cm-3以
上の濃度であることを特徴とする半導体装置。 - 【請求項６】 請求項１記載の半導体装置において、 上記電子供給層は、極低不純物濃度のＩｎＧａＡｓ層中
にｎ型不純物をアトミックプレーナドーピングすること
によって形成されたプレーナドープｎ型層を含むもので
あることを特徴とする半導体装置。 - 【請求項７】 請求項６記載の半導体装置において、 上記電子供給層の層厚が約１ｎｍであり、上記プレーナ
ドープｎ型層のシートキャリア濃度は１０12cm-2オーダ
ーであることを特徴とする半導体装置。 - 【請求項８】 請求項１記載の半導体装置において、 上記電子供給層のＩｎとＧａの組成比は、上記動作層の
ＩｎとＧａの組成比に比較してＧａ成分が多いことを特
徴とする半導体装置。 - 【請求項９】 請求項８記載の半導体装置において、 上記基板はＩｎＰからなり、上記電子供給層はＩｎx Ｇ
ａ1-x Ａｓ（０＜ｘ＜０．５３）からなり、上記動作層
はＩｎy Ｇａ1-y Ａｓ（０．５３＜ｙ＜１）からなるこ
とを特徴とする半導体装置。 - 【請求項１０】 請求項１記載の半導体装置において、 上記スペーサ層は、上記動作層の上記基板に面する側と
は反対側の面に接して配置されたものであり、かつ、 上記電子供給層上に配置された、上記動作層を構成する
材料よりも電子親和力が小さくかつショットキー接合を
形成可能な材料からなる極低不純物濃度のショットキー
形成層と、 該ショットキー形成層上に配置された、該ショットキー
形成層とショットキー接合を形成するゲート電極と、 上記ショットキー形成層上に、上記ゲート電極を挟んで
対向して配置された高濃度のｎ型不純物を有するＩｎＧ
ａＡｓコンタクト層と、 該コンタクト層上に配置されたソース，及びドレイン電
極とを備えたことを特徴とする半導体装置。 - 【請求項１１】 請求項１記載の半導体装置において、 上記スペーサ層は、上記動作層の上記基板に面する側の
面に接して配置されたものであり、かつ、 上記動作層上に配置された、該動作層を構成する材料よ
りも電子親和力が小さくかつショットキー接合を形成可
能な材料からなる極低不純物濃度のショットキー形成層
と、 該ショットキー形成層上に配置された、該ショットキー
形成層とショットキー接合を形成するゲート電極と、 上記ショットキー形成層上に、上記ゲート電極を挟んで
対向して配置された高濃度のｎ型不純物を有するＩｎＧ
ａＡｓコンタクト層と、 該コンタクト層上に配置されたソース，及びドレイン電
極とを備えたことを特徴とする半導体装置。 - 【請求項１２】 請求項１０または１１に記載の半導体
装置において、 上記ショットキー形成層の不純物濃度は１０16cm-3オー
ダー以下の濃度であることを特徴とする半導体装置。 - 【請求項１３】 請求項１０または１１に記載の半導体
装置において、 上記ソース，及びドレイン電極は、上記コンタクト層と
接する側にＷ1-x Ｓｉx （０≦ｘ≦１）系金属からなる
層を含むものであることを特徴とする半導体装置。 - 【請求項１４】 請求項１３記載の半導体装置におい
て、 上記ソース，及びドレイン電極は、上記Ｗ1-x Ｓｉx
（０≦ｘ≦１）系金属からなる層上にＡｕからなる層を
含むものであることを特徴とする半導体装置。 - 【請求項１５】 請求項１３記載の半導体装置におい
て、 上記コンタクト層は、上記ソース，及びドレイン電極と
の界面近傍に、ｎ型不純物がアトミックプレーナドーピ
ングされたものであることを特徴とする半導体装置。 - 【請求項１６】 請求項１３記載の半導体装置におい
て、 上記コンタクト層は、上記ショットキー形成層との界面
に、ｎ型不純物をアトミックプレーナドーピングするこ
とによって形成されたプレーナドープｎ型層を含むもの
であることを特徴とする半導体装置。 - 【請求項１７】 高濃度のｎ型不純物を有するＩｎＧａ
Ａｓコンタクト層と、 該コンタクト層上に形成されたオーミック電極とを有す
る半導体装置において、 上記オーミック電極は、上記コンタクト層と接する側に
Ｗ1-x Ｓｉx （０≦ｘ≦１）系金属からなる層を含むも
のであることを特徴とする半導体装置。 - 【請求項１８】 請求項１７記載の半導体装置におい
て、 上記オーミック電極は、上記Ｗ1-x Ｓｉx （０≦ｘ≦
１）系金属からなる層上にＡｕからなる層を含むもので
あることを特徴とする半導体装置。 - 【請求項１９】 請求項１７記載の半導体装置におい
て、 上記コンタクト層は、上記電極との界面近傍に、ｎ型不
純物がアトミックプレーナドーピングされたものである
ことを特徴とする半導体装置。 - 【請求項２０】 請求項１７記載の半導体装置におい
て、 上記コンタクト層はＡｌＩｎＡｓ層上に配置されたもの
であり、 上記コンタクト層は、上記ＡｌＩｎＡｓ層との界面に、
ｎ型不純物をアトミックプレーナドーピングすることに
よって形成されたプレーナドープｎ型層を含むものであ
ることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326558A JPH07183493A (ja) | 1993-12-24 | 1993-12-24 | 半導体装置 |
| US08/358,712 US5677553A (en) | 1993-12-24 | 1994-12-19 | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto |
| GB9425763A GB2285175B (en) | 1993-12-24 | 1994-12-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326558A JPH07183493A (ja) | 1993-12-24 | 1993-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183493A true JPH07183493A (ja) | 1995-07-21 |
Family
ID=18189170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326558A Pending JPH07183493A (ja) | 1993-12-24 | 1993-12-24 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5677553A (ja) |
| JP (1) | JPH07183493A (ja) |
| GB (1) | GB2285175B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000683A (zh) * | 2011-09-16 | 2013-03-27 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326730A (ja) * | 1994-05-31 | 1995-12-12 | Mitsubishi Electric Corp | 半導体装置，その製造方法，単一電子デバイス，及びその製造方法 |
| JP2661556B2 (ja) * | 1994-07-25 | 1997-10-08 | 日本電気株式会社 | 電界効果型半導体装置 |
| JPH09102600A (ja) * | 1995-10-06 | 1997-04-15 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
| JPH09275209A (ja) * | 1996-04-04 | 1997-10-21 | Honda Motor Co Ltd | 高電子移動度トランジスタ及びその製造方法 |
| US5767539A (en) * | 1996-04-05 | 1998-06-16 | Nec Corporation | Heterojunction field effect transistor having a InAlAs Schottky barrier layer formed upon an n-InP donor layer |
| US5895941A (en) * | 1996-07-01 | 1999-04-20 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with electrode portions under T-shaped gate structure |
| JPH10144912A (ja) * | 1996-11-12 | 1998-05-29 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
| JP3458349B2 (ja) * | 1996-11-19 | 2003-10-20 | 株式会社デンソー | 半導体装置 |
| JPH10199896A (ja) | 1997-01-07 | 1998-07-31 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| US5856217A (en) * | 1997-04-10 | 1999-01-05 | Hughes Electronics Corporation | Modulation-doped field-effect transistors and fabrication processes |
| US6232138B1 (en) * | 1997-12-01 | 2001-05-15 | Massachusetts Institute Of Technology | Relaxed InxGa(1-x)as buffers |
| JP4186032B2 (ja) * | 2000-06-29 | 2008-11-26 | 日本電気株式会社 | 半導体装置 |
| US6833556B2 (en) | 2002-08-12 | 2004-12-21 | Acorn Technologies, Inc. | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US7084423B2 (en) | 2002-08-12 | 2006-08-01 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US6928878B1 (en) | 2004-09-28 | 2005-08-16 | Rosemount Aerospace Inc. | Pressure sensor |
| JP2007149791A (ja) * | 2005-11-24 | 2007-06-14 | Univ Meijo | 半導体発光素子および半導体発光素子の作成方法 |
| JP5211471B2 (ja) * | 2006-11-29 | 2013-06-12 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JP5890991B2 (ja) * | 2011-09-28 | 2016-03-22 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| KR101990622B1 (ko) | 2011-11-23 | 2019-06-18 | 아콘 테크놀로지스 인코포레이티드 | 계면 원자 단일층의 삽입에 의한 ⅳ족 반도체에 대한 금속 접점의 개선 |
| JP2013131650A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US9620611B1 (en) | 2016-06-17 | 2017-04-11 | Acorn Technology, Inc. | MIS contact structure with metal oxide conductor |
| WO2018094205A1 (en) | 2016-11-18 | 2018-05-24 | Acorn Technologies, Inc. | Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0283278B1 (en) * | 1987-03-18 | 1993-06-23 | Fujitsu Limited | Compound semiconductor device having nonalloyed ohmic contacts |
| US5270798A (en) * | 1990-02-20 | 1993-12-14 | Varian Associates, Inc. | High electron mobility transistor |
| JP2786327B2 (ja) * | 1990-10-25 | 1998-08-13 | 三菱電機株式会社 | ヘテロ接合電界効果トランジスタ |
| FR2679071B1 (fr) * | 1991-07-08 | 1997-04-11 | France Telecom | Transistor a effet de champ, a couches minces de bande d'energie controlee. |
| JPH05102196A (ja) * | 1991-10-03 | 1993-04-23 | Rohm Co Ltd | 電界効果トランジスタ |
| US5313093A (en) * | 1991-10-29 | 1994-05-17 | Rohm Co., Ltd. | Compound semiconductor device |
| US5422307A (en) * | 1992-03-03 | 1995-06-06 | Sumitomo Electric Industries, Ltd. | Method of making an ohmic electrode using a TiW layer and an Au layer |
| CA2091926A1 (en) * | 1992-03-23 | 1993-09-24 | Shigeru Nakajima | Semiconductor device |
-
1993
- 1993-12-24 JP JP5326558A patent/JPH07183493A/ja active Pending
-
1994
- 1994-12-19 US US08/358,712 patent/US5677553A/en not_active Expired - Fee Related
- 1994-12-20 GB GB9425763A patent/GB2285175B/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000683A (zh) * | 2011-09-16 | 2013-03-27 | 富士通株式会社 | 化合物半导体器件及其制造方法 |
| US8933485B2 (en) | 2011-09-16 | 2015-01-13 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| TWI488301B (zh) * | 2011-09-16 | 2015-06-11 | 富士通股份有限公司 | 化合物半導體裝置及其製造方法（一） |
Also Published As
| Publication number | Publication date |
|---|---|
| US5677553A (en) | 1997-10-14 |
| GB2285175A (en) | 1995-06-28 |
| GB2285175B (en) | 1997-11-26 |
| GB9425763D0 (en) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07183493A (ja) | 半導体装置 | |
| US5701019A (en) | Semiconductor device having first and second stacked semiconductor layers, with electrical contact to the first semiconductor layer | |
| US6448119B1 (en) | Field effect transistor and method of fabricating the same | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR930011474B1 (ko) | 반도체장치와 그것의 제조방법 | |
| JP3200142B2 (ja) | 電界効果型トランジスタ | |
| US5212404A (en) | Semiconductor device having a vertical channel of carriers | |
| EP2416353A1 (en) | Semiconductor device | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2679396B2 (ja) | 電界効果トランジスタ | |
| JP2965358B2 (ja) | 電界効果型トランジスタ | |
| EP0602671B1 (en) | Heterojunction field effect transistor having an improved transistor characteristic | |
| JPH098285A (ja) | ヘテロ接合半導体デバイス | |
| US4689646A (en) | Depletion mode two-dimensional electron gas field effect transistor and the method for manufacturing the same | |
| JPH07142706A (ja) | ヘテロ接合半導体装置の製造方法およびヘテロ接合半導体装置 | |
| KR102543619B1 (ko) | 금속 산화물 반도체 소자 및 그 제조방법 | |
| JPH0818033A (ja) | 負性微分抵抗ｆｅｔ | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH05235055A (ja) | 化合物半導体装置 | |
| JPH08264760A (ja) | ヘテロ接合電界効果型トランジスタとその製造方法 | |
| GB2275569A (en) | Making contact to semiconductor heterojunction devices | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| CN118763104A (zh) | 无帽层GaAs HEMT外延结构、GaAs HEMT器件及其制作方法 | |
| JPS59149063A (ja) | 半導体装置 |