JPH09275209A - 高電子移動度トランジスタ及びその製造方法 - Google Patents

高電子移動度トランジスタ及びその製造方法

Info

Publication number
JPH09275209A
JPH09275209A JP8108392A JP10839296A JPH09275209A JP H09275209 A JPH09275209 A JP H09275209A JP 8108392 A JP8108392 A JP 8108392A JP 10839296 A JP10839296 A JP 10839296A JP H09275209 A JPH09275209 A JP H09275209A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
forming
electron mobility
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8108392A
Other languages
English (en)
Inventor
Yamato Ishikawa
大和 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP8108392A priority Critical patent/JPH09275209A/ja
Publication of JPH09275209A publication Critical patent/JPH09275209A/ja
Priority to US09/576,646 priority patent/US6294446B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 〔課題〕 ゲートの寄生容量を低減することにより高周
波特性の改良を図った高電子移動度トランジスタ及びそ
の製造方法を提供する。 〔解決手段〕実質的に均一な密度の電子ガス層を形成す
るためのチャネル層(24)の上下に上部及び下部の高抵抗
層のワイドバンドギャップ層（25,23)が形成されると共
に、これら上部及び下部のワイドバンドギャップ層のそ
れぞれの内部にシリコンプレーナ・ドーピング層(25a,2
3a) が形成され、上部のワイドバンドギャップ層(25)の
上にはソースとドレインの電極コンタクト層(26)が形成
され、この電極コンタクト層(26)を分離するように形成
されたリセス内にＴ型断面形状のゲート電極(29)が形成
され、さらに、上記リセスの内部とＴ型断面形状のゲー
ト電極(29)下部とを覆うパッシベーション膜(28)が形成
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ミリ波帯の高周波
増幅器などとして利用される高電子移動度トランジスタ
及びこのような高電子移動度トランジスタや電界効果ト
ランジスタの製造方法に関するものである。
【０００２】
【従来の技術】高電子移動度のInGaAsによってチャネル
層を形成することにより、高周波特性の向上を実現した
高電子移動度トランジスタ(HEMT)が開発されている。こ
の高電子移動度トランジスタでは、高抵抗のAlGaAsから
成るワイドバンドギャップ層の中間に薄いInGaAsを形成
することによりダブルヘテロ構造のチャネル層を形成す
ると共に、上下のワイドバンドギャップ層のそれぞれの
内部に形成したシリコンプレーナ・ドーピング層からこ
のチャネル層内に比較的高濃度の電子を供給する構成と
なっている。
【０００３】本出願人が平成７年８月７日付けで出願し
た「電界効果トランジスタ」と題する特許出願（特願平
７ー２０１１４５号）によれば、上記チャネル層の厚み
を電子ガス層の厚みが実質的に単一となる程度の小さな
値に制限すると共に、上下のAlGaAs層を高抵抗とするこ
とにより、ゲート電圧に対する相互コンダクタンスの変
化量が小さな高性能の高電子移動度トランジスタの発明
が開示されている。
【０００４】すなわち、チャネル層が厚くなると、この
チャンネル層内に形成される電子ガス層がヘテロ接合面
の近傍に局在する結果、表面からの深さ、従って、ゲー
ト電極からの距離が異なる二つの層に分離してしまう。
このようにゲート電極からの距離を異ならせて深さ方向
に分離した二つの電子ガス層のそれぞれについては、ゲ
ート電圧の影響の仕方が異なってくる。この結果、相互
コンダクタンスのゲート電圧依存性が大きくなるものと
考えられた。
【０００５】そこで、上記発明によれば、チャンネル内
に形成される電子ガス層を実質的に単一と見做せる程度
の厚み、具体的には50Å乃至 150Åの厚みの範囲に制限
すると共に、このような薄いチャネル層に隣接する上下
のAlGaAs層の抵抗値を高い値に設定した。このようにチ
ャネル層の上下のAlGaAsの抵抗値を高い値に設定したの
は、これを高くするほど、ゲート電圧の影響がチャネル
層を含む広い範囲に及ぶようになり、チャネル層の厚み
が実効的に減少したと同様の効果が奏されると考えたか
らである。
【０００６】図７は、上記先願の発明に係わる高電子移
動度トランジスタの構造を模式的に示す断面図であり、
３１は半絶縁性のGaAs基板、３２は不要キャリアの漏れ
を防止するため超格子バッファ層、３３，３５はAlGaAs
のワイドバンドギャップ層、３４はInGaAsのチャネル
層、３３ａ，３３ｂは上下のワイドバンドギャップ層３
３，３５の内部に形成されたシリコンプレーナ・ドーピ
ング層、３６はｎ+ GaAsコンタクト層、３７はSiO2膜、
３８はパッシベーション膜、３９はＴ型断面形状のゲー
ト電極である。
【０００７】チャネル層３４の厚みは、その上下に形成
されるAlGaAsのワイドバンドギャップ層３３，３５との
間に形成される各ヘテロ接合の近傍に局在することによ
り、互いに分離しようとする傾向を示す電子ガスが、実
質的に一体となってゲート電圧の変化に追随できる程度
の小さな値、具体的には 50 Å〜150 Åの範囲の小さな
値に設定されている。
【０００８】図８は、上記発明の高電子移動度トランジ
スタについて得られた電気特性の実験データである。こ
の電気特性は、ゲート電圧を一定値ずつ変化させた場合
のドレイン電圧とドレイン電流との関係を示している。
ゲート電圧の増加に対するドレイン電流の増加量もほぼ
均一化されており、相互コンダクタンスがゲート電圧に
よってあまり変化しないことが判る。
【０００９】図９は、上記発明の高電子移動度トランジ
スタの相互コンダクタンスとゲート電圧との関係を示す
特性図であり、縦軸は単位ゲート幅当たりの相互コンダ
クタンスｇｍであり、横軸はゲート電圧である。実線で
示された曲線Ａが本実施例の高電子移動度トランジスタ
のデータ、点線で示された曲線Ｂが従来の高電子移動度
トランジスタのデータ、一点鎖点で示された曲線Ｃが従
来の改良型高電子移動度トランジスタのデータである。
これらの実験結果から、上記考察の正当性が裏付けられ
た。
【００１０】さらに、図７に示した構造の高電子移動度
トランジスタの製造などに適した半導体装置の製造方法
が、本出願人が平成７年８月７日付けで提出した「半導
体装置の製造方法および高周波半導体装置の製造方法」
と題する特願平７ー号に開示されている。この製造方法
によれば、ゲート電極が形成されるリセスを形成する際
の選択ウエットエッチングに最適のエッチング液とし
て、アンモニア水と過酸化水素水の混合比が１対４000
以上の液を水で希釈したものなどが開示されている。
【００１１】
【発明が解決しようとする課題】図７に示した先願の発
明の高電子移動度トランジスタでは、Ｔ型断面形状のゲ
ート電極３９の全面にパッシベーション膜３８が形成さ
れている。そして、このパッシベーション膜は空気の数
倍にも達する大きな誘電率のSiO2/N膜などから成るた
め、ゲートの寄生容量が増大して高周波特性が劣化する
という問題がある。従って、本発明の目的は、ゲートの
寄生容量を低減することによって高周波特性の改良を図
った高電子移動度トランジスタ及びその製造方法を提供
することにある。
【００１２】
【課題を解決するための手段】本発明に係わる高電子移
動度トランジスタは、実質的に均一な密度の電子ガス層
を形成するためのチャネル層の上下に上部及び下部の高
抵抗層のワイドバンドギャップ層が形成されると共に、
これら上部及び下部のワイドバンドギャップ層のそれぞ
れの内部にシリコンプレーナ・ドーピング層が形成さ
れ、前記上部のワイドバンドギャップ層の上にはソース
とドレインの電極コンタクト層が形成され、この電極コ
ンタクト層を分離するように形成されたリセス内にＴ型
断面形状のゲート電極が形成されている。そして、特性
の安定化と電気的絶縁に最小限度必要なリセスの内部と
Ｔ型断面形状のゲート電極の下部を覆うパッシベーショ
ン膜が形成されることにより、ゲート電極の寄生容量の
低減が図られる。
【００１３】本発明に係わる高電子移動度トランジスタ
の製造方法は、チャネル層を形成するInGaAs層上に高抵
抗のAlGaAsのワイドバンドギャップ層を形成する工程
と、前記ワイドバンドギャップ層上に低抵抗のGaAsコン
タクト層を形成する工程と、前記GaAsコンタクト層に選
択ウエットエッチングを行うことにより前記コンタクト
層をソース側とドレイン側とに分離するリセスを前記ワ
イドバンドギャップ層上に形成する工程と、電子ビーム
の照射と露光によりレジスト上に形成された微細な開口
を通して前記リセス内に真空蒸着を行うことにより楔状
のゲート電極をリセスの底部に形成する工程と、前記楔
状のゲート電極の頂部にレジスト上に形成した開口を通
して真空蒸着を行うことによりＴ型断面形状を有するゲ
ート電極を形成する工程とを備えている。
【００１４】さらに、この発明の製造方法は、前記楔状
のゲート電極の形成工程と前記Ｔ型断面形状のゲート電
極の形成工程との間に、前記リセス内と前記楔状ゲート
電極の下部を覆うパッシベーション膜の形成工程とを備
えることにより、小さな寄生容量の電極を有し、高周波
特性の向上した高電子移動度トランジスタを製造可能な
ように構成されている。
【００１５】
【発明の実施の形態】図１は、本発明の一実施例の高電
子移動度トランジスタの構造を模式的に示す断面図であ
る。半絶縁性のGaAs基板２１の上に不要キャリアの漏れ
を防止するため超格子バッファ層２２が形成され、その
上に、高抵抗のAlGaAsのワイドバンドギャップ層２３，
２５と、InGaAsチャネル層２４とから成るダブルヘテロ
構造が形成されている。上部の高抵抗のワイドバンドギ
ャップ層２５上に 5×1018cmー3程度の高濃度でSiがドー
ピングされた厚み500 Å程度のｎ+ GaAsコンタクト層２
６が形成され、更にその上にSiO2膜２７とパッシベーシ
ョン膜２８が形成され、コンタクト層２６をソース側と
ドレイン側とに分離するリセス（窪み）の底部にはＴ型
断面形状のゲート電極２９が形成されている。
【００１６】超格子構造のバッファ層２２の上に形成さ
れた厚み330 Å程度の高抵抗のAlGaAsのワイドバンドギ
ャップ層２３は、Alx Ga1-x As ( 0.2＜ｘ＜0.3 ) から
構成されている。このAlGaAsのワイドバンドギャップ層
２３内のチャネル層２４とのヘテロ接合面から30Å離れ
た箇所に、面密度2.5 ×1012 cm ー2のSiを不純物として
含むシリコンプレーナ・ドーピング層２３ａが形成され
ている。チャネル層２４の厚みは、その上下に形成され
るAlGaAsのワイドバンドギャップ層２３，２５との間に
形成される各ヘテロ接合の近傍に局在することにより、
互いに分離しようとする傾向を示す電子ガスが、実質的
に一体となってゲート電圧の変化に追随できる程度の小
さな値、具体的には 50 Å〜150 Åの範囲の小さな値に
設定されている。
【００１７】チャネル層２４の上部に形成される厚み33
0 Åの上部のAlGaAsのワイドバンドギャップ層２５につ
いても、その組成と電気抵抗値のいずれもが下部のワイ
ドバンドギャップ層２３のそれぞれと同一の値に設定さ
れている。また、この上部のワイドバンドギャップ層２
５の内部に形成されたシリコンプレーナ・ドーピング層
２５ａも、下部のワイドバンドギャップ層２３内に形成
されたシリコンプレーナ・ドーピング層２３ａと、チャ
ネル層２４からの距離についてもドーピング量について
も同一の値に設定されている。このように、この実施例
の高電子移動度トランジスタは、InGaAsチャネル層２４
を中心に上下に対称構造を呈している。
【００１８】図６に示した、先願の発明に係わる高電子
移動度トランジスタとは異なり、特性の安定化と電気的
絶縁に最小限度必要なリセスの内部とその底面から直立
するＴ型断面形状のゲート電極２９の下部のみを覆うよ
うにパッシベーション膜２８が形成されている。この結
果、ゲート電極２９の寄生容量が低減され、高周波特性
が向上する。
【００１９】図２は、本発明の他の実施例の高電子移動
度トランジスタの構造を模式的に示す断面図である。本
図中、図１と同一の参照符号を付した構成要素は、図１
に関して既に説明したものと同一の構成要素であり、こ
れらについては重複する説明を省略する。この実施例の
高電子移動度トランジスタにおいては、厚み300 Å程度
の上部の高抵抗AlGaAsワイドバンドギャップ層２５の上
部に、低抵抗のAlGaAsワイドバンドギャップ層２５ｂが
形成されている。この低抵抗のAlGaAsワイドバンドギャ
ップ層２５ｂの不純物密度は３×1017cmー3〜１×1018cm
ー3であり、厚みは40Å〜120 Åである。
【００２０】相互コンダクタンスのゲート電圧依存性を
低減するうえで、チャネル層２４の厚みを制限すること
により電子ガスの密度をほぼ均一とすることに加えて、
チャネル層２４の近傍の上下のワイドバンドギャップ層
２３，２５、少なくとも上部のワイドバンドギャップ層
２５の抵抗値を高くしている。このようにワイドバンド
ギャップ層の抵抗値を高くすると、一定量のゲート電圧
の変化に伴ってチャネル２４内の異なる深さの各部に生
ずる電位の変化、すなわち、電子ガスの挙動に及ぼすゲ
ート電圧の影響を各部について接近させている。
【００２１】上述のように、チャネル層２４に隣接する
上部のワイドバンドギャップ層２５の抵抗値を高くする
と、ゲート電極直下の空乏層がゲート電圧の小さなうち
からチャネル層２４に達してしまいノーマリオンの状態
を実現し難くなる。従って、ノーマリーオンの高電子移
動度トランジスタを設計する場合には、ワイドバンドギ
ャップ層の表面に低抵抗層を形成し、ゲート電極直下に
形成される空乏層の拡がりをこの高抵抗層内に留め、ゲ
ート電圧の影響がチャネル部に及びにくいよううされ
る。
【００２２】なお、低抵抗のAlGaAsのワイドバンドギャ
ップ層２５ｂの厚みが40〜120 Å程度の薄い値に設定さ
れているため、ゲート電極２９に印加される電圧が多少
変化すると、その直下に形成される空乏層は、低抵抗の
AlGaAsのワイドバンドギャップ層２５ｂを突き抜けて高
抵抗のAlGaAsワイドバンドギャップ層２５内に急速に拡
大し、InGaAsチャネル層２４内の電子ガスの挙動に影響
を及ぼし始める。
【００２３】図３〜図６は、上記図１に示した実施例の
高電子移動度トランジスタの製造方法を製造中の高電子
移動度トランジスタの主要部分の断面図によって説明す
るための工程図である。
【００２４】まず、図３（Ａ）に示すように、GaAs基板
１の上に超格子バッファ層２が形成され、その上にAlの
混晶比率（ｘ）が 0.2〜0.3 のAlx Ga1ーx As層３、厚み
100Å程度のInGaAsチャネル層４、厚み300 ÅのAlGaAs
層５から成るダブルヘテロ構造が形成され，その上に厚
み500 Åの n+ GaAsコンタクト層６が形成される。次
に、GaAsコンタクト層６上に、そのエッチングマスクと
なる厚み500 ÅのSiO2膜７がプラズＣＶＤ法で形成され
る。
【００２５】次に、図３（Ｂ）に示すように、SiO2膜７
上に厚さ3000Åの電子ビーム用レジスト8 が形成され、
電子線描画装置と現像装置とを使用してレジスト8 上に
0.1μｍの幅の開口のパターンが作成される。
【００２６】続いて、図３(C) に示すように、電子ビー
ム用レジスト8 をマスクとしてSiO2膜7 がウエットエッ
チングされ、下部の開口幅が0.3 μｍ程度のパターンニ
ング層が形成される。このウエットエッチングには、BH
F(バッファードフッ酸；HF：H2O ：NH4F＝１：10：10)
を用いる。なお、エッチング液が開口内に十分侵入でき
るよう、このエットエッチングに先立って界面活性剤を
使用した前処理を行えば好適である。
【００２７】次に、図４（Ｄ）に示すように、GaAsコン
タクト層６の選択エッチングによるリセスの形成（リセ
スエッチング）が行われる。まず、界面活性剤によりエ
ッチング液の侵入を促進するための前処理が行われる。
次いで、アンモニア水と過酸化水素水の混合比が１対４
000 以上の液を水で希釈したエッチング液を用いてGaAs
コンタクト層６が選択的にエッチングされ、内径が下方
に向けて滑らかに減少する漏斗状のリセス( 窪み)9 が
形成される。水により希釈の程度とエッチング時間とを
制御することにより、上部の開口幅が0.3 μｍで、下部
の開口幅が0.1μｍ程度の台形状のリセス９が形成され
るようにする。エッチング液の好適な一例は、H2O ： H
2O2 ： NH4OH = 53,300：8,000 ：1 であり、500 Å
のGaAsコンタクト層に必要なエッチング時間は40秒であ
った。
【００２８】この結果、ゲート電極と内部のチャネル層
との間に形成されるをAlGaAsワイドバンドギャップ層５
の外部への露出の状態を最小限とするように、GaAsコン
タクト層６がエッチングされ、このワイドバンドギャッ
プ層５の安定化に伴い雑音が低減される。さらに、この
電界効果トランジスタでは、内部のチャネルと表面側る
ソース電極、ドレイン電極との間の抵抗が小さくなり、
相互コンダクタンスが増大する。
【００２９】次に、電子ビーム用レジスト８をマスクと
して、抵抗加熱真空蒸着装置を使用して、Ti/Au から成
る断面形状が先細りの楔状のゲート電極１０を形成する
（図４（Ｅ））。ゲート電極１０は、電子ビーム用レジ
スト８をマスクとして形成するため、このレジスト８の
開口の幅がゲート電極１０の長さを決定する。引き続
き、電子ビーム用レジスト８をリフトオフすることによ
り、この電子ビーム用レジスト８とゲート電極の形成に
際してこの上に堆積された金属の層を除去する（図４
（Ｆ））。
【００３０】続いて、ＣＶＤ法によって全面にSiO ／N
を堆積させることにより、パッシベーション膜１１を形
成する（図５（Ｇ））。次に、全面にレジスト膜１２を
塗布したのち、この全面にＣＦ4 ＋Ｏ2 等のガスを用い
たプラズマエッチングを行うこと（エッチバック）によ
り、ゲート電極１０の先端部分とこれを覆うパッシベー
ション膜１１のみをレジスト膜１２上に露出させる（図
５（Ｈ））。続いて、BHF(バッファードフッ酸）を用い
てウエットエッチングを行うことにより、楔状のゲート
電極１０の先端部分を覆うパッシベーション膜１１を除
去する（ 図５（Ｉ））。
【００３１】次に、図６（Ｊ）に示すように、レジスト
層１２上に新たなレジスト層１３を塗布により形成し、
この上に露光と現像とによってリフトオフ用レジストパ
ターンを形成する。続いて、図６（Ｋ）に示すように、
Ti/Au から成るゲート金属層14を真空蒸着したのち、KI
＋I2＋H2O ( 組成比100/50/300 )から成るエッチング液
とHF( HF:H2O=1:100 )を用いてゲート金属層14のヒゲ状
の突起を除去する。
【００３２】最後に、図６（Ｌ）に示すように、レジス
ト層１３を薬品で溶解することによって除去すると同時
に、このレジスト層１３上に形成されているゲート金属
層１４も除去し、さらにレジスト層１２を薬品による溶
解で除去することにより、リセスの内部とＴ型断面形状
のゲート電極の下部のみがパッシベーション膜１１で覆
われた目的の高電子移動度トランジスタを得る。
【００３３】以上、チャネル層の近傍のワイドバンドギ
ャップ層の抵抗を高くすると共に、チャネル層の厚みを
小さな値に制限する構成を例示した。しかしながら、チ
ャネル層の厚みをそのような範囲に限定することなく、
チャネル層近傍についてはワイドバンドギャップ層の抵
抗値を高くするだけでも、相互コンダクタンスの特性に
関する改良が図られる。
【００３４】また、ワイドバンドギャップ層としてAlGa
As層、ナローバンドギャップのチャネル層としてInGaAs
を使用する構成を例示したが、バンドギャップ（禁止
帯）の幅の広狭、あるいは電子親和力の大小に関して同
様の関係を有する任意の半導体結晶の組合せを採用でき
る。
【図面の簡単な説明】
【図１】本発明の一実施例の高電子移動度トランジスタ
の構造を模式的に示す模式断面図である。
【図２】本発明の他の実施例の高電子移動度トランジス
タの構造を模式的に示す模式断面図である。
【図３】図１の実施例の高電子移動度トランジスタの製
造方法を主要部分の断面図によって示す製造工程図であ
る。
【図４】図１の実施例の高電子移動度トランジスタの製
造方法を主要部分の断面図によって示す製造工程図であ
る。
【図５】図１の実施例の高電子移動度トランジスタの製
造方法を主要部分の断面図によって示す製造工程図であ
る。
【図６】図１の実施例の高電子移動度トランジスタの製
造方法を主要部分の断面図によって示す製造工程図であ
る。
【図７】本出願人の先願の発明に係わる高電子移動度ト
ランジスタの構造を模式的に示す模式断面図である。
【図８】図７の構造を有する高電子移動度トランジスタ
について実験的に得られた一定間隔のゲート電圧をパラ
メータとするドレイン電圧とドレイン電流の関係を示す
特性図。
【図９】図７の構造を有する高電子移動度トランジスタ
について実験的に得られた相互コンダクタンスのゲート
電圧依存性を示す特性図である。
【符号の説明】
21 半絶縁性GaAs基板 22 超格子バッファ層 23,25 高抵抗AlGaAsワイドバンドギャップ層 24 InGaAsチャネル層 23a,25a シリコンプレーナ・ドーピング層 25b 低高抵抗AlGaAsワイドバンドギャップ層 26 n + GaAsコンタクト層 27 SiO2膜 28 パッシベーション膜 29 Ｔ型断面形状のゲート電極

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】実質的に均一な密度の電子ガス層を形成す
    るためのチャネル層の上下に上部及び下部の高抵抗層の
    ワイドバンドギャップ層が形成されると共に、これら上
    部及び下部のワイドバンドギャップ層のそれぞれの内部
    にシリコンプレーナ・ドーピング層が形成され、前記上
    部のワイドバンドギャップ層の上にはソースとドレイン
    の電極コンタクト層が形成され、この電極コンタクト層
    を分離するように形成されたリセス内にＴ型断面形状の
    ゲート電極が形成される高電子移動度トランジスタにお
    いて、 前記リセスの内部と前記Ｔ型断面形状のゲート電極の下
    部を覆うパッシベーション膜が形成されたことを特徴と
    する高電子移動度トランジスタ。
  2. 【請求項２】 請求項１において、 前記上部の高抵抗ワイドバンドギャップ層上に更に、同
    一素材の低抵抗ワイドバンドギャップ層が形成されたこ
    とを特徴とする高電子移動度トランジスタ。
  3. 【請求項３】 請求項１又は２において、 前記低抵抗層のワイドバンドギャップ層の不純物濃度は
    ３×1017cmー3乃至１×1018cmー3の範囲にあり、厚みは40
    Å乃至120 Åの範囲にあることを特徴とする高電子移動
    度トランジスタ。
  4. 【請求項４】 請求項１乃至３のそれぞれにおいて、 前記チャネル層の厚みは、50Å乃至150 Åの範囲である
    ことを特徴とする高電子移動度トランジスタ。
  5. 【請求項５】 請求項１乃至４のそれぞれにおいて、 前記チャネル層はInGaAsから成り、前記ワイドバンドギ
    ャップ層はAlGaAsから成り、前記電極コンタクト層はGa
    Asから成ることを特徴とする高電子移動度トランジス
    タ。
  6. 【請求項６】チャネル層を形成するInGaAs層上に高抵抗
    のAlGaAsのワイドバンドギャップ層を形成する工程と、
    前記ワイドバンドギャップ層上に低抵抗のGaAsコンタク
    ト層を形成する工程と、前記GaAsコンタクト層に選択ウ
    エットエッチングを行うことにより前記コンタクト層を
    ソース側とドレイン側とに分離するリセスを前記ワイド
    バンドギャップ層上に形成する工程と、電子ビームの照
    射によってレジスト上に形成した微細な開口を通して前
    記リセス内に真空蒸着を行うことによりリセスの底部か
    ら直立する楔状のゲート電極を形成する工程と、前記楔
    状のゲート電極の頂部にレジスト上に形成した開口を通
    して真空蒸着を行うことによりＴ型断面形状を有するゲ
    ート電極を形成する高電子移動度トランジスタの製造方
    法において、 前記楔状のゲート電極の形成工程と前記Ｔ型断面形状の
    ゲート電極の形成工程との間に、前記リセス内と前記楔
    状ゲート電極の下部を覆うパッシベーション膜の形成工
    程を含むことを特徴とする高電子移動度トランジスタの
    製造方法。
  7. 【請求項７】 請求項６において、 前記選択ウエットエッチングは、アンモニア水と過酸化
    水素水の混合比が１対４000 以上の液を水で希釈してエ
    ッチング液を用いて行ことを特徴とする高電子移動度ト
    ランジスタの製造方法。
  8. 【請求項８】半導体結晶層の表面にリセスを形成する工
    程と、電子ビームの照射によってレジスト上に形成され
    た微細な開口を通して前記リセス内に真空蒸着を行うこ
    とによりこのリセスの底部から直立する楔状のゲート電
    極を形成する工程と、前記楔状のゲート電極の頂部にレ
    ジスト上に形成した開口を通して真空蒸着を行うことに
    よりＴ型断面形状を有するゲート電極を形成する電界効
    果トランジスタの製造方法において、 前記楔状のゲート電極の形成工程と前記Ｔ型断面形状の
    ゲート電極の形成工程との間に、前記リセス内と前記楔
    状ゲート電極の下部を覆うパッシベーション膜の形成工
    程を含むことを特徴とする電界効果トランジスタの製造
    方法。
JP8108392A 1996-04-04 1996-04-04 高電子移動度トランジスタ及びその製造方法 Pending JPH09275209A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8108392A JPH09275209A (ja) 1996-04-04 1996-04-04 高電子移動度トランジスタ及びその製造方法
US09/576,646 US6294446B1 (en) 1996-04-04 2000-05-22 Methods of manufacturing a high electron mobility transistor with a T-shaped gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8108392A JPH09275209A (ja) 1996-04-04 1996-04-04 高電子移動度トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09275209A true JPH09275209A (ja) 1997-10-21

Family

ID=14483609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8108392A Pending JPH09275209A (ja) 1996-04-04 1996-04-04 高電子移動度トランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US6294446B1 (ja)
JP (1) JPH09275209A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324208B1 (ko) * 1999-12-27 2002-02-16 오길록 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법
CN100342547C (zh) * 2004-06-08 2007-10-10 中国科学院半导体研究所 高击穿电压的高电子迁移率晶体管
WO2023058147A1 (ja) * 2021-10-06 2023-04-13 日本電信電話株式会社 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208600A (ja) * 2001-01-10 2002-07-26 Fujitsu Quantum Devices Ltd 半導体装置
JP2003174039A (ja) * 2001-09-27 2003-06-20 Murata Mfg Co Ltd ヘテロ接合電界効果トランジスタ
SG113599A1 (en) * 2004-01-29 2005-08-29 Rohm & Haas Elect Mat T-gate formation
CN100411103C (zh) * 2005-05-19 2008-08-13 中国科学院微电子研究所 高电子迁移率晶体管电路t型栅制作方法
US7439166B1 (en) 2005-06-11 2008-10-21 Hrl Laboratories, Llc Method for producing tiered gate structure devices
US7608497B1 (en) * 2006-09-08 2009-10-27 Ivan Milosavljevic Passivated tiered gate structure transistor and fabrication method
US9048184B2 (en) * 2013-03-15 2015-06-02 Northrop Grumman Systems Corporation Method of forming a gate contact
US10084074B1 (en) 2017-03-24 2018-09-25 Qualcomm Incorporated Compound semiconductor field effect transistor gate length scaling

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700462A (en) 1986-10-08 1987-10-20 Hughes Aircraft Company Process for making a T-gated transistor
JP2550608B2 (ja) 1987-10-01 1996-11-06 三菱電機株式会社 半導体装置の製造方法
JPH0563006A (ja) 1991-08-30 1993-03-12 Hitachi Ltd 半導体装置とその製造方法
JPH05121445A (ja) 1991-10-29 1993-05-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5399896A (en) 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
JP3170141B2 (ja) * 1993-07-27 2001-05-28 株式会社東芝 半導体装置
JPH0786310A (ja) 1993-09-20 1995-03-31 Mitsubishi Electric Corp 高融点金属ゲート電極の形成方法
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JP2581452B2 (ja) 1994-06-06 1997-02-12 日本電気株式会社 電界効果トランジスタ
US5557126A (en) 1994-09-30 1996-09-17 Sgs-Thomson Microelectronics, Inc. Thin-film transistor and method for forming the same
JPH08195405A (ja) * 1994-11-18 1996-07-30 Honda Motor Co Ltd 半導体装置の製造方法および高周波半導体装置の製造方法
US5668387A (en) 1995-10-26 1997-09-16 Trw Inc. Relaxed channel high electron mobility transistor
JPH10125901A (ja) * 1996-10-17 1998-05-15 Mitsubishi Electric Corp 電界効果トランジスタ，及びその製造方法
JPH10144912A (ja) * 1996-11-12 1998-05-29 Mitsubishi Electric Corp 電界効果トランジスタ，及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324208B1 (ko) * 1999-12-27 2002-02-16 오길록 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법
CN100342547C (zh) * 2004-06-08 2007-10-10 中国科学院半导体研究所 高击穿电压的高电子迁移率晶体管
WO2023058147A1 (ja) * 2021-10-06 2023-04-13 日本電信電話株式会社 半導体装置

Also Published As

Publication number Publication date
US6294446B1 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
US6573129B2 (en) Gate electrode formation in double-recessed transistor by two-step etching
US20020187623A1 (en) Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof
JPH09275209A (ja) 高電子移動度トランジスタ及びその製造方法
US6144048A (en) Heterojunction field effect transistor and method of fabricating the same
US4717685A (en) Method for producing a metal semiconductor field effect transistor
US5949095A (en) Enhancement type MESFET
EP0855748A1 (en) Heterojunction field effect transistor and method of fabricating the same
US5336626A (en) Method of manufacturing a MESFET with an epitaxial void
JP2746482B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2004119820A (ja) 電界効果トランジスタおよびその製造方法
US6458675B1 (en) Semiconductor device having a plasma-processed layer and method of manufacturing the same
US5900641A (en) Field effect semiconductor device having a reduced leakage current
JP3952383B2 (ja) 化合物電界効果半導体装置
JP4245689B2 (ja) 半導体装置の製造方法
JPH08102537A (ja) 単一電子素子とその製造方法
JP6572556B2 (ja) 化合物半導体装置及びその製造方法
JP3304343B2 (ja) 電界効果トランジスタ
JPH0523497B2 (ja)
KR950001168B1 (ko) 화합물 반도체 장치 및 그 제조방법
JP3077653B2 (ja) 電界効果トランジスタ及びその製造方法
JPH0429225B2 (ja)
JP3109097B2 (ja) 電界効果トランジスタの製造方法およびエッチング方法
JPH06310536A (ja) 電界効果トランジスタおよびその製造方法
EP0613191A2 (en) Channel structure for field effect transistor
JPH0855861A (ja) 電界効果トランジスタ、及びその製造方法