JPH0718450U - 電子素子搭載基板 - Google Patents

Abstract

(57)【要約】 【目的】 金属接続線の本数に対応して導電パターンの
形状を設定することによって、導電パターンのインピー
ダンスを低減可能とし、電子素子の電気的特性の劣化を
防止する。 【構成】 電子素子３６を接着固定した絶縁体基板３１
と、その近傍に形成した複数の導電パターン３４１〜３
４４を形成し、電子素子６と導電パターンとを金属接続
線３８１、３８２で接続する構成の電子素子搭載基板に
おいて、導電パターン３４１〜３４４における金属接続
線３８１、３８２の本数に対応して導電パターンの形状
を設定することによって導電パターンのインピーダンス
を低減可能とし、電子素子３６の電気的特性の劣化を防
止する構成。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体素子、ＩＣ素子及び表面弾性波素子（ＳＡＷ素子）等の電子 素子を装着固定する基板、又はパッケージ構造に関する。

【０００２】

【従来の技術】

従来、この種の電子素子搭載基板としては、図３及び図４に示すものが知られ ている。絶縁体基板１１及び積層された絶縁体基板２１、２２は、それぞれ厚さ ０．３〜１．０mmのセラミック又は樹脂からなる。図３において、絶縁体基板１ １の表面には長方形状の導電パターン１４１、１４２、１４３及び１４４が形成 され、導電パターン１４１と１４４は信号用であり、導電パターン１４２と１４ ３は接地用若しくは電源用である。これら導電パターンの幅は通常０．５mm程度 である。また、電子素子１６は、エポキシ樹脂等の接着剤１７で絶縁体基板１１ に接着固定される。これらの導電パターン１４１、１４２、１４３、１４４と電 子素子１６は、金属接続線１８１、１８２で接続して電気回路部品として使用さ れる。これらの金属接続線は直径が約０．０２５〜０．１mmの金線、若しくはア ルミニウム線が用いられる。

【０００３】 信号用の金属接続線１８２は導電パターン１４１及び１４４に接続される。一 方、金属接続線１８１は、接地電位（グランド）または電源電位等の同一電位へ の接続線を示すが、これらの金属接続線は、導電パターン１４２、１４３に複数 接続される。このように、信号用の接続線は１本づつ独立していることが必要で あるが、接地用及び電源用の接続線の場合は同一導電パターンに複数の接続線を 接続することが可能である。導電パターン１４１は図３（ｂ）に示すように、外 部接続端子１９１に接続されている。他の導電パターン１４２、１４３、１４４ も図３（ｂ）に示すものと同様に、各々の外部接続端子で外部回路と接続される 。

【０００４】 図４（ａ）、（ｂ）は、従来の半導体素子、ＩＣ素子及びＳＡＷ素子等の電子 素子を装着する場合の他の従来例で、２層からなる絶縁体基板２１、２２を積層 した構造の外観図及び概略断面図を示す。絶縁体基板２１及び２２の厚さは約０ ．３〜１．０mmで、絶縁層材料にはセラミック、若しくは樹脂が用いられる。電 子素子２６は第１層絶縁体基板２１の表面にエポキシ樹脂等の接着剤２７を用い て接着固定される。第１層絶縁体基板２１の上に積層された第２層絶縁体基板２ ２には、電子素子２６を接地するためのくり抜き部分２５を形成し、このくり抜 き部分２５の周辺表面に図３（ａ）と同様の長方形状の導電パターン２４１、２ ４２、２４３、２４４が形成されている。また、第２層絶縁体基板２２表面に形 成した導電パターンは、図４（ｂ）に示したと同様に外部接続端子２９１に接続 される。これら導電パターンと電子素子２６との電気的接続は図３（ａ）に示す と同様に金属接続線２８１、２８２を使用して行われる。

【０００５】

【考案が解決しようとする課題】

図３及び図４に示すような従来の電子素子搭載基板では、電子素子と外部回路 とを接続する導電パターンの面積が小さくなり、接地線等の多数の金属接続線を 同じ導電パターンへ接続することが困難になるという不都合があった。

【０００６】 また、金属接続線の太さは通常２５〜１００μｍ程度であるので、従来の約０ ．５mm幅の導電パターンでは、金属接続線の太さと導電パターンとの接続点で電 気的なインピーダンスの不整合が大きく、特性が損なわれるという不具合があっ た。

【０００７】 本考案は、このような従来例の問題点を解決して、電子素子を搭載する基板、 またはパッケージにおいて、多数の接続を容易に可能とし、かつ特性を損なわな いように導電パターンの形状を改善することを目的とする。

【０００８】

【課題を解決するための手段】

電子素子の良好な電気的特性を得るためには、接地線等による接地インピーダ ンス等の配線インピーダンスを低減させることが必要である。このため接地電位 への金属接続線をできるだけ多くすることによって、配線インピーダンスを低減 することが可能となる。信号線は、通常１本の接続線で接続するが電気的特性の 劣化は少ない。接続線が導電パターンへ接続される位置は、電子素子に近い側で あるので、導電パターンにおいて、信号用接続線を接続する部分は小面積とする ことが可能である。一方、もし導電パターンを全体に細くすると、その接続位置 から外部接続端子への間のインピーダンスが大きくなり電気的特性劣化の要因と なってしまう不都合がある。この不都合を避けるため、信号用導電パターンの外 部接続端子側部分を広い面積とすることで電気的特性の劣化を防止することが可 能となる。一方、比較的金属接続線を多くすることのできる接地用若しくは電源 用導電パターンにおいては、その導電パターンの面積を、該電子素子側で広面積 とし、逆に該外部接続端子側で小面積とする構成とした。

【０００９】

【作用】

本考案によれば、従来の技術及び材料を用いながら、金属接続線の本数に対応 して導電パターンの形状を設定することによって、すなわち本数の比較的少ない 信号用導電パターンの面積を、電子素子側で小面積とし、逆に外部接続端子側で 広面積とし、一方、比較的本数を多くすることのできる接地用若しくは電源用導 電パターンでは、その面積を、電子素子側で広面積とし、逆に外部接続端子側で 小面積とすることによって、導電パターンのインピーダンスを低減可能とし、電 子素子の電気的特性の劣化を防止することが可能となる。

【００１０】

【実施例】

以下、本考案の実施例につき図１及び図２を参照して詳細に述べる。図１及び 図２において、図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）で示した部材と同一 若しくは同等の部材には同一の参照符号を用いてその詳細な説明を省略する。

【００１１】 図１において、絶縁体基板３１の表面には、三角形状若しくは台形状とした導 電パターン３４１、３４２と多角形状とした導電パターン３４３、３４４が形成 されている。これらの導電パターンのうち、導電パターン３４１、３４４は信号 用であり、電子素子側を小面積とし外部接続端子側を広面積な形状としている。 一方、導電パターン３４２、３４３は接地用若しくは電源用であり、その形状は 電子素子側に向かって広面積とし、逆に外部接続端子に向かって小面積な形状と している。このように、金属接続線の本数に対応して導電パターンの形状を設定 することによって、すなわち本数の比較的少ない信号用導電パターンの面積を、 電子素子側で小面積とし、逆に外部接続端子側で広面積とし、一方、比較的本数 を多くすることのできる接地用若しくは電源用導電パターンでは、その面積を電 子素子側で広面積とし、逆に外部接続端子側で小面積とすることによって、導電 パターンのインピーダンスの低減が可能となる。

【００１２】 図４は、本考案の他の実施例であり、第１層絶縁体基板４１の上部に第２層絶 縁体基板４２が積層された２層構造が示されている。参照符号４５は、電子素子 ４６を第１層絶縁体基板４１上に搭載するための空間を得たくり抜き部分である 。このくり抜き部分４５の周辺の第２層絶縁体基板４２の表面には、導電パター ン４４１、４４２、４４３、４４４が形成されている。これら導電パターンのう ち、信号用導電パターン４４１、４４４は電子素子４６側において小面積で、他 方外部接続端子側において広面積の三角形状若しくは台形状の形状を有する。一 方、接地用若しくは電源用の導電パターン４４２、４４３は、電子素子４６側に おいて広面積、他方外部接続端子側において小面積の台形状若しくは多角形状の 形を有する。

【００１３】 以上述べた実施例では、導電パターンの形状が、三角形状若しくは台形状であ ったが、本考案はその形状に限定されるものでなく、電子素子側と外部接続端子 側とで導電パターンの部分面積が相違するものであれば、本考案の所期の目的は 達成され得るものである。

【００１４】

【考案の効果】

以上述べた構成の本考案によれば、従来の技術及び材料を用いながら、金属接 続線の本数に対応して導電パターンの面積形状を設定することによって、すなわ ち本数の比較的少ない信号用導電パターンの面積を電子素子側で小面積とし、逆 に外部接続端子側で広面積とし、一方、金属接続線本数の比較的多くすることが できる接地用若しくは電源用パターンでは、その面積を電子素子側で広面積とし 、逆に外部接続端子側で小面積とすることによって、導電パターンのインピーダ ンスを低減可能とし、電子素子の電気的特性の劣化を防止することが可能となる 。

【図面の簡単な説明】

【図１】本考案の一実施例としての１層構造の電子素子
搭載基板を示す概略斜視図である。

【図２】本考案の他の実施例としての２層構造の電子素
子搭載基板を示す概略斜視図である。

【図３】（ａ）及び（ｂ）は、従来例としての電子素子
搭載基板を示す概略斜視図と概略断面図である。

【図４】（ａ）及び（ｂ）は、他の従来例としての２層
構造の電子素子搭載基板を示す概略斜視図と概略断面図
である。

【符号の説明】

３１ 絶縁体基板 ３４１、３４２、３４３、３４４ 導電パターン ３６ 電子素子 ３７ 接着剤 ３８１、３８２ 金属接続線 ３９１、３９２ 外部接続端子 ４１、４２ 絶縁体基板 ４４１、４４２、４４３、４４４ 導電パターン ４５ くり抜き部分 ４６ 電子素子 ４７ 接着剤 ４８１、４８２ 金属接続線 ４９１、４９２ 外部接続端子

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 電子素子を接着固定した絶縁体基板と、
   その近傍に形成した複数の導電パターンを形成し、該電
   子素子と該誘電パターンとを金属接続線で接続する構成
   の電子素子搭載基板において、 該導電パターンにおける金属接続線の本数に対応して導
   電パターンの形状を設定することによって、前記導電パ
   ターンのインピーダンスを低減可能とし、前記電子素子
   の電気的特性の劣化を防止することを特徴とする電子素
   子搭載基板。
2. 【請求項２】 請求項１において、金属接続線の本数の
   比較的少ない信号用導電パターンにおいては、その導電
   パターン面積を該電子素子側で小面積とし、逆に外部接
   続端子側で広面積としたことを特徴とする電子素子搭載
   基板。
3. 【請求項３】 請求項１において、比較的金属接続線を
   多くすることのできる接地用若しくは電源用導電パター
   ンにおいては、その導電パターンの面積を、該電子素子
   側で広面積とし、逆に該外部接続端子側で小面積とした
   ことを特徴とする電子素子搭載基板。