JPH071897B2

JPH071897B2 - 線路電流検出回路

Info

Publication number: JPH071897B2
Application number: JP24679386A
Authority: JP
Inventors: 和雄浜里
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1995-01-11
Anticipated expiration: 2010-01-11
Also published as: JPS63102445A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、線路電流検出回路に関し、特に電話交換機の
２線線路を介して端末装置に対し電流を供給する回路に
おいて、その回路に流れる電流を検出するための線路電
流検出回路に関するものである。

〔従来の技術〕

従来、電話交換機における線路電流検出回路は、第３図
に示すようにして電流を検出していた。

第３図において、E_Pは正電源、E_Nは負電源、R_DAはＡ線
側電流検出抵抗、R_DBBは線側電流検出抵抗、T_AはＡ線側
端子、T_BはＢ線側端子、2W_Aは２線線路のＡ線側、2W_Bは
２線線路のＢ線側、I_AはＡ線側端子に流入する電流、I_B
はＢ線側端子に流出する電流、Trはトランジスタ、R_Eは
エミッタ抵抗、R_Cはコレクタ抵抗、V_DETは検出電圧であ
る。なお、特に言及しない限り、素子の記号と素子の値
は、同一の記号と値で表わすものとする。

トランジスタTrのベースは、Ａ線側電流検出抵抗R_DAの
Ａ線側端子T_A側に接続され、エミッタはエミッタ抵抗R_E
を介してR_DAの負電源側に接続され、コレクタはコレク
タ抵抗R_Cを介して、Ｂ線側電流検出抵抗R_DBのＢ線側端
子T_B側に接続される。２線線路のＡ線側2W_AからＡ線側
端子に流入する電流I_Aは、Ａ線側電流検出抵抗R_DAを介
して負電源E_Nに流れ、R_DAの両端にV_DAの電圧降下を生じ
る。また、Ｂ線側２線端子T_Bから２線線路のＢ線側2W_B
に流出する電流I_Bは、正電源E_PからＢ線側電流検出抵抗
R_DBを介して流れ、R_DBの両端にV_DBの電圧降下を生じ
る。トランジスタTrの電流増幅率が十分大きいものと仮
定すると、エミッタ抵抗R_EにはV_DAからトランジスタTr
のベース・エミッタ間電圧V_BEを差し引いた電圧が印加
され、これをR_Eの抵抗値で除算した値の電流I_Cがコレク
タ・エミッタ間に流れて、コレクタ抵抗R_Cの両端にV_C＝
I_C・R_Cの電圧降下を生じる。従って、コレクタ抵抗R_Cの
トランジスタ側とＢ線側検出抵抗R_DEの正電源側との間
の電圧、つまり検出電圧V_DETは、次式で求められる。

V_DET＝V_C＋V_DB＝R_C・I_C＋R_DB・I_B ＝R_C（V_DA−V_BE）/R_E＋R_DB・I_B ＝R_C（R_DA・I_A−V_BE）/R_E＋R_DB・I_B ここで、V_BEを無視すると、次のようになる。

V_DET＝R_C・R_DA・I_A/R_E＋R_DB・I_B さらに,R_C＝R_E,並びにR_DA＝R_DB＝R_Dとすることにより、
次のようになる。

V_DET＝R_D（I_A＋I_B）このように、検出電圧V_DETは電流I_AとI_Bの和に比例した
電圧となる。従って、線路電流を検出することができ
る。

〔発明が解決しようとする問題点〕

しかし、第３図の回路では、Ａ線側電流検出抵抗の電圧
降下を、トランジスタを用いてＢ線側に加算しているた
め、電流I_Aが逆方向となった場合には動作できず、ま
た、電流が小さい場合には、トランジスタのV_BEの影響
により誤差が大きくなるという問題があった。

本発明の目的は、このような従来の問題を改善し、電流
方向の制約を受けず、かつ低電流領域でも高精度の検出
が可能な線路電流検出回路を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明の線路電流検出回路
は、２線線路の各々に直列に電流検出素子を接続して各
電流検出素子の間にカレントミラー回路を設け、該カレ
ントミラー回路の入力側共通端子を一方の電流検出素子
の一端に、出力側共通端子を該電流検出素子の他端に、
入力素子を電流設定回路および第１の負荷抵抗を介して
他方の電流検出素子の一端に、出力端子を第２の負荷抵
抗を介して他方の電流検出素子の他端に、それぞれ接続
することに特徴がある。また、本発明の線路電流検出回
路は、該カレントミラー回路の入力端子を電流設定回路
の一端に接続して、該電流設定回路の他端と該カレント
ミラー回路の出力端子を演算増幅器の入力端子に接続
し、該演算増幅器により該カレントミラー回路の出力電
流と該電流設定回路の他端の電流、および他方の電流検
出素子の両端の電圧とバイアス用電圧とを、それぞれ加
算することにも特徴がある。

〔作用〕

本発明においては、カレントミラー回路を用いて、その
共通端子側を電流検出抵抗の一方に接続し、入出力側を
抵抗を介して他方の電流検出抵抗に接続し、入力端子側
にはさらに電流設定回路を挿入している。これにより、
電流の方向が逆の場合でも電流検出が可能であり、また
小電流領域でも高精度の検出が可能となる。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の第１の実施例を示す電流検出回路の
構成図であって、（ａ）は基本構成、（ｂ）は（ａ）と
対応を反転した場合の構成、（ｃ）はカレントミラーの
説明図である。

第１図において、CMはカレントミラーであって、このう
ちのCM_Iは入力端子、CM_Oは出力端子、CM_ICは入力側共通
端子、CM_OCは出力側共通端子、I_Sは電流設定回路、RL₁
は第１の負荷抵抗、RL₂は第２の負荷抵抗、またO₁,O₂は
検出端子である。

２線線路の各々には直列に電流検出素子R_DAおよびR_DBが
接続され、一方の電流検出素子R_DBの一端には、カレン
トミラーCMの入力側共通端子CM_ICが接続され、他端には
出力側共通端子CM_OCが接続されている。カレントミラー
の入力端子CM_Iは、電流設定回路I_Sおよび第１の負荷抵
抗RL₁を介して他方の電流検出素子R_DAの一端に接続さ
れ、カレントミラーの出力端子CM_Oは第２の負荷抵抗RL₂
を介して他方の電流検出素子R_DAの他端子に接続され、
第１および第２の負荷抵抗のカレントミラーに接続され
ている側の端子間電圧、つまり端子O₁,O₂間電圧を検出
電圧V_DETとして出力する。

第１図（ｂ）は、カレントミラーの出力端子CM₀および
電流設定回路I_Sと負荷抵抗RL₁,RL₂との対応を反転した
場合を示している。

第１図（ｃ）は、第１図（ａ）（ｂ）におけるカレント
ミラーCMの内部構成図である。RiおよびR₀は抵抗であ
る。

先ず、第１図（ｃ）において、カレントミラーCMの内部
はベースが共通接続されたトランジスタで構成されてお
り、入力端子側のトランジスタはベースとコレクタが共
通接続、つまりダイオード接続されており、両トランジ
スタのエミッタ側には抵抗Ri,R₀がそれぞれ挿入されて
いる。

カレントミラーの入力端子CM_Iから電流が流出すると、
その電流は抵抗Riを介したカレントミラーの入力側共通
端子の流入電流となる。従って、入力側トランジスタの
ベースの入力側共通端子CM_ICに対する電圧は、抵抗Riと
カレントミラーの入力端子から流入する電流の積と、ベ
ース・エミッタ間電圧との和となる。出力側トランジス
タのエミッタ側の電位は、ベース電位からベース・エミ
ッタ間電圧を減じた値、つまり入力側トランジスタのエ
ミッタ間電位と同じになる。

従って、出力側トランジスタのコレクタ側には、抵抗R₀
の両端電圧を抵抗R₀の抵抗値R₀で除算した値に相当する
電流が流れる。抵抗R₀の両端電圧は、抵抗Riの両端電圧
から基準端子間電圧Vdを引いた電圧となるので、カレン
トミラーの出力電流I₀は、入力端子CM_Iの流出電流をIi
で表わすと、次式となる。

ここで、抵抗RiとR₀の値を等しく選定すると、上式は次
のようになる。

I₀＝Ii−（Vd/R₀）これにより、出力電流I₀は、入力電流Iiと基準端子間電
圧Vdを抵抗R₀で除算した値に相当する電流の差となる。

基準端子間電圧Vdは、第１図（ａ）および（ｂ）では、
電流検出抵抗R_DBの両端電圧であり、その電圧はR_DBの抵
抗値R_DBとそこに流れる電流I_Bの績、つまりR_DB・I_Bとな
る。従って、出力電流I₀は、次のようになる。

負電源E_Nの負極側の電圧を基準とすると、検出端子O₁の
電圧V₀はＡ線側に流れる電流I_Aと抵抗R_DAとの績に相当
する電圧と、負荷抵抗RL₂と、そこに流れる、電流、つ
まりI₀＝Ii−（R_DB/R₀）I_Bとの績に相当する電圧の和と
なる。これを式で表わすと、次のようになる。

ここで、上式は次のように変形される。

さらに、RL₂とR₀を等しくし、またR_DAとR_DBを等しくR_D
に選定すると、上式は次のように変形される。

V₀₁＝（I_A−I_B）・R_D＋Ii・RL₂ 検出端子O₂の電圧V₀₂は、電流設定回路の電流、つまり
カレントミラーの流出電流Iiと抵抗RL₁の抵抗値RL₁との
績、すなわちV₀₂＝RL₁・Iiとなる。

従って、検出端子O₁とO₂との電位差は、次のようにな
る。

V_DET＝V₀₁−V₀₂ ＝（I_A−I_B）R_D＋Ii（RL₂−RL₁）ここで、右辺第２項は電流設定回路I_Sにより設定される
確定値となり、従って、本実施例においては、Ａ線,B線
に流れる電流の差電流の検出が達成される。ここで右辺
のIi（RL₂−RL₁）による電圧は、閾値設定用の電圧とし
て利用することも可能である。

さらに、ここで、RL₁とRL₂を等しく選定すると、上式は
次のように変形されて、検出電圧V_DETはＡ線、Ｂ線に流
れる電流の差電流に比例した電圧情報のみとなる。

V_DET＝（I_A−I_B）・R_D 従って、電流設定回路I_Sは精度を要することなく、抵抗
等の簡易なものでも使用可能となる。

第１図（ｂ）では、Ａ線側電流検出抵抗R_DAの両端子の
Ａ線側端子側と負電源E_Nとの接続を反転した場合を示し
ており、R_DAに流れる電流の方向が第１図（ａ）と逆に
なるので、この接続によれば、Ａ線、Ｂ線に流れる電流
の和電流が検出される。

なお、第１図（ｂ）では、Ａ線側電流検出抵抗側を反転
した例を示したが、Ｂ線側電流検出抵抗側を反転して
も、全く同じように和電流を検出できる。

さらに、ここまでの説明では、対応する各抵抗の値が等
しい場合を述べたが、これに限らず、総合の比が等しく
なればよいこと、また逆に閾値設定用の電圧を発生させ
る場合には、任意の抵抗比を１以外に設定すればよいこ
とは、これまで挙げた式から容易に理解できる。

さらに、カレントミラーに流れる電流が電流検出抵抗に
流れることにより、若干の誤差を生じる場合があるが、
これは負荷抵抗RL₂および抵抗R₀,Ri等を調整することに
より解決することができる。例えば、RL₂とR_DAの和がRL
₁と等しくなるように選定すればよい。

また、第１図においては、基本的構成のカレントミラー
を例に示したが、これに限らず、電界効果トランジスタ
を使用した形式や、電圧バッファを併用した形式を含め
て、種々の形式のものが適用できる。従って、カレント
ミラーの構成により本発明が制限されることはない。

第２図は、本発明の第２の実施例を示す線路電流検出回
路の構成図である。第２図において、OPAは演算増幅
器、E_Bはバイアス用電源、Rf₁,Rf₂は帰還抵抗であり、
その他の記号は第１図と同じものを表わす。

本実施例では、差動モードの線路電流検出結果をシング
ルエンド出力に変換するとともに、出力にオフセットを
付加して、入出力の電圧範囲を何れも演算増幅器の動作
範囲内としたことに特徴がある。なお、演算増幅器の回
路動作は、周知であるため、ここでは結果のみについて
説明する。

Ａ線側電流検出抵抗R_DAに発生した電圧降下は、〔Rf₂/R
L₂＋Rf₂）〕・〔（Rf₁＋RL₁）/RL₁〕倍されて出力され
る。また、電流設定回路I_Sから流入する電流は、〔RL₂
・Rf₂/（RL₂＋Rf₂）〕・〔（Rf₁＋RL₁）/RL₁〕の係数倍
された電圧に変換されて出力される。また、カレントミ
ラーの出力端子CM₀から供給される電流は、−Rf₁の係数
倍された電圧に変換されて出力され、さらにバイアス用
電源E_Bによる電圧E_B・〔RL₂/（RL₂＋Rf₂）〕・〔（Rf₁
＋RL₁）/RL₁〕が加算されて出力される。

従って、カレントミラーを含む総合的係数が等しくなる
ように各定数を選定すれば、シングルエンド形式の出力
が得られ、さらにバイアス用電源E_Bによる電圧が加算さ
れる。

このように、演算増幅器OPAの入力側は、電流設定回路I
_Sにより供給される電流によって、負電源E_Nの負極性側
より高くなっており、また演算増幅器OPAの出力側もバ
イアス用電源E_Bにより負電源E_Nの負極性側より高くなっ
ている。

一般に演算増幅器は、入力および出力ともに負電源の電
圧まで使用できるものが少なく、CMOS形の一部等、極く
限られたものに限定されるが、本実施例では、演算増幅
器の入出力電圧を最も適した値に設定することができ、
演算増幅器に対する制約条件等を除去することができ
る。

また、実施例中では、検出電圧に対して所定の偏移を付
加できることを示したが、この偏移量を線路電流検出回
路に後置する比較回路の出力、つまり比較結果により切
替えれば、履歴特性を実現することも可能である。

また、Ａ線、Ｂ線の関係を逆にしてもよいことは、勿論
である。

このように、本発明の各実施例においては、負荷抵抗RL
₁,RL₂には、常時電流が流れるため、その両端には常時
電圧が発生しており、従って、検出回路の動作に必要な
電圧、例えば負電源E_Nの負極性に対して所定の電圧を得
ることができる。

〔発明の効果〕

以上説明したように、本発明によれば、カレントミラー
には、Ａ線側およびＢ線側に流れる電流が零であって
も、電流設定回路I_Sから供給される電流に応動してカレ
ントミラーの入出力には電流が流れるので、カレントミ
ラーは活性状態となり、またカレントミラーの出力側に
流れる電流が減少する方向にＢ線側に流れる電流が流れ
ても、カレントミラーの出力側に流れる電流が零となる
までは回路が機能するので、線路側に流れる電流の方向
に係わらず電流を検出することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す線路電流検出回路
の構成図、第２図は本発明の第２の実施例を示す線路電
流検出回路の構成図、第３図は従来の線路電流検出回路
の構成図である。 E_P:正電源、E_N:負電源、R_DA:A線側電流検出抵抗、R_DB:B
線側電流検出抵抗、T_A:A線側端子、T_B:B線側端子、2W_A:
2線線路のＡ線側、2W_B:2線線路のＢ線側、I_A:A線側端子
に流れる電流、I_B:B線側端子から流れる電流、Tr:トラ
ンジスタ、R_E:エミッタ抵抗、R_C:コレクタ抵抗、V_DET:
検出電圧、CM:カレントミラー、CM_I:カレントミラーの
入力端子、CM_O:カレントミラーの出力端子、CM_IC:カレ
ントミラーの入力側共通端子、CM_OC:カレントミラーの
出力側共通端子、I_S:電流設定回路、RL₁:第１の負荷抵
抗、RL₂:第２の負荷抵抗、O₁,O₂:検出端子、Ri,R₀:抵
抗、Vd:基準端子間電圧、OPA:演算増幅器、E_B:バイアス
用電源、Rf₁,Rf₂:帰還抵抗。

Claims

【特許請求の範囲】

【請求項１】２線線路の各々に直列に電流検出素子を接
続して、各電流検出素子の間にカレントミラー回路を設
け、該カレントミラー回路の入力側共通端子を一方の電
流検出素子の一端に、出力側共通端子を該電流検出素子
の他端に、入力端子を電流設定回路および第１の負荷抵
抗を介して他方の電流検出素子の一端に、出力端子を第
２の負荷抵抗を介して他方の電流検出素子の他端に、そ
れぞれ接続することを特徴とする線路電流検出回路。
【請求項２】２線線路の各々に直列に電流検出素子を接
続して、各電流検出素子の間にカレントミラー回路を設
け、該カレントミラー回路の入力側共通端子を一方の電
流検出素子の一端に、出力側共通端子を該電流検出素子
の他端に、それぞれ接続し、かつ該カレントミラー回路
の入力端子を電流設定回路の一端に接続して、該電流設
定回路の他端と該カレントミラー回路の出力端子を演算
増幅器の入力端子に接続し、該演算増幅器により該カレ
ントミラー回路の出力電流と該電流設定回路の他端の電
流、および他方の電流検出素子の両端の電圧とバイアス
用電圧とを、それぞれ加算することを特徴とする線路電
流検出回路。