JPH071898B2

JPH071898B2 - 線路電流検出回路

Info

Publication number: JPH071898B2
Application number: JP24679486A
Authority: JP
Inventors: 和雄浜里
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1995-01-11
Anticipated expiration: 2010-01-11
Also published as: JPS63102446A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、線路電流検出回路に関し、特に電話交換機の
２線線路を介して端末装置に電流を供給する回路におい
て、その回路に流れる電流を検出する線路電流検出回路
に関するものである。

〔従来の技術〕

従来、電話交換機における線路電流検出回路は、第９図
に示すようにして電流を検出していた。

第９図において、E_Pは正電源、E_Nは負電源、R_DAはＡ線
側電流検出抵抗、R_DBはＢ線側電流検出抵抗、T_AはＡ線
側端子、T_BはＢ線側端子、2W_Aは２線線路のＡ線側、2W_B
は２線線路のＢ線側、I_AはＡ線側端子に流入する電流、
I_BBは線側端子に流出する電流、Trはトランジスタ、R_E
はエミッタ抵抗、R_Cはコレクタ抵抗、V_DETは検出電圧で
ある。なお、特に言及しない限り、素子の記号と素子の
値は、同一の記号と値で表わすものとする。

トランジスタTrのベースは、Ａ線側電流検出抵抗R_DAの
Ａ線側端子T_A側に接続され、エミッタはエミッタ抵抗R_E
を介してR_DA負電源側に接続され、コレクタはコレクタ
抵抗R_Cを介して、Ｂ線側電流検出抵抗R_DBのＢ線側端子T
_B側に接続される。２線線路のＡ線側2W_AからＡ線側端子
に流入する電流I_Aは、Ａ線側電流検出抵抗R_DAを介して
負電源E_Nに流れ、R_DAの両端にV_DAの電圧降下を生じる。
また、Ｂ線側２線端子T_Bから２線線路のＢ線側2W_Bに流
出する電流I_Bは、正電源E_PからＢ線側電流検出抵抗R_DB
を介して流れ、R_DBの両端にV_DBの電圧降下を生じる。ト
ランジスタTrの電流増幅率が十分大きいものと仮定する
と、エミッタ抵抗R_EにはV_DAからトランジスタTrのベー
ス・エミッタ間電圧V_BEを差し引いた電圧が印加され、
これをR_Eの抵抗値で除算した値の電流I_Cがコレクタ・エ
ミッタ間に流れて、コレクタ抵抗R_Cの両端にV_C＝I_C・R_C
の電圧降下を生じる。従って、コレクタ抵抗R_Cのトラン
ジスタ側とＢ線側検出抵抗R_DEの正電源側との間の電
圧、つまり検出電圧V_DETは、次式で求められる。

V_DET＝V_C＋V_DB＝R_C・I_C＋R_DB・I_B ＝R_C（V_DA−V_BE）/R_E＋R_DB・I_B ＝R_C（R_DA・I_A−V_BE）/R_E＋R_DB・I_B ここで、V_BEを無視すると、次のようになる。

V_DET＝R_C・R_DA・I_A/R_E＋R_DB・I_B さらに,R_C＝R_E,並びにR_DA＝R_DB＝R_Dとすることにより、
次のようになる。

V_DET＝R_D（I_A＋I_B）このように、検出電圧V_DETは電流I_AとI_Bの和に比例した
電圧となる。従って、線路電流を検出することができ
る。

〔発明が解決しようとする問題点〕

しかし、第９図の回路では、Ａ線側電流検出抵抗の電圧
降下を、トランジスタを用いてＢ線側に加算しているた
め、電流I_Aが逆方向となった場合には動作できず、ま
た、電流が小さい場合には、トランジスタのV_BEの影響
により誤差が大きくなるという問題があった。

本発明の目的は、このような従来の問題を改善し、電流
方向の制約を受けず、かつ低電流領域でも高精度の検出
が可能な線路電流検出回路を提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明の線路電流検出回路
は、２線線路の各々に直列に電流検出素子を接続し、一
方の電流検出素子の一端には第１の電圧電流変換回路の
基準側端子を、該電流検出素子の他端には第２の電圧電
流変換回路の基準側端子を、それぞれ接続し、また第１
の電圧電流変換回路の出力側端子には第１の負荷抵抗を
介して他方の電流検出素子の一端を、第２の電圧電流変
換回路の出力端子には第２の負荷抵抗を介して該電流検
出素子の他端を、それぞれ接続し、両電圧電流変換回路
の制御端子には予め定めた電圧を印加することに特徴が
ある。

〔作用〕

本発明においては、複数の電圧電流変換回路の組合わせ
により線路電入を検出を行うとともに、各電圧電流変換
回路には、所定のバイアス電流を流すことによって、電
流方向の制約を受けず、また小電流領域であっても高精
度な検出を行える。すなわち、第１の電圧電流変換回路
の基準側端子と出力側端子には、２線線路にそれぞれ接
続された各電流検出素子の一端を接続し、第２の電圧電
流変換回路の基準側端子と出力側端子には、該電流検出
素子の他端を接続して、第１、第２の電圧電流変換回路
の制御側端子には所定のバイアス電圧を印加するのであ
る。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明の第１の実施例を示す線路電流検出回
路の構成図である。第１図において、RL₁は第１の負荷
抵抗、RL₂は第２の負荷抵抗、VIC₁は第１の電圧電流変
換回路、VIC₂は第２の電圧電流変換回路、CO,CT,CRはそ
れぞれ第１および第２の電圧電流変換回路VIC₁,VIC₂の
端子であって、COは出力端子、CTは制御端子、RCは基準
端子である。また、Erはバイアス用電圧源、O₁,O₂は検
出端子である。R_DA,R_DBはＡ線側とＢ線側の電流検出抵
抗、E_P,E_Nは正電源と負電源、T_A,T_BはＡ線側とＢ線側の
端子、I_A,I_BはＡ線側とＢ線側に流れる電流、V_DETは検
出電圧である。

第１の電圧電流変換回路VIC₁の基準端子CRは、Ａ線側電
流検出抵抗R_DAのＡ線側端子T_A側に接続され、第２の電
圧電流変換回路CIC₂の基準端子CRはＡ線側電流検出抵抗
R_DAの負電源E_N側に接続される。また、第１の電圧電流
変換回路VIC₁の出力端子COは、第１の負荷抵抗RL₁を介
してＢ線側電流検出抵抗R_DBのＢ線側端子の側に接続さ
れ、第２の電圧電流変換回路VIC₂の出力端子COは、第２
の負荷抵抗RL₂を介してＢ線側電流検出抵抗R_DBの正電源
E_P側に接続される。そして、両電圧電流変換回路VIC₁お
よびVIC₂の制御端子CTはバイアス用電圧源Erに接続され
る。

電圧電流変換回路VIC₁,VIC₂は、基準端子CRと制御端子C
Tとの電位差に応じた出力電流（第１図では、流入電
流）を発生する。従って、第１の電圧電流変換回路VIC₁
の出力には、バイアス用電圧電源Erの電圧ErからＡ線側
電流検出抵抗R_DAの両端に発生する電圧、すなわちＡ線
側端子に流れる電流I_Aと抵抗値R_DAとの積に相当する電
圧を差し引いた（減じた）電圧に対応した電流が流れ、
一方、第２の電圧電流変換回路VIC₂の出力には、バイア
ス用電圧源Erに対応した電流が流れる。ここで、第１と
第２の電圧電流変換回路VIC₁,VIC₂の変換係数を各々K₁,
K₂で表わすと、第１および第２の電圧電流変換回路VI
C₁,VIC₂の出力電流I_VIC1およびI_VIC2は、次式のように
表わされる。

I_VIC1＝K₁（Er−I_A・R_DA） I_VIC2＝K₂・Er これらの電流は、各々負荷抵抗RL₁,RL₂に流れて、次の
値の電圧降下を生じる。

I_VIC1・RL₁＝K₁（Er−I_A・R_DA）・RL₁ I_VIC2・RL₂＝K₂・Er・RL₂ さらに、K₁・RL₁＝1,K₂・RL₂＝１となるように、各値を
選定すると、上式は各々次式のように整理される。

K₁（Er−I_A・R_DA）・RL₁ ＝Er−I_A・R_DA K₂・Er・RL₂＝Er Ｂ線側電流検出抵抗R_DBの両端には、Ｂ線側端子に流れ
る電流I_Bにより、I_B・R_DBなる電圧降下が発生する。

以上の電圧変化を、正電源E_Pの正極性を基準電位とし
て、電圧極性を考慮して整理すると、検出端子O₂の電位
は−I_B・R_DB−（Er−I_A・R_DA）となり、また検出端子O₁
の電位は、−Erとなる。従って、検出電圧V_DETは、検出
端子O₁の電圧からO₂の電圧を減算したものであるから、
次のようになる。

V_DET＝（−Er）−〔−I_B・R_DB−（Er−I_A・R_DA）〕＝I_B・R_DB−I_A・R_DA ここで、R_DAとR_DBとを同一の抵抗値R_Dに選定すると、上
式はさらに整理されて、次式となる。

V_DET＝（I_B−I_A）・R_D 従って、検出電圧は、Ａ線側端子およびＢ線側端子に流
れる電流の差に比例した電流となる。

第１図（ｂ）は、第１図（ａ）の電圧電流検出回路の出
力端子と負荷抵抗との関係を逆にした回路図である。す
なわち、第１電圧電流変換回路VIC₁の出力を第２の負荷
抵抗RL₂に、第２の電圧電流変換回路VIC₂の出力を第１
の負荷抵抗RL₁に、それぞれ接続したものである。この
回路構成では、Ｂ線側電流検出抵抗R_DBの電圧降下、つ
まりI_B・R_DB＝I_B・R_Dの極性が逆となり、検出電圧V_DET
は次のようになる。

V_DET＝（I_A＋I_B）・R_D 従って、検出電圧は、Ａ線側端子およびＢ線側端子に流
れる電流の和に比例した電流となる。

ここまでの説明においては、第１の電圧電流変換回路VI
C₁に流れる電流がＡ線側電流検出抵抗R_DAに流れること
による影響について、詳述しなかったが、この影響は第
１の電圧電流変換回路VIC₁の変換係数K₁を調整すること
により補正することができる。また、第２の電圧電流変
換回路VIC₁に関連する素子値、例えばK₂,RL₂（第１図
（ａ）の場合）を変更することにより、検出電圧に所定
の電圧の偏移を付加することも可能であり、この偏移は
検出端子O₁,O₂に後置する図示していない検出回路に対
する閾値として利用することができる。

このように、本実施例においては、両電圧電流変換回路
VIC₁,VIC₂がバイアス用電源によりバイアスされている
ため、たとえ電圧電流変換回路が単一の極性のみに応動
するものであっても、両極性の電流を検出することが可
能である。さらに、微小電流領域における劣化の原因が
なくなる。従って、従来の技術に比べて、電流極性に対
する制約条件が解消され、小電流領域における検出精度
は向上される。

第２図は、本発明の第２の実施例を示す線路電流検出回
路の構成図であって、第１図の具体例でもある。第２図
において、Tr₁,Tr₂はトランジスタ、Rc₁,Rc₂は係数抵
抗、ZDはツェナダイオード、Rzは電流制限抵抗であり、
その他の記号は第１図と同じものを表わす。

正電源E_Pと負電源E_N間には、電流制限抵抗Rzとツェナダ
イオードZDの直列回路が接続され、第１図におけるバイ
アス用電圧源Erに相当する電圧を発生する。

電圧電流変換回路VIC₁,VIC₂は、トランジスタTr₁および
Tr₂とそのエミッタ側に接続された係数抵抗R_C1およびR
_C2で構成される。すなわち、係数抵抗R_C1,R_C2とトラン
ジスタTr₁,Tr₂のベース間の電圧からトランジスタTr₁,T
r₂のベース・エミッタ間電圧を減じた電圧が係数抵抗R
_C1,R_C2の両端に印加され，その電圧を係数抵抗R_C1,R_C2
で除算した値の電流が、トランジスタTr₁,Tr₂のコレク
タに出力さ、電圧電流変換が実現される。このとき、ト
ランジスタTr₁,Tr₂には、ツェナダイオードZDの電圧に
より定常的に電流が流れており、両トランジスタTr₁,Tr
₂のベース・エミッタ間電圧はほぼ等しい値となる。ベ
ース・エミッタ間電圧の絶対値は温度特性を有している
ため、若干の変動を伴うが、第１図で述べたように、本
発明ではその影響は除去される。また、ツェナ電圧は、
線路電流検出回路に後置される比較回路の基準電圧とし
ても利用できる。

第３図は、本発明の第３の実施例を示す線路電流検出回
路の構成図である。第３図において、OP₁,OP₂は演算増
幅器であり、その他の記号は第１図と同じものを表わ
す。

演算増幅器OP₁,OP₂は、トランジスタTt₁,Tr₂のエミッタ
から負側入力端子に帰還がかけられて電圧フォロワーに
形成し、トランジスタTr₁,Tr₂のエミッタ電位はツェナ
ダイオードZDの電位と等しい値となる。従って、第２図
におけるトランジスタTr₁,Tr₂のベース・エミッタ間の
電圧の影響を除去できる。この回路は、第１の実施例で
述べた検出電圧に所定の電圧の偏移を付加する場合に、
その偏移電圧を高精度化することができる。

第４図は、本発明の第４の実施例を示す線路電流検出回
路の構成図であり、第２図と第３図の各実施例の中間的
構成を示すものである。

第４図では、電圧電流変換回路の一方にのみ、第３図と
同じような演算増幅器を用いており、かつ両トランジス
タTr₁,Tr₂のベース相互を接続している。これにより、
第２図におけるベース・エミッタ間電圧を補償するこ
と、つまり実質的に零とすることができる。

第５図は、本発明の第５の実施例を示す線路電流検出回
路の構成図である。第５図において、REGはシャントレ
ギュレータであって、Ｋはカソード、Ａはアノード、Re
fは基準端子であり、その他の記号は第１図と同じもの
を表わす。

３端子シャントレギュレータREGは、アノードＡと制御
端子間の電圧が素子固有の値（一般的には2.5V）より高
くなった場合には、カソードＫに流入する電流が増加
し、低くなると減少する素子である。従って、一方のト
ランジスタ、つまり本実施例ではTr₂のエミッタ電圧が
前記固有の値より高い場合には、カソードＫに流入する
電流が増加し、電流制限抵抗Rzによる電圧降下が増加
し、カソード電位、つまりトランジスタTr₂のベース電
位が低下し、これに伴ってエミッタ電位も低下する。こ
れは、負帰還動作であるため、結局、係数抵抗Rc₂の両
端電圧は前記固有の値に制御される。従って、第４図の
実施例と同じ効果を得ることができる。

このように、第５図の実施例では、単一の素子、つまり
３端子シャントレギュレータのみで、第４図に示す演算
増幅器OP₂とツェナダイオードZDの両者の機能を実現で
きる。

第６図は、本発明の第６の実施例を示す線路電流検出回
路の構成図である。第６図において、CMPは比較回路、V
⁺は比較回路の正電源端子、V^-は比較回路の負電源端子
であり、その他の記号は第１図〜第５図と同じものを表
わす。

検出電圧V_DETを判定するための比較回路CMPの入力端子
は、検出端子O₁,O₂に接続される。本実施例では、この
比較回路CMPの動作電流、例えば正電源端子と負電源端
子間の電圧電流特性を電流制限素子として使用してい
る。この構成では、比較回路CMPには必要最小限の電流
が供給されるとともに、電流制限素子で消費されていた
電力を削減することが可能である。

従って、第６図の実施例では、電源の効率的利用が図れ
る。また、この実施例では、３端子シャントレギュレー
タを用いた例を示しているが、ツェナダイオードの場合
にも同じような効果が得られる。

第７図は、本発明の第７の実施例を示す線路電流検出回
路の構成図であって、電流検出素子として抵抗以外の素
子の適用が可能であることを示す図である。第７図にお
いて、DA₁,DA₂,DB₁,DB₂はダイオードであり、その他の
記号は第１図〜第６図と同じものを表わす。

用途によっては電流検出素子による電圧降下を一定値以
内に制限する必要がある場合や、比較回路への過大な入
力を防止するため、電流検出素子の電圧降下を制限する
ことが要求される場合がある。第７図の実施例では、電
流検出素子としてダイオードDA₁,DA₂,DB₁,DB₂を使用し
たもので、ダイオードの非線形特性により、電流検出素
子の電圧降下を一定値以下に制限することができる。な
お、この例では、ダイオードの順方向の電圧降下は約0.
75Vである。

また、本実施例で示した構成以外にも、種々の電流検出
素子や回路を用いることができる。例えば、ダイオード
に抵抗を直列、並列に組合わせた回路や、ツェナダイオ
ード等や、さらには電流極性に応じて検出特性を変更し
た回路等を用いることが可能である。

第８図は、本発明の第８の実施例を示す線路電流検出回
路の構成図であって、和電流と差電流とを同時に検出で
きるようにした回路である。

第８図において、記号の添字のｃは和電流検出に関係す
る素子を、添字のｄは差電流検出に関係する素子を、そ
れぞれ表わしている。この場合、差電流検出に関する動
作は、第１図（ａ）の説明と同じであり、また和電流検
出に関する動作は、第１図（ｂ）の説明と同じである。
従って、詳細な説明は省略するが、この図から明らかな
ことは、和電流および差電流が同時に検出できることで
ある。

以上の実施例では、検出電圧に対して所定の偏移を付加
できることを示したが、この偏移量を線路電流検出回路
に後置する比較回路の出力、つまり比較結果により切替
えれば、履歴特性を実現することができる。

このように、本実施例においては、負荷抵抗RL₁,RL₂に
常時電流が流れるため、その両端には常時電圧が発生す
ることになり、検出回路の動作に必要な電圧、例えば、
正電源E_Pの正極性に対して所定の電圧を得ることができ
る。

また、第５図の実施例においては、回路の簡略化を図る
ことができ。第６図の実施例においては、回路で消費す
る電力を効率的に使用して、消費電力の削減を図ること
ができる。

〔発明の効果〕

以上説明したように、本発明によれば、複数の電圧電流
変換回路では、Ａ線側およびＢ線側に流れる電流が零で
あっても、バイアス電流が流れるため、電圧電流変換回
路が活性状態となり、検出する電流方向にかかわりなく
検出できるとともに、高精度の検出を実現することがで
きる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す線路電流検出回路
の構成図、第２図は本発明の第２の実施例を示す線路電
流検出回路の構成図、第３図は本発明の第３の実施例を
示す線路電流検出回路の構成図、第４図は本発明の第４
の実施例を示す線路電流検出回路の構成図、第５図は本
発明の第５の実施例を示す線路電流検出回路の構成図、
第６図は本発明の第６の実施例を示す線路電流検出回路
の構成図、第７図は本発明の第７の実施例を示す線路電
流検出回路の構成図、第８図は本発明の第８の実施例を
示す線路電流検出回路の構成図、第９図は従来の線路電
流検出回路の構成図である。 R_DA:A線側電流検出抵抗、R_DB:B線側電流検出抵抗、Tr,T
r₁,Tr₂:トランジスタ、R_E:エミッタ抵抗、R_C:コレクタ
抵抗、E_P:正電源、E_N:負電源、T_A:A線側端子、T_B:B線側
端子、2W_A:2線線路のＡ線側、2W_B:2線線路のＢ線側、
I_A:A線側端子に流れる電流、I_B:B線側端子に流れる電
流、V_DET:検出電圧、RL₁,RL₂:負荷抵抗、VIC₁,VIC₂:電
圧電流変換回路、CO:電圧電流変換回路の出力端子、CT:
電圧電流変換回路の制御端子、CR:電圧電流変換回路の
基準端子、Er:バイアス用電圧源、O₁,O₂:検出端子、
R_C1,R_C2:係数抵抗、ZD:ツェナダイオード、Rz:電流制限
抵抗、OPA₁,OPA₂:演算増幅器、D_A1,D_A2,D_B1,D_B2:ダイオ
ード。

Claims

【特許請求の範囲】

【請求項１】２線線路の各々に直列に電流検出素子を接
続し、一方の電流検出素子の一端には第１の電圧電流変
換回路の基準側端子を、該電流検出素子の他端には第２
の電圧電流変換回路の基準側端子を、それぞれ接続し、
また第１の電圧電流変換回路の出力側端子には第１の負
荷抵抗を介して他方の電流検出素子の一端を、第２の電
圧電流変換回路の出力端子には第２の負荷抵抗を介して
該電流検出素子の他端を、それぞれ接続し、両電圧電流
交換回路の制御端子には予め定めた電圧を印加すること
を特徴とする線路電流検出回路。
【請求項２】上記電圧電流変換回路の少なくとも一方に
は、３端子レギュレータのカソード・基準端子間にトラ
ンジスタのベースおよびエミッタを、また基準端子、ア
ノード間に係数抵抗を、それぞれ接続することを特徴と
する特許請求の範囲第１項記載の線路電流検出回路。
【請求項３】上記電圧電流変換回路の制御端子に印加す
る電圧発生回路の駆動電流は、線路電流検出回路に後置
する比較回路の動作電流を用いて供給することを特徴と
する特許請求の範囲第１項または第２項記載の線路電流
検出回路。