JPH07193022A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07193022A JPH07193022A JP5348275A JP34827593A JPH07193022A JP H07193022 A JPH07193022 A JP H07193022A JP 5348275 A JP5348275 A JP 5348275A JP 34827593 A JP34827593 A JP 34827593A JP H07193022 A JPH07193022 A JP H07193022A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- film
- semiconductor substrate
- impurity
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 107
- 238000009792 diffusion process Methods 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 20
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体基板に不純物拡散層を形成する際に生
じ易い、ロゼットと称する不要な拡散層の発生をを防止
し、かつ重なり状態の不純物拡散層の形成を少ない工程
数で形成することを可能にする。 【構成】 半導体基板１の表面上に第１の不純物を含む
第１の不純物拡散膜２を選択的に形成し、その上に第２
の不純物を含む第２の不純物拡散膜５を選択的に形成
し、かつ熱処理により第１および第２の各不純物拡散膜
２，５からそれぞれ不純物を半導体基板１に拡散させ、
重なり状の不純物拡散層６，７を形成する。シリコン酸
化膜等をマスクにした選択拡散法ではないため、ロゼッ
トの発生が防止される。
じ易い、ロゼットと称する不要な拡散層の発生をを防止
し、かつ重なり状態の不純物拡散層の形成を少ない工程
数で形成することを可能にする。 【構成】 半導体基板１の表面上に第１の不純物を含む
第１の不純物拡散膜２を選択的に形成し、その上に第２
の不純物を含む第２の不純物拡散膜５を選択的に形成
し、かつ熱処理により第１および第２の各不純物拡散膜
２，５からそれぞれ不純物を半導体基板１に拡散させ、
重なり状の不純物拡散層６，７を形成する。シリコン酸
化膜等をマスクにした選択拡散法ではないため、ロゼッ
トの発生が防止される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に半導体基板に重なり状態の不純物拡散層を形
成する方法に関する。
関し、特に半導体基板に重なり状態の不純物拡散層を形
成する方法に関する。
【０００２】
【従来の技術】従来、半導体基板に不純物拡散層を形成
する方法の一つとして、不純物拡散源として不純物を含
む膜を半導体基板の表面に形成し、熱処理により不純物
拡散源から半導体基板に不純物を拡散させる方法が提案
されている。図３はその一例を示しており、ＰＮＰトラ
ンジスタの各拡散層を形成する例を工程順に示してい
る。先ず、図３（ａ）のように、Ｐ型半導体基板２１の
表面にシリコン酸化膜２２を形成し、このシリコン酸化
膜２２にはベース形成領域に窓を開口する。そして、図
３（ｂ）のように、全面にＮ型不純物として砒素を含む
ガラス（ＳＯＧ）からなるＮ型不純物拡散膜２３を塗布
形成する。次いで、図３（ｃ）のように熱処理を行うこ
とで、Ｎ型不純物拡散膜２３から砒素を半導体基板２１
に拡散させ、Ｎ型ベース領域２４を形成する。
する方法の一つとして、不純物拡散源として不純物を含
む膜を半導体基板の表面に形成し、熱処理により不純物
拡散源から半導体基板に不純物を拡散させる方法が提案
されている。図３はその一例を示しており、ＰＮＰトラ
ンジスタの各拡散層を形成する例を工程順に示してい
る。先ず、図３（ａ）のように、Ｐ型半導体基板２１の
表面にシリコン酸化膜２２を形成し、このシリコン酸化
膜２２にはベース形成領域に窓を開口する。そして、図
３（ｂ）のように、全面にＮ型不純物として砒素を含む
ガラス（ＳＯＧ）からなるＮ型不純物拡散膜２３を塗布
形成する。次いで、図３（ｃ）のように熱処理を行うこ
とで、Ｎ型不純物拡散膜２３から砒素を半導体基板２１
に拡散させ、Ｎ型ベース領域２４を形成する。
【０００３】次いで、図３（ｄ）のように、前記Ｎ型不
純物拡散膜２３およびシリコン酸化膜２２を除去した
後、改めてシリコン酸化膜２５を形成し、今度はエミッ
タ領域とコレクタコンタクト領域の各形成領域に窓を開
口する。そして、全面にＰ型不純物としてボロンを含む
ガラスからなるＰ型不純物拡散膜２６を塗布形成する。
次いで、熱処理を行うことで、Ｐ型不純物拡散膜２６か
らボロンを半導体基板２１およびベース領域２４に拡散
させ、Ｎ型コレクタコンタクト領域２７とＮ型エミッタ
領域２８を形成する。
純物拡散膜２３およびシリコン酸化膜２２を除去した
後、改めてシリコン酸化膜２５を形成し、今度はエミッ
タ領域とコレクタコンタクト領域の各形成領域に窓を開
口する。そして、全面にＰ型不純物としてボロンを含む
ガラスからなるＰ型不純物拡散膜２６を塗布形成する。
次いで、熱処理を行うことで、Ｐ型不純物拡散膜２６か
らボロンを半導体基板２１およびベース領域２４に拡散
させ、Ｎ型コレクタコンタクト領域２７とＮ型エミッタ
領域２８を形成する。
【０００４】
【発明が解決しようとする課題】このような従来の不純
物拡散層の形成方法では、半導体基板２１に対する選択
拡散を行う際にシリコン酸化膜２２，２５をマスクとし
ているため、シリコン酸化膜の融点降下により、例えば
図３（ｃ）に示すように、半導体基板２１の一部にロゼ
ットと称される好ましくない不純物拡散層２９が発生す
ることがある。このような不純物拡散層２９が前記した
ＰＮＰトランジスタの一部に発生すると、接合耐圧が劣
化される等、トランジスタの特性が損なわれることがあ
る。
物拡散層の形成方法では、半導体基板２１に対する選択
拡散を行う際にシリコン酸化膜２２，２５をマスクとし
ているため、シリコン酸化膜の融点降下により、例えば
図３（ｃ）に示すように、半導体基板２１の一部にロゼ
ットと称される好ましくない不純物拡散層２９が発生す
ることがある。このような不純物拡散層２９が前記した
ＰＮＰトランジスタの一部に発生すると、接合耐圧が劣
化される等、トランジスタの特性が損なわれることがあ
る。
【０００５】また、従来の形成方法でＰＮＰトランジス
タを形成する場合には、Ｎ型不純物拡散層とＮ型不純物
拡散層をそれぞれ個別に半導体基板に拡散させて形成し
ているため、熱処理がその都度必要となり、工程数が増
加される原因になるとともに、後工程の熱処理が前工程
で形成した不純物拡散層に影響を与えて所要の不純物拡
散層を得ることが難しくなるという問題もある。
タを形成する場合には、Ｎ型不純物拡散層とＮ型不純物
拡散層をそれぞれ個別に半導体基板に拡散させて形成し
ているため、熱処理がその都度必要となり、工程数が増
加される原因になるとともに、後工程の熱処理が前工程
で形成した不純物拡散層に影響を与えて所要の不純物拡
散層を得ることが難しくなるという問題もある。
【０００６】この場合、特開平１−１７３７５５号公報
で提案されているように、不純物を含むＳＯＧを半導体
基板上に直接形成し、熱処理によりこれらのＳＯＧから
不純物を半導体基板に拡散させることで複数の不純物拡
散層を形成する方法を利用することが考えられるが、こ
の方法ではベース及びエミッタのように拡散層が重なり
状態に形成される構成を形成することはできず、これを
そのまま採用することは困難である。本発明の目的は、
ロゼットを防止するとともに、重なり状態の不純物拡散
層の形成を少ない工程数で形成することを可能にした半
導体装置の製造方法を提供することにある。
で提案されているように、不純物を含むＳＯＧを半導体
基板上に直接形成し、熱処理によりこれらのＳＯＧから
不純物を半導体基板に拡散させることで複数の不純物拡
散層を形成する方法を利用することが考えられるが、こ
の方法ではベース及びエミッタのように拡散層が重なり
状態に形成される構成を形成することはできず、これを
そのまま採用することは困難である。本発明の目的は、
ロゼットを防止するとともに、重なり状態の不純物拡散
層の形成を少ない工程数で形成することを可能にした半
導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体基板の
表面上に第１の不純物を含む第１の不純物拡散膜を選択
的に形成する工程と、第１の不純物拡散膜の上に第２の
不純物を含む第２の不純物拡散膜を選択的に形成する工
程と、熱処理により第１および第２の各不純物拡散膜か
らそれぞれ第１および第２の不純物を半導体基板に拡散
させる工程とを含んでいる。この場合、第１の不純物拡
散膜の表面に酸化膜を形成し、この酸化膜上に第２の不
純物拡散膜を形成してもよい。また、第１の不純物の導
電型と第２の不純物の導電型が異なり、或いは第１の不
純物の導電型と第２の不純物の導電型が同じで濃度が異
なる場合に適用できる。
表面上に第１の不純物を含む第１の不純物拡散膜を選択
的に形成する工程と、第１の不純物拡散膜の上に第２の
不純物を含む第２の不純物拡散膜を選択的に形成する工
程と、熱処理により第１および第２の各不純物拡散膜か
らそれぞれ第１および第２の不純物を半導体基板に拡散
させる工程とを含んでいる。この場合、第１の不純物拡
散膜の表面に酸化膜を形成し、この酸化膜上に第２の不
純物拡散膜を形成してもよい。また、第１の不純物の導
電型と第２の不純物の導電型が異なり、或いは第１の不
純物の導電型と第２の不純物の導電型が同じで濃度が異
なる場合に適用できる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明をＰＮＰトランジスタにおける不純物
拡散層を形成する工程に適用した実施例を工程順に示す
断面図である。先ず、図１（ａ）のように、Ｐ型半導体
基板１の全面にＮ型不純物拡散膜としてＮ型不純物の砒
素を含むガラス（ＳＯＧ）２を塗布形成する。そして、
Ｎ型ベース形成領域をフォトレジスト３でマスクした上
で、フォトリソグラフィ技術により前記Ｎ型不純物拡散
膜２を選択エッチングし、図１（ｂ）のように、前記半
導体基板上のＮ型ベース形成領域にのみＮ型不純物拡散
膜２を形成する。
る。図１は本発明をＰＮＰトランジスタにおける不純物
拡散層を形成する工程に適用した実施例を工程順に示す
断面図である。先ず、図１（ａ）のように、Ｐ型半導体
基板１の全面にＮ型不純物拡散膜としてＮ型不純物の砒
素を含むガラス（ＳＯＧ）２を塗布形成する。そして、
Ｎ型ベース形成領域をフォトレジスト３でマスクした上
で、フォトリソグラフィ技術により前記Ｎ型不純物拡散
膜２を選択エッチングし、図１（ｂ）のように、前記半
導体基板上のＮ型ベース形成領域にのみＮ型不純物拡散
膜２を形成する。
【０００９】次いで、図１（ｃ）のように、Ｎ型不純物
拡散膜２の表面上に化学的気相成長法により、例えば５
０ｎｍ程度の厚さにシリコン酸化膜４を形成する。この
シリコン酸化膜４の形成は、シリコン酸化膜を半導体基
板１の全面に形成した後に、前記したＮ型不純物拡散膜
２を形成する際に用いたフォトリソグラフィ技術のマス
クをそのまま利用して選択エッチングにより形成しても
よく、あるいは選択気相成長法によってＮ型不純物拡散
膜２の上面のみに形成することも可能である。
拡散膜２の表面上に化学的気相成長法により、例えば５
０ｎｍ程度の厚さにシリコン酸化膜４を形成する。この
シリコン酸化膜４の形成は、シリコン酸化膜を半導体基
板１の全面に形成した後に、前記したＮ型不純物拡散膜
２を形成する際に用いたフォトリソグラフィ技術のマス
クをそのまま利用して選択エッチングにより形成しても
よく、あるいは選択気相成長法によってＮ型不純物拡散
膜２の上面のみに形成することも可能である。
【００１０】次いで、図１（ｄ）のように、今度は全面
にＰ型不純物のボロンを含むガラスからなるＰ型不純物
拡散膜５を塗布形成し、前記と同様にフォトレジストを
マスクにした選択エッチングにより、エミッタ形成領域
である前記Ｎ型不純物拡散膜２上のシリコン酸化膜４の
上と、コレクタコンタクト形成領域の半導体基板１の表
面上にＰ型不純物拡散膜５を選択的に形成する。
にＰ型不純物のボロンを含むガラスからなるＰ型不純物
拡散膜５を塗布形成し、前記と同様にフォトレジストを
マスクにした選択エッチングにより、エミッタ形成領域
である前記Ｎ型不純物拡散膜２上のシリコン酸化膜４の
上と、コレクタコンタクト形成領域の半導体基板１の表
面上にＰ型不純物拡散膜５を選択的に形成する。
【００１１】しかる上で、例えば１２５０℃、２時間の
熱処理を実行することで、図１（ｅ）のように、Ｎ型不
純物拡散膜２から砒素が半導体基板１に拡散されてベー
ス領域としてのＮ型不純物拡散層６が形成され、またＰ
型不純物拡散膜５からボロンが半導体基板１に拡散され
てエミッタ領域およびコレクタコンタクト領域としての
Ｐ型不純物拡散層７がそれぞれ形成される。
熱処理を実行することで、図１（ｅ）のように、Ｎ型不
純物拡散膜２から砒素が半導体基板１に拡散されてベー
ス領域としてのＮ型不純物拡散層６が形成され、またＰ
型不純物拡散膜５からボロンが半導体基板１に拡散され
てエミッタ領域およびコレクタコンタクト領域としての
Ｐ型不純物拡散層７がそれぞれ形成される。
【００１２】なお、このとき、一部のＰ型不純物拡散膜
５の表面上にはシリコン酸化膜４が形成されており、Ｐ
型不純物拡散膜５のボロンはこのシリコン酸化膜４とＮ
型不純物拡散膜２を通して半導体基板１に拡散されるた
め、シリコン酸化膜４の膜厚を適宜に設定しておくこと
で、ボロンが砒素よりも深く拡散されることが回避され
る。これを利用すれば、逆に砒素とボロンとの拡散が近
くなるようにシリコン酸化膜４の膜厚を設定しておけ
ば、ベース領域の薄いトランジスタを形成することが可
能となる。
５の表面上にはシリコン酸化膜４が形成されており、Ｐ
型不純物拡散膜５のボロンはこのシリコン酸化膜４とＮ
型不純物拡散膜２を通して半導体基板１に拡散されるた
め、シリコン酸化膜４の膜厚を適宜に設定しておくこと
で、ボロンが砒素よりも深く拡散されることが回避され
る。これを利用すれば、逆に砒素とボロンとの拡散が近
くなるようにシリコン酸化膜４の膜厚を設定しておけ
ば、ベース領域の薄いトランジスタを形成することが可
能となる。
【００１３】この形成方法によれば、シリコン酸化膜を
マスクにした不純物拡散を行っていないため、従来のよ
うなロゼットにより不要部分に拡散層が形成されること
がない。したがって、ＰＮＰトランジスタの接合耐圧の
劣化等の問題が生じることはない。また、Ｎ型ベース領
域とＰ型エミッタ領域を１回の熱処理により形成してい
るため、工程数を削減でき、かつ前工程で形成した拡散
層に悪影響を与えることもない。
マスクにした不純物拡散を行っていないため、従来のよ
うなロゼットにより不要部分に拡散層が形成されること
がない。したがって、ＰＮＰトランジスタの接合耐圧の
劣化等の問題が生じることはない。また、Ｎ型ベース領
域とＰ型エミッタ領域を１回の熱処理により形成してい
るため、工程数を削減でき、かつ前工程で形成した拡散
層に悪影響を与えることもない。
【００１４】図２は本発明の第２実施例の工程の要部を
説明するための図であり、ここではＬＤＤ構造のＭＯＳ
トランジスタを形成した例を示している。先ず、図２
（ａ）のように、Ｐ型半導体基板１１にゲート酸化膜１
２とゲート電極１３を形成した後、ソース・ドレイン形
成領域にリンを低濃度に含むＮ型低濃度不純物拡散膜１
４を選択的に形成する。また、これらのＮ型不純物拡散
膜１４の表面に薄くシリコン酸化膜１５を形成した上
で、Ｎ型低濃度不純物拡散膜１４よりも狭い領域に砒素
を高濃度に含むＮ型高濃度不純物拡散膜１６を形成す
る。
説明するための図であり、ここではＬＤＤ構造のＭＯＳ
トランジスタを形成した例を示している。先ず、図２
（ａ）のように、Ｐ型半導体基板１１にゲート酸化膜１
２とゲート電極１３を形成した後、ソース・ドレイン形
成領域にリンを低濃度に含むＮ型低濃度不純物拡散膜１
４を選択的に形成する。また、これらのＮ型不純物拡散
膜１４の表面に薄くシリコン酸化膜１５を形成した上
で、Ｎ型低濃度不純物拡散膜１４よりも狭い領域に砒素
を高濃度に含むＮ型高濃度不純物拡散膜１６を形成す
る。
【００１５】しかる上で、熱処理を行うことにより、図
２（ｂ）のように、Ｎ型低濃度不純物拡散膜からリンが
半導体基板１１に拡散され、低濃度のＬＤＤソース・ド
レイン領域１７が形成される。また、これと同時にＮ型
高濃度不純物拡散膜１６から砒素が半導体基板１１に拡
散され、高濃度のソース・ドレイン領域１７が形成され
る。したがって、このＭＯＳトランジスタにおけるＬＤ
Ｄ構造のソース・ドレイン領域を形成する場合でも、ロ
ゼットの発生を未然に防止でき、かつ１回の熱処理によ
りＬＤＤ構造を形成することができ、工程の簡略化が実
現できる。
２（ｂ）のように、Ｎ型低濃度不純物拡散膜からリンが
半導体基板１１に拡散され、低濃度のＬＤＤソース・ド
レイン領域１７が形成される。また、これと同時にＮ型
高濃度不純物拡散膜１６から砒素が半導体基板１１に拡
散され、高濃度のソース・ドレイン領域１７が形成され
る。したがって、このＭＯＳトランジスタにおけるＬＤ
Ｄ構造のソース・ドレイン領域を形成する場合でも、ロ
ゼットの発生を未然に防止でき、かつ１回の熱処理によ
りＬＤＤ構造を形成することができ、工程の簡略化が実
現できる。
【００１６】なお、前記各実施例は本発明の一例を示し
たものであり、半導体素子を構成する種々の不純物拡散
層、特に異なる濃度や異なる導電型の不純物が重なり状
態に形成される構造の不純物拡散層の形成に採用でき
る。また、この場合、第１の不純物拡散膜の上面にシリ
コン酸化膜を形成することなく第２の不純物拡散膜を形
成し、これらを熱処理して拡散させるようにしてもよ
い。
たものであり、半導体素子を構成する種々の不純物拡散
層、特に異なる濃度や異なる導電型の不純物が重なり状
態に形成される構造の不純物拡散層の形成に採用でき
る。また、この場合、第１の不純物拡散膜の上面にシリ
コン酸化膜を形成することなく第２の不純物拡散膜を形
成し、これらを熱処理して拡散させるようにしてもよ
い。
【００１７】
【発明の効果】以上説明したように本発明は、半導体基
板の表面上に第１の不純物を含む第１の不純物拡散膜を
選択的に形成し、この上に第２の不純物を含む第２の不
純物拡散膜を選択的に形成し、熱処理により各不純物拡
散膜からそれぞれ不純物を半導体基板に拡散させるの
で、重なり状態の不純物拡散層を一度の熱処理で形成す
ることができる。また、シリコン酸化膜をマクスとした
選択拡散法ではないため、不要な拡散層としてのロゼッ
トを防止することができる効果がある。また、第１の不
純物拡散膜の表面に酸化膜を形成し、この酸化膜上に第
２の不純物拡散膜を形成することで、酸化膜の厚さを調
整すれば各不純物拡散層の重なり状態を任意に制御し、
所望の不純物濃度分布の拡散層を形成することができる
効果もある。
板の表面上に第１の不純物を含む第１の不純物拡散膜を
選択的に形成し、この上に第２の不純物を含む第２の不
純物拡散膜を選択的に形成し、熱処理により各不純物拡
散膜からそれぞれ不純物を半導体基板に拡散させるの
で、重なり状態の不純物拡散層を一度の熱処理で形成す
ることができる。また、シリコン酸化膜をマクスとした
選択拡散法ではないため、不要な拡散層としてのロゼッ
トを防止することができる効果がある。また、第１の不
純物拡散膜の表面に酸化膜を形成し、この酸化膜上に第
２の不純物拡散膜を形成することで、酸化膜の厚さを調
整すれば各不純物拡散層の重なり状態を任意に制御し、
所望の不純物濃度分布の拡散層を形成することができる
効果もある。
【図１】本発明の第１実施例を製造工程順に示す断面図
である。
である。
【図２】本発明の第２実施例の製造工程の要部を示す断
面図である。
面図である。
【図３】従来の製造方法の一例を工程順に示す断面図で
ある。
ある。
１ 半導体基板 ２ Ｎ型不純物拡散膜 ４ シリコン酸化膜 ５ Ｐ型不純物拡散膜 ６ Ｎ型拡散層 ７ Ｐ型拡散層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 21/336
Claims (5)
- 【請求項１】 半導体基板の表面上に第１の不純物を含
む第１の不純物拡散膜を選択的に形成する工程と、前記
第１の不純物拡散膜の上に第２の不純物を含む第２の不
純物拡散膜を選択的に形成する工程と、熱処理により前
記第１および第２の各不純物拡散膜からそれぞれ第１お
よび第２の不純物を前記半導体基板に拡散させる工程と
を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 第１の不純物拡散膜の表面に酸化膜を形
成し、この酸化膜上に第２の不純物拡散膜を形成してな
る請求項１の半導体装置の製造方法。 - 【請求項３】 第１の不純物の導電型と第２の不純物の
導電型が異なる請求項１または２の半導体装置の製造方
法。 - 【請求項４】 第１の不純物の導電型と第２の不純物の
導電型が同じで、かつそれぞれの不純物濃度が異なる請
求項１または２の半導体装置の製造方法。 - 【請求項５】 酸化膜の膜厚を第１および第２の各不純
物の拡散速度に応じて設定してなる請求項２ないし４の
いずれかの半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348275A JPH07193022A (ja) | 1993-12-24 | 1993-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348275A JPH07193022A (ja) | 1993-12-24 | 1993-12-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193022A true JPH07193022A (ja) | 1995-07-28 |
Family
ID=18395945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348275A Pending JPH07193022A (ja) | 1993-12-24 | 1993-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193022A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS497626A (ja) * | 1972-05-23 | 1974-01-23 | ||
| JPS5923515A (ja) * | 1982-07-29 | 1984-02-07 | Matsushita Electronics Corp | 不純物拡散方法 |
| JPS59117217A (ja) * | 1982-12-24 | 1984-07-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1993
- 1993-12-24 JP JP5348275A patent/JPH07193022A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS497626A (ja) * | 1972-05-23 | 1974-01-23 | ||
| JPS5923515A (ja) * | 1982-07-29 | 1984-02-07 | Matsushita Electronics Corp | 不純物拡散方法 |
| JPS59117217A (ja) * | 1982-12-24 | 1984-07-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347383A (ja) | 集積回路の製法 | |
| US6020231A (en) | Method for forming LDD CMOS | |
| JPS5922380B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPH07193018A (ja) | 高耐圧半導体素子の製造方法 | |
| US3981072A (en) | Bipolar transistor construction method | |
| JPS60211877A (ja) | 半導体装置の製造方法 | |
| JP3388590B2 (ja) | ダイオード又はショットキークランプトランジスタを製造する方法 | |
| US7018778B1 (en) | Single polisilicon emitter bipolar junction transistor processing technique using cumulative photo resist application and patterning | |
| JPH07193022A (ja) | 半導体装置の製造方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JP3167362B2 (ja) | バイポーラ型ｍｏｓ半導体装置の製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPH07131028A (ja) | 薄膜トランジスタの製造方法 | |
| JP2666565B2 (ja) | 半導体装置の製造方法 | |
| KR960035912A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP3312040B2 (ja) | 半導体装置の製法 | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| KR100218372B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
| JPS6331097B2 (ja) | ||
| JPH09134971A (ja) | Ｓｏｉ上の多数のマイクロ電子回路の製造方法 | |
| US20060160030A1 (en) | Single polisilicon emitter bipolar junction transistor processing technique using cumulative photo resist application and patterning |