JPH07193125A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH07193125A JPH07193125A JP34827493A JP34827493A JPH07193125A JP H07193125 A JPH07193125 A JP H07193125A JP 34827493 A JP34827493 A JP 34827493A JP 34827493 A JP34827493 A JP 34827493A JP H07193125 A JPH07193125 A JP H07193125A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer wiring
- wiring
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims description 32
- 239000010410 layer Substances 0.000 description 102
- 229910052782 aluminium Inorganic materials 0.000 description 86
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 86
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 36
- 229910052581 Si3N4 Inorganic materials 0.000 description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 31
- 238000000034 method Methods 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 21
- 239000011248 coating agent Substances 0.000 description 20
- 238000000576 coating method Methods 0.000 description 20
- 239000011295 pitch Substances 0.000 description 19
- 239000000377 silicon dioxide Substances 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ２層以上の配線をエアブリッジ構造とした半
導体集積回路装置において、配線容量を改善するととも
に、上層配線を平坦に保持し、配線剥がれや製造時にお
ける種々の問題を解消する。 【構成】 半導体基板１上に形成された第１の柱状絶縁
膜４で支えられる第１層配線３と、半導体基板１上に形
成された第２の柱状絶縁膜８で支えられる第２層配線７
とを備えており、第２の柱状絶縁膜８の高さを第１の柱
状絶縁膜４の高さよりも高く設定し、第１層配線３と半
導体基板１との間、第２層配線７と半導体基板１の間、
第１層配線３と第２層配線７との間にそれぞれ空洞１３
が存在する構成とする。第１および第２の各柱状絶縁膜
４，８はそれぞれ第１層配線３および第２層配線７の延
設方向に沿って等間隔で配設される。
導体集積回路装置において、配線容量を改善するととも
に、上層配線を平坦に保持し、配線剥がれや製造時にお
ける種々の問題を解消する。 【構成】 半導体基板１上に形成された第１の柱状絶縁
膜４で支えられる第１層配線３と、半導体基板１上に形
成された第２の柱状絶縁膜８で支えられる第２層配線７
とを備えており、第２の柱状絶縁膜８の高さを第１の柱
状絶縁膜４の高さよりも高く設定し、第１層配線３と半
導体基板１との間、第２層配線７と半導体基板１の間、
第１層配線３と第２層配線７との間にそれぞれ空洞１３
が存在する構成とする。第１および第２の各柱状絶縁膜
４，８はそれぞれ第１層配線３および第２層配線７の延
設方向に沿って等間隔で配設される。
Description
【０００１】
【産業上の利用分野】本発明はエアーブリッジ構造の配
線層を有する半導体集積回路装置に関し、特に多層のエ
アーブリッジ構造に適した半導体集積回路装置に関す
る。
線層を有する半導体集積回路装置に関し、特に多層のエ
アーブリッジ構造に適した半導体集積回路装置に関す
る。
【０００２】
【従来の技術】図１１に従来のこの種の配線構造を有す
る半導体集積回路装置の一例の斜視図を示す。これは、
特開平４−１２７４５３号公報に記載されているもので
ある。半導体基板２０上に形成された下層無機絶縁膜
（ＳｉＯ2 ）２１上に第１層配線２２が形成されてい
る。この第１層配線２２上には第１層間無機絶縁膜２３
を介して第１層配線２２と交差する方向に第２層配線２
４が形成されている。第１層間無機絶縁膜２３は第１層
配線２２と第２層配線２４の交差部分のみにあり、交差
部以外では第１層配線２２と第２層配線２４との間は空
洞となっている。
る半導体集積回路装置の一例の斜視図を示す。これは、
特開平４−１２７４５３号公報に記載されているもので
ある。半導体基板２０上に形成された下層無機絶縁膜
（ＳｉＯ2 ）２１上に第１層配線２２が形成されてい
る。この第１層配線２２上には第１層間無機絶縁膜２３
を介して第１層配線２２と交差する方向に第２層配線２
４が形成されている。第１層間無機絶縁膜２３は第１層
配線２２と第２層配線２４の交差部分のみにあり、交差
部以外では第１層配線２２と第２層配線２４との間は空
洞となっている。
【０００３】次に、図１２を用いて図１１の構造の製造
工程の一部を説明する。なお、図１２は図１１における
Ｍ−Ｍ線の断面図である。先ず、図１２（ａ）に示すよ
うに、半導体基板２０上に下層無機絶縁膜２１を形成
し、その上に第１層配線層，第１層間無機絶縁膜を形成
し、これらにフォトリソグラフィ技術，エッチング技術
を施すことにより第１層間無機絶縁膜２３の形成、及び
同一パターンで第１層配線層のエッチングを行い第１層
配線２２を形成する。そして、全面に第１層間有機絶縁
膜２５を塗布し、これを第１層間無機絶縁膜２３の表面
を露出させるまでエッチングバックする。
工程の一部を説明する。なお、図１２は図１１における
Ｍ−Ｍ線の断面図である。先ず、図１２（ａ）に示すよ
うに、半導体基板２０上に下層無機絶縁膜２１を形成
し、その上に第１層配線層，第１層間無機絶縁膜を形成
し、これらにフォトリソグラフィ技術，エッチング技術
を施すことにより第１層間無機絶縁膜２３の形成、及び
同一パターンで第１層配線層のエッチングを行い第１層
配線２２を形成する。そして、全面に第１層間有機絶縁
膜２５を塗布し、これを第１層間無機絶縁膜２３の表面
を露出させるまでエッチングバックする。
【０００４】次に、図１２（ｂ）のように、フォトリソ
グラフィ技術，エッチング技術を用い第１層間無機絶縁
膜２３の所望の位置にビアホール２６を開孔する。そし
て、第２層配線層２４′を形成後、フォトリソグラフィ
技術，エッチング技術を用いて第２層配線２４を形成す
る。次いで、図１２（ｃ）のように、図外のマスク及び
第２配線２４をマスクとしてエッチングし、第１層間無
機絶縁膜２３のパターニングを行う。そして、図１２
（ｄ）のように、等方性エッチングにより第１層間有機
絶縁膜２５を除去し、空洞２７を形成する。
グラフィ技術，エッチング技術を用い第１層間無機絶縁
膜２３の所望の位置にビアホール２６を開孔する。そし
て、第２層配線層２４′を形成後、フォトリソグラフィ
技術，エッチング技術を用いて第２層配線２４を形成す
る。次いで、図１２（ｃ）のように、図外のマスク及び
第２配線２４をマスクとしてエッチングし、第１層間無
機絶縁膜２３のパターニングを行う。そして、図１２
（ｄ）のように、等方性エッチングにより第１層間有機
絶縁膜２５を除去し、空洞２７を形成する。
【０００５】このように、第１層間無機絶縁膜２３を第
１層配線２２と同一のマスクでエッチングして第１層配
線２２上のみに残し、さらに第１層間有機絶縁膜２４で
平坦化し第１層配線２１と直交する第２層配線２４を形
成後、第１層間無機絶縁膜２３を再度エッチングするこ
とにより、第１層配線２２と第２層配線２４の交差部の
みに第１層間無機絶縁膜２３の柱が形成される。また、
第１層間有機絶縁膜２５を等方性エッチングで除去する
ことにより第１層配線２２と第２層配線２４間は空洞２
７となり第１層配線２２と第２層配線２４間は交差部の
み柱でつながるエアーブリッジ構造となり配線容量は大
幅に削減できる。
１層配線２２と同一のマスクでエッチングして第１層配
線２２上のみに残し、さらに第１層間有機絶縁膜２４で
平坦化し第１層配線２１と直交する第２層配線２４を形
成後、第１層間無機絶縁膜２３を再度エッチングするこ
とにより、第１層配線２２と第２層配線２４の交差部の
みに第１層間無機絶縁膜２３の柱が形成される。また、
第１層間有機絶縁膜２５を等方性エッチングで除去する
ことにより第１層配線２２と第２層配線２４間は空洞２
７となり第１層配線２２と第２層配線２４間は交差部の
み柱でつながるエアーブリッジ構造となり配線容量は大
幅に削減できる。
【０００６】
【発明が解決しようとする課題】この従来の半導体集積
回路装置では、第１層配線と第２層配線との間に空洞を
形成するための第１層間絶縁膜が、第１層配線と第２層
配線の交差部のみにしか形成されないため、第２層配線
が単独で存在する場合又は第１層配線の間隔が広い領域
では、第２層配線の下は空洞になり、あるいは下層絶縁
膜と接するかいずれかの状態となる。第２層配線の下が
空洞となった場合には、長い距離にわたって第２配線は
浮いた状態となり、配線の剥がれや変形による短絡等の
不良が発生するおそれがある。
回路装置では、第１層配線と第２層配線との間に空洞を
形成するための第１層間絶縁膜が、第１層配線と第２層
配線の交差部のみにしか形成されないため、第２層配線
が単独で存在する場合又は第１層配線の間隔が広い領域
では、第２層配線の下は空洞になり、あるいは下層絶縁
膜と接するかいずれかの状態となる。第２層配線の下が
空洞となった場合には、長い距離にわたって第２配線は
浮いた状態となり、配線の剥がれや変形による短絡等の
不良が発生するおそれがある。
【０００７】また、第２層配線が下層絶縁膜と接する場
合には、第２層配線が第１層配線上にある領域と下層絶
縁膜と接する領域との間に生じる段差が、第１層配線の
膜厚と第１層間絶縁膜の膜厚との合計となり、第２層配
線のフォトリソグラフィ工程でのフォーカスマージンや
段差カバレッジ等に問題が生じ、さらに下層絶縁膜下の
領域との容量が大きくなり性能が低下される原因とな
る。更に、太い第１層配線上に細い第２層配線を形成す
る場合には、交差部全体に第１層間絶縁膜が存在するこ
とになるため、第１層配線と第２層配線の間の容量を低
減する効果が小さくなるという問題がある。本発明の目
的は、２層以上の配線構造における配線容量を改善し、
かつ上層配線を平坦に保持し、しかも製造工程において
生じる種々の問題を解消した半導体集積回路装置を提供
することにある。
合には、第２層配線が第１層配線上にある領域と下層絶
縁膜と接する領域との間に生じる段差が、第１層配線の
膜厚と第１層間絶縁膜の膜厚との合計となり、第２層配
線のフォトリソグラフィ工程でのフォーカスマージンや
段差カバレッジ等に問題が生じ、さらに下層絶縁膜下の
領域との容量が大きくなり性能が低下される原因とな
る。更に、太い第１層配線上に細い第２層配線を形成す
る場合には、交差部全体に第１層間絶縁膜が存在するこ
とになるため、第１層配線と第２層配線の間の容量を低
減する効果が小さくなるという問題がある。本発明の目
的は、２層以上の配線構造における配線容量を改善し、
かつ上層配線を平坦に保持し、しかも製造工程において
生じる種々の問題を解消した半導体集積回路装置を提供
することにある。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
装置は、半導体基板上に形成された第１の柱状絶縁膜で
支えられる第１層配線と、半導体基板上に形成された第
２の柱状絶縁膜で支えられる第２層配線とを備えてお
り、第２の柱状絶縁膜の高さを第１の柱状絶縁膜の高さ
よりも高く設定し、第１層配線と半導体基板との間、第
２層配線と半導体基板の間、第１層配線と第２層配線と
の間にそれぞれ空洞が存在する構成とする。ここで、第
１の柱状絶縁膜は第１層配線の延設方向に沿って等間隔
で配設され、第２の柱状絶縁膜は第２層配線の延設方向
に沿って等間隔で配設される。また、本発明の半導体集
積回路装置は、第１層配線の上に順次形成された第Ｎ
（Ｎは３以上の奇数）の柱状絶縁膜で支えられる第Ｎ層
配線と、第２配線の上に順次形成された第Ｎ＋１の柱状
絶縁膜で支えられる第Ｎ＋１層配線とを備える３層以上
の配線構造にも適用される。
装置は、半導体基板上に形成された第１の柱状絶縁膜で
支えられる第１層配線と、半導体基板上に形成された第
２の柱状絶縁膜で支えられる第２層配線とを備えてお
り、第２の柱状絶縁膜の高さを第１の柱状絶縁膜の高さ
よりも高く設定し、第１層配線と半導体基板との間、第
２層配線と半導体基板の間、第１層配線と第２層配線と
の間にそれぞれ空洞が存在する構成とする。ここで、第
１の柱状絶縁膜は第１層配線の延設方向に沿って等間隔
で配設され、第２の柱状絶縁膜は第２層配線の延設方向
に沿って等間隔で配設される。また、本発明の半導体集
積回路装置は、第１層配線の上に順次形成された第Ｎ
（Ｎは３以上の奇数）の柱状絶縁膜で支えられる第Ｎ層
配線と、第２配線の上に順次形成された第Ｎ＋１の柱状
絶縁膜で支えられる第Ｎ＋１層配線とを備える３層以上
の配線構造にも適用される。
【０００９】また、本発明の製造方法は、半導体基板上
に第１の絶縁膜を格子状に形成する工程と、この第１の
絶縁膜の格子ピッチと半ピッチずれた位置に第１層配線
を形成する工程と、第１層配線をマスクにして第１の絶
縁膜をエッチングする工程と、その上に第２の絶縁膜を
前記第１の絶縁膜と同じ格子状に形成する工程と、この
第２の絶縁膜の格子ピッチと半ピッチずれた位置で第１
層配線と交差する方向に第２層配線を形成する工程と、
第２層配線をマスクにして第２の絶縁膜をエッチングす
る工程とを含んでいる。ここで、３層以上の構造の場合
には、前記工程に加えて、その上に第Ｎ（Ｎは３以上の
奇数）の絶縁膜を前記第１の絶縁膜と同じ格子状に形成
する工程と、この第Ｎの絶縁膜上に第１層配線と同じ位
置に第Ｎ層配線を形成する工程と、第Ｎ層配線をマスク
にして第Ｎの絶縁膜をエッチングする工程と、その上に
第Ｎ＋１の絶縁膜を前記第１の絶縁膜と同じ格子状に形
成する工程と、この第Ｎ＋１の絶縁膜上に第２層配線と
同じ位置に第Ｎ＋１層配線を形成する工程と、第Ｎ＋１
層配線をマスクにして第Ｎ＋１の絶縁膜をエッチングす
る工程とを含んでいる。
に第１の絶縁膜を格子状に形成する工程と、この第１の
絶縁膜の格子ピッチと半ピッチずれた位置に第１層配線
を形成する工程と、第１層配線をマスクにして第１の絶
縁膜をエッチングする工程と、その上に第２の絶縁膜を
前記第１の絶縁膜と同じ格子状に形成する工程と、この
第２の絶縁膜の格子ピッチと半ピッチずれた位置で第１
層配線と交差する方向に第２層配線を形成する工程と、
第２層配線をマスクにして第２の絶縁膜をエッチングす
る工程とを含んでいる。ここで、３層以上の構造の場合
には、前記工程に加えて、その上に第Ｎ（Ｎは３以上の
奇数）の絶縁膜を前記第１の絶縁膜と同じ格子状に形成
する工程と、この第Ｎの絶縁膜上に第１層配線と同じ位
置に第Ｎ層配線を形成する工程と、第Ｎ層配線をマスク
にして第Ｎの絶縁膜をエッチングする工程と、その上に
第Ｎ＋１の絶縁膜を前記第１の絶縁膜と同じ格子状に形
成する工程と、この第Ｎ＋１の絶縁膜上に第２層配線と
同じ位置に第Ｎ＋１層配線を形成する工程と、第Ｎ＋１
層配線をマスクにして第Ｎ＋１の絶縁膜をエッチングす
る工程とを含んでいる。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例を概念的に示す斜視図で
あり、２層配線構造の半導体集積回路装置を示してい
る。シリコン基板１上に保護膜及びエッチングストッパ
ーとしてのシリコン窒化膜（Ｓｉ3 Ｎ4 膜）２を持ち、
第１アルミニウム配線３は等ピッチに形成された柱状Ｃ
ＶＤ酸化膜５からなる第１柱状絶縁膜４の上に一定方向
に延設され、この第１柱状絶縁膜４によりシリコン窒化
膜２との間に所要の間隔で離されたエアーブリッジ構造
となっている。なお、ここでは第１アルミニウム配線３
の下にもエッチングストッパとしてのシリコン窒化膜６
が形成されている。
る。図１は本発明の第１実施例を概念的に示す斜視図で
あり、２層配線構造の半導体集積回路装置を示してい
る。シリコン基板１上に保護膜及びエッチングストッパ
ーとしてのシリコン窒化膜（Ｓｉ3 Ｎ4 膜）２を持ち、
第１アルミニウム配線３は等ピッチに形成された柱状Ｃ
ＶＤ酸化膜５からなる第１柱状絶縁膜４の上に一定方向
に延設され、この第１柱状絶縁膜４によりシリコン窒化
膜２との間に所要の間隔で離されたエアーブリッジ構造
となっている。なお、ここでは第１アルミニウム配線３
の下にもエッチングストッパとしてのシリコン窒化膜６
が形成されている。
【００１１】前記第１アルミニウム配線３の上に形成さ
れる第２アルミニウム配線７は、第１アルミニウム配線
３と直交する方向に延設され、第１アルミニウム配線３
と同様に前記シリコン窒化膜２上に第１柱状絶縁膜４よ
りもさらに厚い膜厚でかつ等ピッチに形成された第２の
柱状絶縁膜８によりシリコン窒化膜２との間に大きな間
隔で離されたエアーブリッジ構造となっている。ここで
は、第２の柱状絶縁膜８は、前記柱状ＣＶＤ酸化膜５
と、シリコン窒化膜６と、柱状ＣＶＤ酸化膜９が積層さ
れた構成とされている。また、第２アルミニウム配線７
の下にもエッチングストッパとしてのシリコン窒化膜１
０が形成されている。
れる第２アルミニウム配線７は、第１アルミニウム配線
３と直交する方向に延設され、第１アルミニウム配線３
と同様に前記シリコン窒化膜２上に第１柱状絶縁膜４よ
りもさらに厚い膜厚でかつ等ピッチに形成された第２の
柱状絶縁膜８によりシリコン窒化膜２との間に大きな間
隔で離されたエアーブリッジ構造となっている。ここで
は、第２の柱状絶縁膜８は、前記柱状ＣＶＤ酸化膜５
と、シリコン窒化膜６と、柱状ＣＶＤ酸化膜９が積層さ
れた構成とされている。また、第２アルミニウム配線７
の下にもエッチングストッパとしてのシリコン窒化膜１
０が形成されている。
【００１２】したがって、この構成によれば、第１アル
ミニウム配線３と第２アルミニウム配線７は柱状絶縁膜
４，８以外とはどことも接触せず、周囲は空洞１３とな
ってりお、第１アルミニウム配線３と第２アルミニウム
配線８の間にも絶縁膜はなく配線容量は大幅に減少す
る。ただし、図１には示されていないが、第１アルミニ
ウム配線３と第２アルミニウム配線８を電気的に接続す
る場合は、両者の交差部で第２アルミニウム配線８が下
向きに凸型となるように曲げ形成されて第１アルミニウ
ム配線３と接続される。なお、第１アルミニウム配線３
と第２アルミニウム配線８の一方又は両方が太幅となる
場合は、配線間に層間絶縁が残される場合もある。
ミニウム配線３と第２アルミニウム配線７は柱状絶縁膜
４，８以外とはどことも接触せず、周囲は空洞１３とな
ってりお、第１アルミニウム配線３と第２アルミニウム
配線８の間にも絶縁膜はなく配線容量は大幅に減少す
る。ただし、図１には示されていないが、第１アルミニ
ウム配線３と第２アルミニウム配線８を電気的に接続す
る場合は、両者の交差部で第２アルミニウム配線８が下
向きに凸型となるように曲げ形成されて第１アルミニウ
ム配線３と接続される。なお、第１アルミニウム配線３
と第２アルミニウム配線８の一方又は両方が太幅となる
場合は、配線間に層間絶縁が残される場合もある。
【００１３】次に、図１の配線構造の製造方法を説明す
る。先ず、図２（ａ）のように、シリコン基板１上にシ
リコン窒化膜２とＣＶＤ酸化膜５′を成長する。そし
て、図２（ｂ）のように、フォトリソグラフィ技術及び
酸化膜エッチング技術を用いてチップ領域全体のＣＶＤ
酸化膜５′を後に形成する第１アルミニウム配線３と半
ピッチずらした格子状にパターニングし、格子状ＣＶＤ
酸化膜５″として形成する。その後、ウェハ全面にシリ
カ塗布膜１１を形成する。このときの平面構造を図２
（ｃ）に示す。なお、図２（ｂ）は図２（ｃ）のＡ−Ａ
線断面図となる。ここで、半導体装置の全面に等ピッチ
で格子状ＣＶＤ酸化膜５″を形成するために、シリカ塗
布膜１１は全面において均一かつ平坦に形成される。こ
の場合、シリカ塗布膜のかわりにポリイミド膜等の有機
系の塗布膜を使用してもよい。
る。先ず、図２（ａ）のように、シリコン基板１上にシ
リコン窒化膜２とＣＶＤ酸化膜５′を成長する。そし
て、図２（ｂ）のように、フォトリソグラフィ技術及び
酸化膜エッチング技術を用いてチップ領域全体のＣＶＤ
酸化膜５′を後に形成する第１アルミニウム配線３と半
ピッチずらした格子状にパターニングし、格子状ＣＶＤ
酸化膜５″として形成する。その後、ウェハ全面にシリ
カ塗布膜１１を形成する。このときの平面構造を図２
（ｃ）に示す。なお、図２（ｂ）は図２（ｃ）のＡ−Ａ
線断面図となる。ここで、半導体装置の全面に等ピッチ
で格子状ＣＶＤ酸化膜５″を形成するために、シリカ塗
布膜１１は全面において均一かつ平坦に形成される。こ
の場合、シリカ塗布膜のかわりにポリイミド膜等の有機
系の塗布膜を使用してもよい。
【００１４】次いで、図３（ａ）のように、ベークによ
りシリカ塗布膜１１を硬化させ、平坦に形成されたシリ
カ塗布膜１１を全面エッチングし、格子状ＣＶＤ酸化膜
５″の表面を露出させた後、全面にシリコン窒化膜６と
第１アルミニウム配線層３′を成長する。ここで、図示
は省略するが、シリコン基板１と第１アルミニウム配線
３とを接続するためにコンタクトを形成する場合は、シ
リコン窒化膜６を成長した後第１アルミニウム配線層
３′を形成する前に、フォトリソグラフィ技術、エッチ
ング技術を用い、シリコン窒化膜６、格子状ＣＶＤ酸化
膜５″、またはシリカ塗布膜１１、シリコン窒化膜２に
コンタクトホールを開口しておく。第１アルミニウム配
線層３′の成長、またはタングステン等の埋込によりビ
アホールを埋めコンタクト部を形成する。
りシリカ塗布膜１１を硬化させ、平坦に形成されたシリ
カ塗布膜１１を全面エッチングし、格子状ＣＶＤ酸化膜
５″の表面を露出させた後、全面にシリコン窒化膜６と
第１アルミニウム配線層３′を成長する。ここで、図示
は省略するが、シリコン基板１と第１アルミニウム配線
３とを接続するためにコンタクトを形成する場合は、シ
リコン窒化膜６を成長した後第１アルミニウム配線層
３′を形成する前に、フォトリソグラフィ技術、エッチ
ング技術を用い、シリコン窒化膜６、格子状ＣＶＤ酸化
膜５″、またはシリカ塗布膜１１、シリコン窒化膜２に
コンタクトホールを開口しておく。第１アルミニウム配
線層３′の成長、またはタングステン等の埋込によりビ
アホールを埋めコンタクト部を形成する。
【００１５】そして、図３（ｂ）のように、第１アルミ
ニウム配線層３′をフォトリソグラフィ技術、アルミニ
ウムエッチング技術を用いてパターニングして第１アル
ミニウム配線３を形成する。なお、図３（ｃ）はその平
面構造であり、図３（ｂ）はそのＢ−Ｂ線断面図とな
る。これから判るように、第１アルミニウム配線３は、
ここでは図の縦方向に配線され、かつ半導体装置の全面
にわたって等しいピッチ寸法、但し格子状ＣＶＤ酸化膜
５″と半ピッチずれた寸法となるように形成されてい
る。
ニウム配線層３′をフォトリソグラフィ技術、アルミニ
ウムエッチング技術を用いてパターニングして第１アル
ミニウム配線３を形成する。なお、図３（ｃ）はその平
面構造であり、図３（ｂ）はそのＢ−Ｂ線断面図とな
る。これから判るように、第１アルミニウム配線３は、
ここでは図の縦方向に配線され、かつ半導体装置の全面
にわたって等しいピッチ寸法、但し格子状ＣＶＤ酸化膜
５″と半ピッチずれた寸法となるように形成されてい
る。
【００１６】次いで、図４（ａ）に破線で示すように、
第１アルミニウム配線３、シリコン窒化膜６が露出して
いる表面上に第１アルミニウム配線３の膜厚よりも厚く
ＣＶＤ酸化膜９′を成長させる。そして、前記格子状Ｃ
ＶＤ酸化膜５″の形成に用いたマスクを使用し、フォト
リソグラフィ技術、エッチング技術を用い、その格子状
ＣＶＤ酸化膜５″とオンラインに重なる第２の格子状Ｃ
ＶＤ酸化膜９″を形成する。さらに、第１アルミニウム
配線３及び第２の格子状ＣＶＤ酸化膜９″の下部以外の
シリコン窒化膜６をエッチングし、その後シリカ塗布膜
１２を形成して表面を平坦化する。
第１アルミニウム配線３、シリコン窒化膜６が露出して
いる表面上に第１アルミニウム配線３の膜厚よりも厚く
ＣＶＤ酸化膜９′を成長させる。そして、前記格子状Ｃ
ＶＤ酸化膜５″の形成に用いたマスクを使用し、フォト
リソグラフィ技術、エッチング技術を用い、その格子状
ＣＶＤ酸化膜５″とオンラインに重なる第２の格子状Ｃ
ＶＤ酸化膜９″を形成する。さらに、第１アルミニウム
配線３及び第２の格子状ＣＶＤ酸化膜９″の下部以外の
シリコン窒化膜６をエッチングし、その後シリカ塗布膜
１２を形成して表面を平坦化する。
【００１７】続いて、図４（ｂ）のように、シリカ塗布
膜１２の上面からの全面エッチングを行って第２の格子
状ＣＶＤ酸化膜９″の平坦化を行う。その上で、全面に
シリコン窒化膜１０を形成する。図４（ｃ）はその平面
構造であり、図４（ｂ）はそのＣ−Ｃ線断面図である。
また、ここで第１アルミニウム配線３と第２アルミニウ
ム配線を接続するスルーホールを形成する場合は、前記
コンタクトの形成と同様に、シリカ塗布膜１２とシリコ
ン窒化膜１０に開口を形成する。
膜１２の上面からの全面エッチングを行って第２の格子
状ＣＶＤ酸化膜９″の平坦化を行う。その上で、全面に
シリコン窒化膜１０を形成する。図４（ｃ）はその平面
構造であり、図４（ｂ）はそのＣ−Ｃ線断面図である。
また、ここで第１アルミニウム配線３と第２アルミニウ
ム配線を接続するスルーホールを形成する場合は、前記
コンタクトの形成と同様に、シリカ塗布膜１２とシリコ
ン窒化膜１０に開口を形成する。
【００１８】次に、図５（ａ）のように、全面に第２ア
ルミニウム配線層７′を成長し、フォトリソグラフィ技
術、アルミニウムエッチング技術を用い、第１アルミニ
ウム配線３の配線方向と直交する方向に、かつ第１アル
ミニウム配線３と同じピッチで、かつ前記第２の格子状
ＣＶＤ酸化膜９″と半ピッチずらして第２アルミニウム
配線７とシリコン窒化膜１０をパターニングする。この
パターニングされたときの平面構造を図５（ｂ）に示
す。
ルミニウム配線層７′を成長し、フォトリソグラフィ技
術、アルミニウムエッチング技術を用い、第１アルミニ
ウム配線３の配線方向と直交する方向に、かつ第１アル
ミニウム配線３と同じピッチで、かつ前記第２の格子状
ＣＶＤ酸化膜９″と半ピッチずらして第２アルミニウム
配線７とシリコン窒化膜１０をパターニングする。この
パターニングされたときの平面構造を図５（ｂ）に示
す。
【００１９】そして、図６（ａ），（ｂ），（ｃ）にそ
れぞれ図５（ｄ）のＥ−Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線の各
断面図を示すように、上方から第２アルミニウム配線７
をマスクとして異方性エッチングを行うと、第１アルミ
ニウム配線３が露出するまでは、第２アルミニウム配線
７の下の第２の格子状ＣＶＤ酸化膜９″とシリカ塗布膜
１２以外はエッチングされる。さらに、エッチングを進
めると第１アルミニウム配線３が露出し、その後はシリ
コン基板１上のシリコン窒化膜２が露出するまで第２ア
ルミニウム配線７と第１アルミニウム配線３をマスクと
して格子状ＣＶＤ酸化膜５″とシリカ塗布膜１０がエッ
チングされる。これにより、第２アルミニウム配線７の
下はシリコン窒化膜１０、第２柱状ＣＶＤ酸化膜９、シ
リコン窒化膜６、柱状ＣＶＤ酸化膜５がオンラインとな
った第２柱状絶縁膜８が等ピッチでシリコン基板１上の
シリコン窒化膜２の上に形成される。
れぞれ図５（ｄ）のＥ−Ｅ線、Ｆ−Ｆ線、Ｇ−Ｇ線の各
断面図を示すように、上方から第２アルミニウム配線７
をマスクとして異方性エッチングを行うと、第１アルミ
ニウム配線３が露出するまでは、第２アルミニウム配線
７の下の第２の格子状ＣＶＤ酸化膜９″とシリカ塗布膜
１２以外はエッチングされる。さらに、エッチングを進
めると第１アルミニウム配線３が露出し、その後はシリ
コン基板１上のシリコン窒化膜２が露出するまで第２ア
ルミニウム配線７と第１アルミニウム配線３をマスクと
して格子状ＣＶＤ酸化膜５″とシリカ塗布膜１０がエッ
チングされる。これにより、第２アルミニウム配線７の
下はシリコン窒化膜１０、第２柱状ＣＶＤ酸化膜９、シ
リコン窒化膜６、柱状ＣＶＤ酸化膜５がオンラインとな
った第２柱状絶縁膜８が等ピッチでシリコン基板１上の
シリコン窒化膜２の上に形成される。
【００２０】また、この第２柱状絶縁膜８が存在しない
領域はシリカ塗布膜１２，１１、またはシリカ塗布膜１
２，１１に囲まれた第１アルミニウム配線３が存在す
る。そして、第１アルミニウム配線３のみが存在する領
域は第１アルミニウム配線３の下に等ピッチでシリコン
基板１上のシリコン窒化膜２の上に柱状ＣＶＤ酸化膜５
と、この柱に挟まれたシリカ塗布膜１１の領域が形成さ
れる。さらに、フッ酸等の等方性ウェットエッチングを
短時間行う事により、ＣＶＤ酸化膜よりエッチングレー
トが非常に速いシリカ塗布膜１１，１２のみがエッチン
グされる。
領域はシリカ塗布膜１２，１１、またはシリカ塗布膜１
２，１１に囲まれた第１アルミニウム配線３が存在す
る。そして、第１アルミニウム配線３のみが存在する領
域は第１アルミニウム配線３の下に等ピッチでシリコン
基板１上のシリコン窒化膜２の上に柱状ＣＶＤ酸化膜５
と、この柱に挟まれたシリカ塗布膜１１の領域が形成さ
れる。さらに、フッ酸等の等方性ウェットエッチングを
短時間行う事により、ＣＶＤ酸化膜よりエッチングレー
トが非常に速いシリカ塗布膜１１，１２のみがエッチン
グされる。
【００２１】この結果、シリカ塗布膜１１，１２の部分
が空洞１３となり、第１柱状絶縁膜４で支えられたエア
ーブリッジ構造の第１アルミニウム配線３と、第２柱状
絶縁膜８で支えられたエアーブリッジ構造の第２アルミ
ニウム配線７が形成される。したがって、第１アルミニ
ウム配線３と第２アルミニウム配線７はそれぞれ独立に
シリコン基板１上のシリコン窒化膜２の上の高さの異な
る柱状絶縁膜４，８で支えられ、特に最小線幅の配線に
おいては第１アルミニウム配線３と第２アルミニウム配
線７の間も空間だけとなり配線容量を大幅に減少させる
ことができる。
が空洞１３となり、第１柱状絶縁膜４で支えられたエア
ーブリッジ構造の第１アルミニウム配線３と、第２柱状
絶縁膜８で支えられたエアーブリッジ構造の第２アルミ
ニウム配線７が形成される。したがって、第１アルミニ
ウム配線３と第２アルミニウム配線７はそれぞれ独立に
シリコン基板１上のシリコン窒化膜２の上の高さの異な
る柱状絶縁膜４，８で支えられ、特に最小線幅の配線に
おいては第１アルミニウム配線３と第２アルミニウム配
線７の間も空間だけとなり配線容量を大幅に減少させる
ことができる。
【００２２】次に、本発明の第２の実施例である３層配
線構造を図７に示す。第２アルミニウム配線７までの構
造は第１実施例と同じであるが、第３アルミニウム配線
１４は第２アルミニウム配線７と直交する方向、即ち第
１アルミニウム配線３と同一方向に配線され、かつ第１
アルミニウム配線３と同一ピッチで同一線上に配線され
る。また、第３アルミニウム配線１４は第１アルミニウ
ム配線３上で第１柱状絶縁膜４と同位置に形成された第
２柱状ＣＶＤ酸化膜９、シリコン窒化膜１０、第３柱状
ＣＶＤ酸化膜１６からなる第３柱状絶縁膜１５上に形成
され、第３アルミニウム配線１４間と第１アルミニウム
配線３および第２アルミニウム配線７間はそれぞれ絶縁
膜の形成されないエアーブリッジ構造となり、配線容量
が非常に小さい３層配線構造となる。ただし、ここで第
２アルミニウム配線７または第３アルミニウム配線１４
が太幅の場合は第２アルミニウム配線７と第３アルミニ
ウム配線１４間に層間絶縁膜が形成される場合もある。
線構造を図７に示す。第２アルミニウム配線７までの構
造は第１実施例と同じであるが、第３アルミニウム配線
１４は第２アルミニウム配線７と直交する方向、即ち第
１アルミニウム配線３と同一方向に配線され、かつ第１
アルミニウム配線３と同一ピッチで同一線上に配線され
る。また、第３アルミニウム配線１４は第１アルミニウ
ム配線３上で第１柱状絶縁膜４と同位置に形成された第
２柱状ＣＶＤ酸化膜９、シリコン窒化膜１０、第３柱状
ＣＶＤ酸化膜１６からなる第３柱状絶縁膜１５上に形成
され、第３アルミニウム配線１４間と第１アルミニウム
配線３および第２アルミニウム配線７間はそれぞれ絶縁
膜の形成されないエアーブリッジ構造となり、配線容量
が非常に小さい３層配線構造となる。ただし、ここで第
２アルミニウム配線７または第３アルミニウム配線１４
が太幅の場合は第２アルミニウム配線７と第３アルミニ
ウム配線１４間に層間絶縁膜が形成される場合もある。
【００２３】次に、３層配線構造の製造方法を説明す
る。２層配線構造を製造するまでの工程は、図２〜図６
に示した工程と同じである。次いで、図８（ａ）および
（ｂ）に図８（ｃ）のＨ−Ｈ線、Ｉ−Ｉ線の各断面図を
示すように、第２アルミニウム配線７のパターニング
後、図４で説明したのと同様な工程を用い、格子状ＣＶ
Ｄ酸化膜５″、第２格子状ＣＶＤ酸化膜９″、とオンラ
インでかつ平坦化され凹部がシリカ塗布膜１７で埋めら
れた第３の格子状ＣＶＤ酸化膜１６″を形成し、さらに
シリコン窒化膜１８、第３アルミニウム配線層を成長し
た後、フォトリソグラフィ技術、エッチング技術を用
い、第３アルミニウム配線層、シリコン窒化膜１８のパ
ターニングを行い、第１アルミニウム配線３と同一線上
に同一ピッチで第３アルミニウム配線１４を形成する。
る。２層配線構造を製造するまでの工程は、図２〜図６
に示した工程と同じである。次いで、図８（ａ）および
（ｂ）に図８（ｃ）のＨ−Ｈ線、Ｉ−Ｉ線の各断面図を
示すように、第２アルミニウム配線７のパターニング
後、図４で説明したのと同様な工程を用い、格子状ＣＶ
Ｄ酸化膜５″、第２格子状ＣＶＤ酸化膜９″、とオンラ
インでかつ平坦化され凹部がシリカ塗布膜１７で埋めら
れた第３の格子状ＣＶＤ酸化膜１６″を形成し、さらに
シリコン窒化膜１８、第３アルミニウム配線層を成長し
た後、フォトリソグラフィ技術、エッチング技術を用
い、第３アルミニウム配線層、シリコン窒化膜１８のパ
ターニングを行い、第１アルミニウム配線３と同一線上
に同一ピッチで第３アルミニウム配線１４を形成する。
【００２４】その後、図６の工程と同様な工程を用い、
上方から酸化膜の異方性エッチングにより第３アルミニ
ウム配線１４、第２アルミニウム配線７、第１アルミニ
ウム配線３下のみに酸化膜を残し、短時間の等方性ウェ
ットエッチングによりエッチングレートの速いシリカ塗
布膜のみをエッチングし、図９（ａ），（ｂ），（ｃ）
にそれぞれ図１０のＪ−Ｊ線、Ｋ−Ｋ線、Ｌ−Ｌ線の各
断面図を示すように、第１アルミニウム配線３、第２ア
ルミニウム配線７に加えて第１アルミニウム配線３上で
第１柱状絶縁膜４と同位置に形成された第３の柱状ＣＶ
Ｄ酸化膜１６、シリコン窒化膜１８、第２の柱状ＣＶＤ
酸化膜９、シリコン窒化膜１０からなる第３の柱状絶縁
膜１５上に第３アルミニウム配線１４が形成される。
上方から酸化膜の異方性エッチングにより第３アルミニ
ウム配線１４、第２アルミニウム配線７、第１アルミニ
ウム配線３下のみに酸化膜を残し、短時間の等方性ウェ
ットエッチングによりエッチングレートの速いシリカ塗
布膜のみをエッチングし、図９（ａ），（ｂ），（ｃ）
にそれぞれ図１０のＪ−Ｊ線、Ｋ−Ｋ線、Ｌ−Ｌ線の各
断面図を示すように、第１アルミニウム配線３、第２ア
ルミニウム配線７に加えて第１アルミニウム配線３上で
第１柱状絶縁膜４と同位置に形成された第３の柱状ＣＶ
Ｄ酸化膜１６、シリコン窒化膜１８、第２の柱状ＣＶＤ
酸化膜９、シリコン窒化膜１０からなる第３の柱状絶縁
膜１５上に第３アルミニウム配線１４が形成される。
【００２５】ここで第３アルミニウム配線１４の下に第
１アルミニウム配線３が存在しない場合は、シリコン基
板１上のシリコン窒化膜２の上に等ピッチで形成された
柱状ＣＶＤ酸化膜５、シリコン窒化膜６、第２の柱状Ｃ
ＶＤ酸化膜９、シリコン窒化膜１０、第３の柱状ＣＶＤ
酸化膜１６、シリコン窒化膜１８からなる第３柱状絶縁
膜１５上に第３アルミニウム配線１４が形成される。な
お、４層配線以上でも同様の工程によりエアーブリッジ
構造の多層配線が製造できる。
１アルミニウム配線３が存在しない場合は、シリコン基
板１上のシリコン窒化膜２の上に等ピッチで形成された
柱状ＣＶＤ酸化膜５、シリコン窒化膜６、第２の柱状Ｃ
ＶＤ酸化膜９、シリコン窒化膜１０、第３の柱状ＣＶＤ
酸化膜１６、シリコン窒化膜１８からなる第３柱状絶縁
膜１５上に第３アルミニウム配線１４が形成される。な
お、４層配線以上でも同様の工程によりエアーブリッジ
構造の多層配線が製造できる。
【００２６】
【発明の効果】以上説明したように本発明は、第１層配
線を基板上に等ピッチで形成した第１の柱状絶縁膜上に
形成し、さらに第２層配線を基板上で第１層配線の形成
されていない領域に形成された第１の柱状絶縁膜よりも
高い第２の柱状絶縁膜上に形成することにより、太幅の
配線部及びコンタクト部、スルーホール部を除き、第１
層配線、第２層配線ともにそれぞれの独立に基板と柱状
絶縁膜のみで接続されており、第１層配線と第２層配線
の間にも絶縁膜は形成されずエアーブリッジ構造とな
り、配線容量が大幅に低減できる。また、配線は等ピッ
チの柱状絶縁膜で支えられているため十分な強度を持っ
ており、従来構造のように上層配線が単独で長く配線さ
れた場合に、配線剥がれや浮き等は起きず段差も生じる
ことはない。或いは、下層配線が太幅の場合でも従来例
の様に層間膜が交差部全体に形成されることはなく容量
をより小さくすることができる。さらに、配線容量を大
幅に低減する必要がない場合には、配線容量をある程度
低減させながらも、基板と第１層配線との間隔、基板と
第２層配線との間隔、第１層配線と第２層配線との間隔
をそれぞれ小さくすることができるため、層間絶縁膜の
形成時の平坦化が容易になり、かつコンタクトホールや
スルーホールのアスペクト比を小さくでき、これらのホ
ールの配線ステップカバレッジをホール内金属埋込等の
特別な技術を使用する事なく大幅に改善できる。
線を基板上に等ピッチで形成した第１の柱状絶縁膜上に
形成し、さらに第２層配線を基板上で第１層配線の形成
されていない領域に形成された第１の柱状絶縁膜よりも
高い第２の柱状絶縁膜上に形成することにより、太幅の
配線部及びコンタクト部、スルーホール部を除き、第１
層配線、第２層配線ともにそれぞれの独立に基板と柱状
絶縁膜のみで接続されており、第１層配線と第２層配線
の間にも絶縁膜は形成されずエアーブリッジ構造とな
り、配線容量が大幅に低減できる。また、配線は等ピッ
チの柱状絶縁膜で支えられているため十分な強度を持っ
ており、従来構造のように上層配線が単独で長く配線さ
れた場合に、配線剥がれや浮き等は起きず段差も生じる
ことはない。或いは、下層配線が太幅の場合でも従来例
の様に層間膜が交差部全体に形成されることはなく容量
をより小さくすることができる。さらに、配線容量を大
幅に低減する必要がない場合には、配線容量をある程度
低減させながらも、基板と第１層配線との間隔、基板と
第２層配線との間隔、第１層配線と第２層配線との間隔
をそれぞれ小さくすることができるため、層間絶縁膜の
形成時の平坦化が容易になり、かつコンタクトホールや
スルーホールのアスペクト比を小さくでき、これらのホ
ールの配線ステップカバレッジをホール内金属埋込等の
特別な技術を使用する事なく大幅に改善できる。
【００２７】また、本発明の製造方法では、格子状マス
クを使用して絶縁膜をパターニングし、その上に配線を
形成した後にその絶縁膜をエッチングすることで柱状絶
縁膜を形成することができるため、マスクの共用化が可
能であり、かつ製造が簡略化できる。また、柱状絶縁膜
となるＣＶＤ酸化膜等の絶縁膜で形成された格子状パタ
ーンは、格子間に同一形状の開口が存在されることにな
るため、この開口を埋める塗布膜がウェハ全面に均一の
膜厚で形成でき、塗布膜特有の膜厚のパターン依存性が
出ない等の結果を有する。
クを使用して絶縁膜をパターニングし、その上に配線を
形成した後にその絶縁膜をエッチングすることで柱状絶
縁膜を形成することができるため、マスクの共用化が可
能であり、かつ製造が簡略化できる。また、柱状絶縁膜
となるＣＶＤ酸化膜等の絶縁膜で形成された格子状パタ
ーンは、格子間に同一形状の開口が存在されることにな
るため、この開口を埋める塗布膜がウェハ全面に均一の
膜厚で形成でき、塗布膜特有の膜厚のパターン依存性が
出ない等の結果を有する。
【図１】本発明の第１実施例を概念的に示す斜視図であ
る。
る。
【図２】図１の構造を製造する方法を工程順に示す図の
その１である。
その１である。
【図３】図１の構造を製造する方法を工程順に示す図の
その２である。
その２である。
【図４】図１の構造を製造する方法を工程順に示す図の
その３である。
その３である。
【図５】図１の構造を製造する方法を工程順に示す図の
その４である。
その４である。
【図６】図１の構造を製造する方法を工程順に示す図の
その５である。
その５である。
【図７】本発明の第２実施例を概念的に示す斜視図であ
る。
る。
【図８】図７の構造を製造する方法を工程順に示す図の
その１である。
その１である。
【図９】図７の構造を製造する方法を工程順に示す図の
その２である。
その２である。
【図１０】図７の構造を製造する方法を工程順に示す図
のその３である。
のその３である。
【図１１】従来の配線構造の一例を概念的に示す斜視図
である。
である。
【図１２】図１１の配線構造の製造方法を工程順に示す
図である。
図である。
１ シリコン基板 ３ 第１アルミニウム配線 ４ 第１柱状絶縁膜 ７ 第２アルミニウム配線 ８ 第２柱状絶縁膜 １３ 空洞 １４ 第３アルミニウム配線 １５ 第３柱状絶縁膜
Claims (5)
- 【請求項１】 半導体基板上に形成された第１の柱状絶
縁膜で支えられる第１層配線と、前記半導体基板上に形
成された第２の柱状絶縁膜で支えられる第２層配線とを
備え、前記第２の柱状絶縁膜の高さを前記第１の柱状絶
縁膜の高さよりも高く設定し、前記第１層配線と半導体
基板との間、第２層配線と半導体基板の間、第１層配線
と第２層配線との間にそれぞれ空洞が存在することを特
徴とする半導体集積回路装置。 - 【請求項２】 第１の柱状絶縁膜は第１層配線の延設方
向に沿って等間隔で配設され、第２の柱状絶縁膜は第２
層配線の延設方向に沿って等間隔で配設されてなる請求
項１の半導体集積回路装置。 - 【請求項３】 第１層配線の上に順次形成された第Ｎ
（Ｎは３以上の奇数）の柱状絶縁膜で支えられる第Ｎ層
配線と、第２配線の上に順次形成された第Ｎ＋１の柱状
絶縁膜で支えられる第Ｎ＋１層配線とを備える請求項１
の半導体集積回路装置。 - 【請求項４】 半導体基板上に第１の絶縁膜を格子状に
形成する工程と、この第１の絶縁膜の格子ピッチと半ピ
ッチずれた位置に第１層配線を形成する工程と、第１層
配線をマスクにして第１の絶縁膜をエッチングする工程
と、その上に第２の絶縁膜を前記第１の絶縁膜と同じ格
子状に形成する工程と、この第２の絶縁膜の格子ピッチ
と半ピッチずれた位置で第１層配線と交差する方向に第
２層配線を形成する工程と、第２層配線をマスクにして
第２の絶縁膜をエッチングする工程とを含むことを特徴
とする半導体集積回路装置の製造方法。 - 【請求項５】 半導体基板上に第１の絶縁膜を格子状に
形成する工程と、この第１の絶縁膜の格子ピッチと半ピ
ッチずれた位置に第１層配線を形成する工程と、第１層
配線をマスクにして第１の絶縁膜をエッチングする工程
と、その上に第２の絶縁膜を前記第１の絶縁膜と同じ格
子状に形成する工程と、この第２の絶縁膜の格子ピッチ
と半ピッチずれた位置で第１層配線と交差する方向に第
２層配線を形成する工程と、第２層配線をマスクにして
第２の絶縁膜をエッチングする工程と、その上に第Ｎ
（Ｎは３以上の奇数）の絶縁膜を前記第１の絶縁膜と同
じ格子状に形成する工程と、この第Ｎの絶縁膜上に第１
層配線と同じ位置に第Ｎ層配線を形成する工程と、第Ｎ
層配線をマスクにして第Ｎの絶縁膜をエッチングする工
程と、その上に第Ｎ＋１の絶縁膜を前記第１の絶縁膜と
同じ格子状に形成する工程と、この第Ｎ＋１の絶縁膜上
に第２層配線と同じ位置に第Ｎ＋１層配線を形成する工
程と、第Ｎ＋１層配線をマスクにして第Ｎ＋１の絶縁膜
をエッチングする工程とを含むことを特徴とする半導体
集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348274A JP2705556B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5348274A JP2705556B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193125A true JPH07193125A (ja) | 1995-07-28 |
| JP2705556B2 JP2705556B2 (ja) | 1998-01-28 |
Family
ID=18395937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5348274A Expired - Fee Related JP2705556B2 (ja) | 1993-12-24 | 1993-12-24 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705556B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110745A (ja) * | 1999-10-13 | 2001-04-20 | Applied Materials Inc | 半導体集積回路を製造する方法 |
| US6710449B2 (en) | 2001-09-07 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Interconnection structure and method for designing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424845U (ja) * | 1987-08-04 | 1989-02-10 | ||
| JPH04171845A (ja) * | 1990-11-05 | 1992-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造およびその製法 |
| JPH05235183A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | 半導体装置 |
-
1993
- 1993-12-24 JP JP5348274A patent/JP2705556B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424845U (ja) * | 1987-08-04 | 1989-02-10 | ||
| JPH04171845A (ja) * | 1990-11-05 | 1992-06-19 | Nippon Telegr & Teleph Corp <Ntt> | 配線構造およびその製法 |
| JPH05235183A (ja) * | 1992-02-21 | 1993-09-10 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110745A (ja) * | 1999-10-13 | 2001-04-20 | Applied Materials Inc | 半導体集積回路を製造する方法 |
| US6710449B2 (en) | 2001-09-07 | 2004-03-23 | Matsushita Electric Industrial Co., Ltd. | Interconnection structure and method for designing the same |
| US6943129B2 (en) | 2001-09-07 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Interconnection structure and method for designing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2705556B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4576900A (en) | Integrated circuit multilevel interconnect system and method | |
| JP3111977B2 (ja) | 半導体装置の製造方法 | |
| JPH0774175A (ja) | 半導体装置及びその製造方法 | |
| JP2705556B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| US6555462B2 (en) | Semiconductor device having stress reducing laminate and method for manufacturing the same | |
| JPH0927491A (ja) | 半導体装置 | |
| JPH0228923A (ja) | 半導体装置の製造方法 | |
| JPH0530068B2 (ja) | ||
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPH01144656A (ja) | 多層配線構造およびその製造方法 | |
| JP4354676B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPH0621240A (ja) | 半導体装置の配線接続構造及びその製造方法 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH07161720A (ja) | 半導体装置及びその製造方法 | |
| JP3088347B2 (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH02238629A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPH02137328A (ja) | 多層配線形成方法 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPH0624196B2 (ja) | 半導体装置の製造方法 | |
| JPH04287327A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970506 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970909 |
|
| LAPS | Cancellation because of no payment of annual fees |