JPH0624196B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線の
上層配線と下層配線間を互いに接続するスル・ホールの
形成方法に関する。

〔従来の技術〕

一般に、スル・ホールの形成は良好なカバレージ特性が
得られるように下部から上部に向って大きく開口してい
ることが必要である。この形状のスル・ホールを得るに
は従来２つの方法がある。その一つは層間絶縁膜を等方
性のエッチング技術を用いて直接開口する方法であり、
他の一つはホト・リソグラフィー工程と層間絶縁膜のエ
ッチング工程を複数回繰返し行い段階的に開口部を広げ
る方法である。

第２図(a)〜(b)および第３図(a)〜(f)はそれぞれ従来の
スル・ホール形成方法を説明するための工程順序図で、
上記２つの方法にそれぞれ対応させたものである。まず
最初の等方性エッチング法について説明すれば、第２図
(a)に示す如く半導体基板１上には下層配線２がまず形
成されついで主にシリコン酸化物から成る層間絶縁膜３
および平坦化膜４がそれぞれ形成される。この平坦化膜
４は主としてシリカ塗布膜からなり熱処理により層間絶
縁膜３の段差をなだらかにするように作用する。ついで
第２図(b)のようにフッ酸を主体とする液によるエッチ
ングがホトレジスト膜８をマスクとして行なわれ層間絶
縁膜３の上部が等方的にエッチング除去される。このあ
と直ちにホトレジスト膜８をマスクとするリアクティブ
イオンエッチングを行なえば第２図(c)に示す如き下部
から上方に向かって大きく開口されたスル・ホールが開
孔される。従つてこれに上層配線６を被着せしめれば第
２図(d)の構造配線を備えた半導体装置を得ることがで
きる。

また、段階的に開口部を拡げる方法によるときは、上述
の方法と同様に下層配線２、層間絶縁膜３および平坦化
膜（シリカ）４が半導体基板上にまず形成される。〔第
３図(a)〕。ついで第３図(b)に示すようにホトレジト膜
８をマスクとして所望よりも大きな径の開口部が層間絶
縁膜３の上部に形成される。この開口部の形成にはリア
クティブ・イオンエッチが用いられ平坦化膜４にサイド
エッチが発生しないよう配慮される。ここでホトレジス
ト膜８は除去され、再度ホト・リソグラフィーを行ない
新らしく付け直したホトレジスト膜８′をマスクとして
第３図(C)の如くスル・ホールが開口される。従って最
後に上層配線６をこのスル・ホール開口部上に形成すれ
ば第３図(d)の配線構造が得られる。

〔発明が解決しようとする問題点〕

しかしながら、第１の等方性エッチング技術を用いた形
成方法ではフッ酸によるエッチング速度が層間絶縁膜３
に比較して、平坦化膜４の方が数倍も大きいので上層の
平坦化膜４は所望のものより大きく広がった形状でエッ
チングされる。すなわちサイドエッチングされ往々にし
て段部まで除去される事故が生じ、上層配線６の段差切
れまたは配線間の短絡などの不良障害をひきおこすよう
になる。また、第２の段階的に開口部を広げる方法によ
ると、この方法では複数回のホトレジスト工程が行なわ
れるのでホト・マスクの目合せズレが生じ易く開口部分
と開口上部の段部同志のズレが製造上避けることができ
ない問題として発生する。このようなズレが製造段階で
生じるとスル・ホール段部に上層配線６の被覆が困難な
箇所ができるので往々にして導通不良事故を発生させる
ことが多い。

第４図および第５図はそれぞれ従来のスル・ホール形成
方法により発生する不良形状の模形図で、以上の説明を
図を用いてより明確化したものである。従来、これらの
問題点は設計上の余裕度を大きくすることによって不良
の発生を最小限に抑えているのが現状であるが、最近急
速に進展しつつある素子の微細化動向に対しては重大な
障害となる。

本発明の目的は、上記の情況に鑑み、開口部にエッチン
グ・ズレを生じることなきスル・ホールの形成工程を備
えた半導体装置の製造方法を提供することである。

〔問題点を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板上に下層
配線を形成する工程と、前記下層配線上に層間絶縁膜お
よび平坦化膜をそれぞれ形成する工程と、前記平坦化膜
上にポリマ膜および絶縁膜の積層膜を形成する工程と、
前記絶縁膜を選択的に開口するパターニング工程と、前
記絶縁膜の開口パターンを介し前記ポリマ膜を選択的に
開口する酸素ガス・プラズマ・エッチング工程と、前記
絶縁膜およびポリマ膜の積層開口パターンを介し前記平
坦化膜および層間絶縁膜の積層膜を前記絶縁膜の除去と
並行して下層配線表面に達する深さまで開口する異方性
エッチング工程とを含むスル・ホール形成工程を備えて
構成される。

〔実施例〕

以下図面を参照して本発明を詳細に説明する。

第１図(a)〜(f)は本発明の一実施例を示す工程順序図で
ある。まず、第１図(a)に示すように半導体基板１の表
面に下層配線２を形成しこの上に層間絶縁膜３，平坦膜
４、耐ドライエッチ性のポリマ膜５および絶縁膜７の順
次被着せしめる。この際、絶縁膜７にはリアクテブ・イ
オンエッチングによるエッチング速度が層間絶縁膜３と
同程度のものを用い、また膜厚をこの層間絶縁膜３の約
半分程度に設定しておく。れたらはプラズマＣＶＤ法ま
たは、スパッタリング法などの通常の手段を用いれば容
易に成長せしめ得る。ついで第１図(b)に示すようにホ
ト・リソグラフィー技術を用いて最上層の絶縁膜７のみ
を開孔する。ここでホトレジスト８を除去し、酸素ガス
プラズマ技術を用いて第１図(c)のようにポリマ膜５の
サイドエッチを行ない、更に第１図(d)に示すようにリ
アクティブ・イオンエッチ法によって絶縁膜７の除去
と、層間絶縁膜３の開孔を同時に行なう。この場合絶縁
膜７が全て除去された後も引き続きリアクティブ・イオ
ンエッチングを行えば第１図(e)の如く階段状にエッチ
ングされる。すなわち、下層配線２上には下層配線２に
達するまで開孔され、また周辺部も同時に階段状に上方
に開いた開孔部が形成されるので、ポリマ膜５を除去し
てから上層配線６を形成すれば、第１図(f)に示す如き
構造の理想的スル・ホールを備える半導体装置を得るこ
とができる。

〔発明の効果〕

以上詳細に説明したように、本発明によればスル・ホー
ルの開孔の際にエッチング手段として異方性エッチング
技術（リアクティブ・プラズマ・エッチング技術）のみ
を使用し、且つ唯１回のホト・リソグラフィー手法によ
って所望の下部から上部に段階的に拡がる断面形状を達
成し得るので、層間絶縁膜をフッ酸で等方性エッチング
する際発生する平坦化膜のサイドエッチング現象または
複数回のホト・リソグラフィー工程を用いて段階的にス
ル・ホールの開孔を行う際発生する目合せズレを回避す
ることが可能である。従って、上層配線の段切れ、短絡
または断線などの不良を生じることがないので大きなマ
スク設計マージンは全く不要となり、半導体素子の微細
化をきわめて生産効率よく容易に達成せしめ得る。

【図面の簡単な説明】

第１図(a)〜(f)は本発明の一実施例を示す工程順序図、
第２図(a)〜(d)および第３図(a)〜(d)はそれぞれ従来の
スル・ホール形成方法を説明するための工程順序図、第
４図および第５図はそれぞれ従来のスル・ホール形成方
法により発生する不良形状の模形図である。 １……半導体基板、２……下層配線、３……層間絶縁
膜、４……平坦化膜（シリカ）、５……ポリマ膜、６…
…上層配線、７……絶縁膜、８，８′……ホト・レジス
ト膜。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板上に下層配線を形成する工程
   と、前記下層配線上に層間絶縁膜および平坦化膜をそれ
   ぞれ形成する工程と、前記平坦化膜上にポリマ膜および
   絶縁膜の積層膜を形成する工程と、前記絶縁膜を選択的
   に開口するパターニング工程と、前記絶縁膜の開口パタ
   ーンを介し前記ポリマ膜を選択的に開口する酸素ガス・
   プラズマ・エッチング工程と、前記絶縁膜およびポリマ
   膜の積層開口パターンを介し前記平坦化膜および層間絶
   縁膜の積層膜を前記絶縁膜の除去と並行して下層配線表
   面に達する深さまで開口する異方性エッチング工程とを
   含むスル・ホール形成工程を備えることを特徴とする半
   導体装置の製造方法。