JPH01174123A - A/dコンバータにおける入出力特性自動調整方法 - Google Patents

A/dコンバータにおける入出力特性自動調整方法

Info

Publication number
JPH01174123A
JPH01174123A JP33243087A JP33243087A JPH01174123A JP H01174123 A JPH01174123 A JP H01174123A JP 33243087 A JP33243087 A JP 33243087A JP 33243087 A JP33243087 A JP 33243087A JP H01174123 A JPH01174123 A JP H01174123A
Authority
JP
Japan
Prior art keywords
converter
output data
output
data
analog input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33243087A
Other languages
English (en)
Other versions
JP2566262B2 (ja
Inventor
Koichi Endo
浩一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpine Electronics Inc
Original Assignee
Alpine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpine Electronics Inc filed Critical Alpine Electronics Inc
Priority to JP62332430A priority Critical patent/JP2566262B2/ja
Publication of JPH01174123A publication Critical patent/JPH01174123A/ja
Application granted granted Critical
Publication of JP2566262B2 publication Critical patent/JP2566262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、DAT(ディジタル・オーディオ・テープ
レコーダ)等のディジタルオーディオ機器に適用される
A/Dコンバータに係り、特に、波形クリップが生じな
いように、その入出力特性を自動的に調整することがで
きる入出力特性自動調整方法に関する。
「従来の技術」 従来、DATにおけるアナログ入力系回路は、第2図に
示すように溝成されていた。この図において、外部装置
(CDプレーヤー等)から入力端子Tinに供給された
アナログ入力信号は、操作パネル面に設けられたレベル
調整器(録音レベル調整用ボリューム)lで減衰された
上で、A/Dコンバータ2へ供給され、このA/Dコン
バータ2によって16ビツトのディジタル出力データに
変換された後、ディジタル録音系回路3へ供給される。
上記レベル調整器lの出力は、操作パネル面に設けられ
たディジタル表示式のレベルメータ4にも供給されてお
り、このレベルメータ4によってA/Dコンバータ2へ
の入力レベル(録音レベル)が表示されるようになって
いる。ここで、レベルメータ4の表示がOdBを示して
いる場合、録音レベルが最上限であること、すなわち、
アナログ入力信号がA/Dコンバータ2の人力レンジの
上限値に達していることが示され、この場合A/Dコン
バータ2の出力データの16ビツト全てが有効となるフ
ルビットとなっている。
「発明が解決しようとする問題点」 ところで、上述したDATにおいて、例えばCDプレー
ヤーから出力される音楽ソースを録音する場合、実際の
録音に先だって、録音すべき音楽ソースの最もレベルが
高いと思われる部分を選択し、その部分のアナログ信号
を入力端子Tinへ人力した状態で、レベル調整器lを
手動調整して録音レベルの設定を行なう。この場合、ダ
イナミックレンジを有効に活用するためには、レベルメ
ータ4の表示が閃からOdBまでフルスケールにわたっ
て振れるように調整しなければならない。しかし、レベ
ルメータ4の表示がOdBを越えるこ−とがあってはな
らない。なぜなら、録音レベルがA/Dコンバータ2の
人力レンジの上限を越えると、A/Dコンバータ2の出
力データがフルビットとなり、その出力データは、元の
アナログ入力信号波形の頂部が切り取られた歪んだ波形
に対応したデータとなり、いわゆる波形クリップが生じ
てしまうためである。このような波形クリップを防ぐた
めには、録音レベルを細心の注意を払って調整しなけれ
ばならず、極めて煩雑な操作が要求されるという問題が
あった。
そこで、図に点線で示すように、A/Dコンバータ2と
ディジタル録音系回路3との間に、DSP(ディジタル
信号処理用プロセッサ)を設け、このDSPが、A/D
コンバータ2の出力データを常時監視し、その出力デー
タがフルビットとなって、波形クリップが生じた時点で
レベル調整器lの減衰量を増加させるようにしたものが
提案されている。しかしながら、波形クリップが生じて
から、実際にレベル調整器lの減衰量が増加するまでの
応答時間が少なからず存在するので、瞬間的な波形クリ
ップについては防ぎ得ないという問題があった。
この発明は上述した事情に鑑みてなされたもので、過大
なアナログ入力信号によって生じる波形クリップを防止
することができるのは勿論のこと、瞬間的な波形クリッ
プをも防止することができるA/Dコンバータにおける
入出力特性自動調整方法を提供することを目的としてい
る。
「問題点を解決するための手段」 この発明は、アナログ入力信号をディジタルデータに変
換するとともに人力レンジが任意に設定可能なA/Dコ
ンバータにおいて、前記A/Dコンバータの変換動作中
に該A/Dコンバータから順次出力される出力データを
サンプルデータとして取り込み、これら取り込んだ所定
数のサンプルデータに基づいて、前記アナログ入力信号
の単位時間当たりの変化量を算出し、前記出力データが
一定値を越えた時点で、前記変化量に基づいて、一定期
間内に前記出力データの全ビットが有効となるか否かを
予測し、この予測結果に基づいて、前記A/Dコンバー
タの入力レンジを調整することを特徴としている。
「作用」 上述した方法によれば、A/Dコンバータの出力データ
が一定値を越えた時点で、その時点から一定期間経過し
た後に、出力データの全ビットが有効となり波形クリッ
プが生じるか否かが予測され、この予測結果に基づいて
A/Dコンバータの入力レンジが調整されるので、波形
クリップに対して事前に対処することができる。
「実施例」 以下、図面を参照し、この発明の実施例について説明す
る。
第1図はこの発明の一実施例の構成を示すブロック図で
ある。この図において、入力端子TinにはCDプレー
ヤーから音楽ソースが供給される。5は入力端子Tin
から直接供給されるアナログ入力端子信号Vinを16
ビツト(DBl、〜DBo)のディジタル出力データに
順次変換する逐次比較型A/Dコンバータであり、アナ
ログ入力電圧VinとD/Aコンバータ8の出力電圧v
rとを比較するアナログコンパレータ6と、このアナロ
グコンパレータ6の出力に基づいて出力データの各ビッ
トDB15〜D B oを順次決定する逐次比較ロジッ
ク7と、この逐次比較ロジック7から出力される出力デ
ータの各ビットD B 1s〜DB、の重みに対応した
出力電圧Vrを発生するD/Aコンバータ8とから構成
されている。そして、このA/Dコンバータ5は、内部
のD/Aコンバータ8に入力される基′Q、電圧V r
efに応じてアナログ入力電圧レンジが設定されるよう
になっており、この入力端子レンジの上限値に対応した
アナログ入力電圧Vinが入力されると、その出力デー
タはフルビットとなり、各ビットDB、、−DB、は全
て“l”となる。
上述したA/Dコンバータ5から順次出力される!6ビ
ツトの出力データは、DSPIOを介して、デジタル録
音系回路3へ供給され、データ変調回路13、記録アン
プ14および磁気ヘッド15を介して、DAT用の磁気
テープに磁気記録される。
16は基準電圧設定回路であり、DSP 10から供給
される8ビツトのレンジ設定データDrに基づいて、A
/Dコンバータ5へ供給する基準電圧V rerを25
6(=2’)段階に切り換える。また、18は自動設定
ボタンであり、DSP 10に対して後述する自動設定
処理の開始を指示するためのものである。
また、上記DSP 10は、ディジタル信号処理のアル
ゴリズムを高速に実行するlチップ・マイクロコンピュ
ータであり、その内蔵メモリには、A/Dコンバータ5
の出力データに基づいて、次のような自動設定処理と自
動調整処理を実行するためのプログラムが予め記憶され
ている。
〔自動設定処理〕
■自動設定ボタン!8が押された時点で、A/Dコンバ
ータ5の入力電圧レンジを規定値とするために、基準電
圧設定回路16へ所定の基準電圧設定データDrを出力
する。この場合、規定値は、音楽ソースとして最もレベ
ルの高いCDプレーヤーから出力されるアナログ信号の
上限値(規格により、2V rmsと定められている)
に対応した値と−する。
■一定期間内に、A/Dコンバータ5から順次出力され
るデータをサンプルデータとして所定数取り込み、これ
ら取り込んだ所定数のサンプルデータの中から最大値を
求める。
■上記■で求めた最大値と、上記■で設定した入力電圧
レンジの規定値とから、残り何ビットの余裕があるのか
判断し、これにより、新たに設定すべき入力電圧レンジ
を算出する。例えば、サンプルデータの最大値が、13
ビツトフルであったとしたら、残り3ビツトの余裕があ
ることになり、上記の規定値に、3ビツト分の値を加算
した値が新たな入力電圧レンジとなる。
■新たな入力レンジをA/Dコンバータ5に設定するた
めに、基準電圧設定回路16へ所要の基準電圧設定デー
タD「を出力する。
〔自動調整処理〕
■A/Dコンバータ5が変換動作を行って0る際ニ、こ
のA/Dコンバータ5から順次出力される出力データを
サンプルデータとして取り込み、これら取り込んだ所定
数のサンプルデータに基づいて、アナログ入力信号Vi
nの単位時間当たりの変化量、すなわち傾きを算出する
。この傾きの算出は、常時実行する。
■出力データが一定値を越えた時点、例えば、出力デー
タの各ビットDB1.〜DB、の14ビツトが全て1°
となった時点で、上記■で求めた傾きに基づいて、一定
期間内に、例えば、出力データのサンプリング回数が5
回以内に相当する期間内に、出力データの15ビットD
B、、〜D B oが全て“l“となるか否かを予測す
る。
■一定期間内に、出力データの15ビットDB2.〜D
 B oが全て“1”となり、波形クリップが予測され
る場合は、A/Dコンバータ5の入力電圧レンジを徐々
に大とするために、基準電圧設定回路!6へ所要の基準
電圧設定データDrを順次出力する。ただし、一定期間
内に、波形クリップが予測されない場合は、入力電圧レ
ンジの調整は実行しない。
次に、上述した一実施例において、CDプレーヤーから
出力される音楽ソースを録音する場合、実際の録音に先
だって、録音すべき音楽ソースの最もレベルが高いと思
われる部分を選択し、その部分のアナログ信号を入力端
子Tinへ入力し、自動設定ボタン1Bを押す。すると
、DSP 10は、上述した自動設定処理の各ステップ
■〜■の手順で、供給されたアナログ入力端子Vinに
対応した値の入力電圧レンジをA/Dコンバータ5に設
定する。これにより、実際の録音に先だって、録音すべ
きアナログ入力信号の最もレベルが高いと思われる部分
を入力するだけで、A/Dコンバータ5の入出力特性が
、波形クリップが生じないように自動的に設定され、こ
の結果、従来、波形クリップを防ぐために必要であった
アナログ入力信号のレベル調整が一切不要となる。
次に、CDプレーヤーから、実際に録音すべき音楽ソー
スのアナログ信号を入力端子Tinへ人力する。すると
、DSP I Oは、上述した自動調整処理の各ステッ
プ■〜■の手順で、波形り・リップの生じる恐れがある
か否かを予測しつつ、適宜A/ D :] :/バータ
5の入力電圧レンジを調整する。
すなわち、A/Dコンバータ5の出力データが一定値(
14ビツトフル)を越えた時点で、その時点から一定期
間(サンプリング回数5回以内)経過した後に、波形ク
リップが生じるか否かを予測し、波形クリップが予測さ
れると判断した場合は、A/Dコンバータ5の入力端子
レンジを徐々に大とするために、基早電圧設定回路16
へ所要の基準電圧設定データDrを順次出力する。これ
により、波形クリップに対して事前に対処することがで
き、第2図に示す従来の構成において防ぎ得なかった、
瞬間的な波形クリップも防止することができる。
「発明の効果」 以上説明したように、A/Dコンバータの出力データが
一定値を越えた時点で、その時点から一定期間経過した
後に、出力データの全ビットが有効となり波形クリップ
が生じるか否かが予測され、この予測結果に基づいてA
/Dコンバータの入力レンジを調整するようにしたので
、波形クリップに対して事前に対処することができ、こ
れにより、従来の防ぎ得なかった、瞬間的な波形クリッ
プをも防止することができるという効果が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例の構成を示すブロック図、
第2図は従来のDATのアナログ入力系回路の構成を示
すブロック図である。 5・・・・・・逐次比較型A/Dコンバータ、10・・
・・・・DSP、16・・・・・・基L$電圧設定回路
。

Claims (1)

    【特許請求の範囲】
  1. アナログ入力信号をディジタルデータに変換するととも
    に入力レンジが任意に設定可能なA/Dコンバータにお
    いて、前記A/Dコンバータの変換動作中に該A/Dコ
    ンバータから順次出力される出力データをサンプルデー
    タとして取り込み、これら取り込んだ所定数のサンプル
    データに基づいて、前記アナログ入力信号の単位時間当
    たりの変化量を算出し、前記出力データが一定値を越え
    た時点で、前記変化量に基づいて、一定期間内に前記出
    力データの全ビットが有効となるか否かを予測し、この
    予測結果に基づいて、前記A/Dコンバータの入力レン
    ジを調整することを特徴とするA/Dコンバータにおけ
    る入出力特性自動調整方法。
JP62332430A 1987-12-28 1987-12-28 ディジタルオ−ディオ用a/dコンバ−タにおける波形クリップ防止方法 Expired - Fee Related JP2566262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62332430A JP2566262B2 (ja) 1987-12-28 1987-12-28 ディジタルオ−ディオ用a/dコンバ−タにおける波形クリップ防止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62332430A JP2566262B2 (ja) 1987-12-28 1987-12-28 ディジタルオ−ディオ用a/dコンバ−タにおける波形クリップ防止方法

Publications (2)

Publication Number Publication Date
JPH01174123A true JPH01174123A (ja) 1989-07-10
JP2566262B2 JP2566262B2 (ja) 1996-12-25

Family

ID=18254883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62332430A Expired - Fee Related JP2566262B2 (ja) 1987-12-28 1987-12-28 ディジタルオ−ディオ用a/dコンバ−タにおける波形クリップ防止方法

Country Status (1)

Country Link
JP (1) JP2566262B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016099288A (ja) * 2014-11-25 2016-05-30 日本電気株式会社 計測装置及び計測レンジ切換方法
US9876506B2 (en) 2014-06-26 2018-01-23 Nec Corporation Measuring device, measuring system, measuring method, and computer readable recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694515A (en) * 1979-12-19 1981-07-31 Cii Method of controlling gain of circuit for amplifying signal supplied from read head installed in relation with data carrier* and device for performing same method
JPS5767322A (en) * 1980-10-15 1982-04-23 Fujitsu Ltd Analogue-digital converting circuit provided with agc function
JPS5847327A (ja) * 1981-09-16 1983-03-19 Nippon Telegr & Teleph Corp <Ntt> アナログ−デイジタル変換器
JPS59187221U (ja) * 1982-10-26 1984-12-12 ヤマハ株式会社 デイスク再生装置における自動利得制御回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694515A (en) * 1979-12-19 1981-07-31 Cii Method of controlling gain of circuit for amplifying signal supplied from read head installed in relation with data carrier* and device for performing same method
JPS5767322A (en) * 1980-10-15 1982-04-23 Fujitsu Ltd Analogue-digital converting circuit provided with agc function
JPS5847327A (ja) * 1981-09-16 1983-03-19 Nippon Telegr & Teleph Corp <Ntt> アナログ−デイジタル変換器
JPS59187221U (ja) * 1982-10-26 1984-12-12 ヤマハ株式会社 デイスク再生装置における自動利得制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876506B2 (en) 2014-06-26 2018-01-23 Nec Corporation Measuring device, measuring system, measuring method, and computer readable recording medium
JP2016099288A (ja) * 2014-11-25 2016-05-30 日本電気株式会社 計測装置及び計測レンジ切換方法

Also Published As

Publication number Publication date
JP2566262B2 (ja) 1996-12-25

Similar Documents

Publication Publication Date Title
JPH0691394B2 (ja) 出力レベル制御装置
JPS6239746B2 (ja)
US4125865A (en) Recording system
US4276604A (en) Automatic attenuation circuit
JPH0666615B2 (ja) 自動利得制御方法
GB2111291A (en) Automatic bias current setting
JP2566262B2 (ja) ディジタルオ−ディオ用a/dコンバ−タにおける波形クリップ防止方法
JPH01174122A (ja) A/dコンバータにおける入出力特性自動設定方法
JPH07193446A (ja) 予測ゲイン自動切替回路
JPH01174121A (ja) A/dコンバータにおける入出力特性補正方法
JPH0514322Y2 (ja)
CA1120586A (en) Recording system
JP3247526B2 (ja) オーディオ信号のレベル調整装置
JP2755882B2 (ja) オートトラッキング装置
JP2962132B2 (ja) ディスク再生装置
JPH0993063A (ja) オートゲインコントロール回路
KR100575796B1 (ko) 이동 통신 단말기의 사운드 출력 앰프의 이득 제어 장치와방법
JPS6238340Y2 (ja)
JPH0772881A (ja) カラオケ装置
JP2001257548A (ja) 音量制御方法
JPS6231856B2 (ja)
JPH01251361A (ja) 電子機器
JPS63202110A (ja) Agc回路
JP2961210B2 (ja) 自動入力レベル調整装置
KR0174848B1 (ko) 디지털 신호 처리기를 이용한 노래 배우기 장치 및 그 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees