JPH10283090A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH10283090A JPH10283090A JP9088480A JP8848097A JPH10283090A JP H10283090 A JPH10283090 A JP H10283090A JP 9088480 A JP9088480 A JP 9088480A JP 8848097 A JP8848097 A JP 8848097A JP H10283090 A JPH10283090 A JP H10283090A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reference voltage
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 電源電圧の低下に伴い出力信号の電圧レベル
が低下して誤動作が発生することがあった。 【解決手段】 基準電圧を用いて所定動作を行う動作回
路と、基準電圧をマイクロコンピュータの外部から入力
するための基準電圧入力端子と、基準電圧入力端子から
入力された基準電圧を電源とし、マイクロコンピュータ
から外部に制御信号を出力するための出力回路とを具備
するマイクロコンピュータ。
が低下して誤動作が発生することがあった。 【解決手段】 基準電圧を用いて所定動作を行う動作回
路と、基準電圧をマイクロコンピュータの外部から入力
するための基準電圧入力端子と、基準電圧入力端子から
入力された基準電圧を電源とし、マイクロコンピュータ
から外部に制御信号を出力するための出力回路とを具備
するマイクロコンピュータ。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロコンピ
ュータとその周辺回路の信号レベルが異なる場合におい
ても周辺回路とのインターフェイスをとることができる
マイクロコンピュータに関するものである。
ュータとその周辺回路の信号レベルが異なる場合におい
ても周辺回路とのインターフェイスをとることができる
マイクロコンピュータに関するものである。
【０００２】
【従来の技術】近年、特に通信制御に使用される半導体
においては取り扱う信号のレベルが半導体の動作電圧レ
ベルと異なる場合があり、このような場合には動作上不
具合を生じる場合がある。
においては取り扱う信号のレベルが半導体の動作電圧レ
ベルと異なる場合があり、このような場合には動作上不
具合を生じる場合がある。
【０００３】図６は、従来のマイクロコンピュータに内
蔵された出力回路の構成を示すブロック図である。同図
において、１０はマイクロコンピュータ、１１は電源電
圧ＶＤＤ１が供給される電源端子、１２はマイクロコン
ピュータ１０のシリアル出力端子、１３は電源端子１１
から入力される電源電圧ＶＤＤ１を出力電圧ＶＤＤ２ま
で降圧する降圧回路、１４はＰチャネルのＭＯＳＦＥ
Ｔ、１５はＮチャネルＭＯＳＦＥＴをそれぞれ示してい
る。なお、ＰチャネルＭＯＳＦＥＴ１４、ＮチャネルＭ
ＯＳＦＥＴ１５のゲートには出力回路の前段の信号Ｓ１
が入力されている。また、シリアル出力端子１２からは
信号Ｔ１が出力される。
蔵された出力回路の構成を示すブロック図である。同図
において、１０はマイクロコンピュータ、１１は電源電
圧ＶＤＤ１が供給される電源端子、１２はマイクロコン
ピュータ１０のシリアル出力端子、１３は電源端子１１
から入力される電源電圧ＶＤＤ１を出力電圧ＶＤＤ２ま
で降圧する降圧回路、１４はＰチャネルのＭＯＳＦＥ
Ｔ、１５はＮチャネルＭＯＳＦＥＴをそれぞれ示してい
る。なお、ＰチャネルＭＯＳＦＥＴ１４、ＮチャネルＭ
ＯＳＦＥＴ１５のゲートには出力回路の前段の信号Ｓ１
が入力されている。また、シリアル出力端子１２からは
信号Ｔ１が出力される。
【０００４】次に動作について説明する。図７は図６の
各部の信号の状態を示す図である。同図においてＶＯＨ
はシリアル出力端子１２から出力される信号の「Ｈ」出
力の下限レベルを示す図である。すなわち、このＶＯＨ
は周辺回路の信号レベルの規格の「Ｈ」レベルの下限を
示している。
各部の信号の状態を示す図である。同図においてＶＯＨ
はシリアル出力端子１２から出力される信号の「Ｈ」出
力の下限レベルを示す図である。すなわち、このＶＯＨ
は周辺回路の信号レベルの規格の「Ｈ」レベルの下限を
示している。
【０００５】電源端子１１から入力されるＶＤＤ１はこ
のマイクロコンピュータ１０のＣＰＵ（図示せず）等に
電源を供給するとともに降圧回路１３に供給される。降
圧回路１３では電源電圧ＶＤＤ１が出力電圧ＶＤＤ２に
降圧されてＰチャネルＭＯＳＦＥＴ１４、ＮチャネルＭ
ＯＳＦＥＴ１５によって構成される出力段に電源として
供給される。従って、マイクロコンピュータ１０の内部
の回路は電源電圧ＶＤＤ１によって動作するが、シリア
ル出力端子１２から出力される信号のレベルは降圧回路
１３から出力される出力電圧ＶＤＤ２の電圧範囲のレベ
ルとなる。
のマイクロコンピュータ１０のＣＰＵ（図示せず）等に
電源を供給するとともに降圧回路１３に供給される。降
圧回路１３では電源電圧ＶＤＤ１が出力電圧ＶＤＤ２に
降圧されてＰチャネルＭＯＳＦＥＴ１４、ＮチャネルＭ
ＯＳＦＥＴ１５によって構成される出力段に電源として
供給される。従って、マイクロコンピュータ１０の内部
の回路は電源電圧ＶＤＤ１によって動作するが、シリア
ル出力端子１２から出力される信号のレベルは降圧回路
１３から出力される出力電圧ＶＤＤ２の電圧範囲のレベ
ルとなる。
【０００６】ところで、マイクロコンピュータ１０の負
荷の増大あるいはマイクロコンピュータ１０に供給する
電源側の容量不足等により図７に示すように電源電圧Ｖ
ＤＤ１が低下してくると電源電圧ＶＤＤ１はマイクロコ
ンピュータ１０を動作させるには充分ではあるが、電源
電圧ＶＤＤ１の低下により、降圧回路１３の出力電圧Ｖ
ＤＤ２が低下して、結果的にシリアル出力端子１２から
出力される信号レベルが低下することになる。この場合
に出力信号Ｔ１が周辺回路の「Ｈ」レベルの下限レベル
を下回ると周辺回路の動作が正常に実行されなくなると
いう問題があった。
荷の増大あるいはマイクロコンピュータ１０に供給する
電源側の容量不足等により図７に示すように電源電圧Ｖ
ＤＤ１が低下してくると電源電圧ＶＤＤ１はマイクロコ
ンピュータ１０を動作させるには充分ではあるが、電源
電圧ＶＤＤ１の低下により、降圧回路１３の出力電圧Ｖ
ＤＤ２が低下して、結果的にシリアル出力端子１２から
出力される信号レベルが低下することになる。この場合
に出力信号Ｔ１が周辺回路の「Ｈ」レベルの下限レベル
を下回ると周辺回路の動作が正常に実行されなくなると
いう問題があった。
【０００７】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のように構成されているので、マイクロコ
ンピュータに供給される電源電圧が低下すると周辺回路
に出力する信号のレベルが低下して周辺回路が正常に動
作しなくなるという課題があった。
ュータは以上のように構成されているので、マイクロコ
ンピュータに供給される電源電圧が低下すると周辺回路
に出力する信号のレベルが低下して周辺回路が正常に動
作しなくなるという課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、電源電圧が変動した場合であって
も出力信号の電圧レベルの低下に伴う誤動作を防止する
ことができるマイクロコンピュータを得ることを目的と
する。
めになされたもので、電源電圧が変動した場合であって
も出力信号の電圧レベルの低下に伴う誤動作を防止する
ことができるマイクロコンピュータを得ることを目的と
する。
【０００９】
【課題を解決するための手段】請求項１記載の発明に係
るマイクロコンピュータは、基準電圧をマイクロコンピ
ュータの外部から入力するための基準電圧入力端子と、
基準電圧入力端子から入力された基準電圧を電源とし、
マイクロコンピュータから外部に信号を出力するための
出力回路とを具備したものである。
るマイクロコンピュータは、基準電圧をマイクロコンピ
ュータの外部から入力するための基準電圧入力端子と、
基準電圧入力端子から入力された基準電圧を電源とし、
マイクロコンピュータから外部に信号を出力するための
出力回路とを具備したものである。
【００１０】請求項２記載の発明に係るマイクロコンピ
ュータは、基準入力端子から入力された基準電圧の電流
増幅を行い、電流増幅後の基準電圧を出力回路に電源と
して供給するボルテージフォロワ回路を有するものであ
る。
ュータは、基準入力端子から入力された基準電圧の電流
増幅を行い、電流増幅後の基準電圧を出力回路に電源と
して供給するボルテージフォロワ回路を有するものであ
る。
【００１１】請求項３記載の発明に係るマイクロコンピ
ュータは、出力回路が直列接続されたＰチャネル電界効
果トランジスタとＮチャネル電界効果トランジスタとに
よって構成したものである。
ュータは、出力回路が直列接続されたＰチャネル電界効
果トランジスタとＮチャネル電界効果トランジスタとに
よって構成したものである。
【００１２】請求項４記載の発明に係るマイクロコンピ
ュータは、動作回路はアナログ信号からディジタル信号
に変換するＡ／Ｄ変換器を含むように構成したものであ
る。
ュータは、動作回路はアナログ信号からディジタル信号
に変換するＡ／Ｄ変換器を含むように構成したものであ
る。
【００１３】請求項５記載の発明に係るマイクロコンピ
ュータは、Ａ／Ｄ変換器は、複数の抵抗体が直列に接続
されたラダー抵抗部であって、ラダー抵抗部の端部には
基準電圧が印加されるラダー抵抗部を有し、ラダー抵抗
部の直列接続された複数の抵抗体の各々の接続点のうち
の所定の１つの接続点がボルテージフォロワ回路の入力
に電気的に接続されるように構成したものである。
ュータは、Ａ／Ｄ変換器は、複数の抵抗体が直列に接続
されたラダー抵抗部であって、ラダー抵抗部の端部には
基準電圧が印加されるラダー抵抗部を有し、ラダー抵抗
部の直列接続された複数の抵抗体の各々の接続点のうち
の所定の１つの接続点がボルテージフォロワ回路の入力
に電気的に接続されるように構成したものである。
【００１４】請求項６記載の発明に係るマイクロコンピ
ュータは、Ａ／Ｄ変換器が、複数の抵抗体が直列に接続
されたラダー抵抗部であって、ラダー抵抗部の端部には
基準電圧が印加されるラダー抵抗部を有し、マイクロコ
ンピュータが、ラダー抵抗部の直列接続された複数の抵
抗体の各々の接続点のうちからソフトウエアの指定によ
り１つの接続点を選択してボルテージフォロワ回路の入
力に電気的に接続するスイッチを、さらに有するように
構成したものである。
ュータは、Ａ／Ｄ変換器が、複数の抵抗体が直列に接続
されたラダー抵抗部であって、ラダー抵抗部の端部には
基準電圧が印加されるラダー抵抗部を有し、マイクロコ
ンピュータが、ラダー抵抗部の直列接続された複数の抵
抗体の各々の接続点のうちからソフトウエアの指定によ
り１つの接続点を選択してボルテージフォロワ回路の入
力に電気的に接続するスイッチを、さらに有するように
構成したものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１のマイク
ロコンピュータの構成を示すブロック図である。図にお
いて、１００はマイクロコンピュータを示している。マ
イクロコンピュータ１００は、ＣＰＵ１１０と、パラレ
ル信号からシリアル信号に変換するシリアル・パラレル
変換器１２０と、シリアル・パラレル変換器１２０から
出力された信号を反転増幅する出力回路１３０と、Ａ／
Ｄ変換器（動作回路）１４０とを具備している。なお、
１０１は電源電圧ＶＤＤの入力端子、１０２は出力回路
１３０から出力される信号Ｔ１を外部に出力するための
シリアル出力端子、１０３はＡ／Ｄ変換器１４０へ供給
される基準電圧ＶＲＥＦを入力するための基準電圧入力
端子である。
説明する。 実施の形態１．図１はこの発明の実施の形態１のマイク
ロコンピュータの構成を示すブロック図である。図にお
いて、１００はマイクロコンピュータを示している。マ
イクロコンピュータ１００は、ＣＰＵ１１０と、パラレ
ル信号からシリアル信号に変換するシリアル・パラレル
変換器１２０と、シリアル・パラレル変換器１２０から
出力された信号を反転増幅する出力回路１３０と、Ａ／
Ｄ変換器（動作回路）１４０とを具備している。なお、
１０１は電源電圧ＶＤＤの入力端子、１０２は出力回路
１３０から出力される信号Ｔ１を外部に出力するための
シリアル出力端子、１０３はＡ／Ｄ変換器１４０へ供給
される基準電圧ＶＲＥＦを入力するための基準電圧入力
端子である。
【００１６】出力回路１３０は、ＰチャネルＭＯＳＦＥ
Ｔ（Ｐチャネル電界効果トランジスタ）１３１とＮチャ
ネルＭＯＳＦＥＴ（Ｎチャネル電界効果トランジスタ）
１３２とが直列に接続されて構成されている。それぞれ
のＭＯＳＦＥＴのゲートは共通接続され、シリアル・パ
ラレル変換器１２０からのシリアル信号Ｓ１が共通接続
されたゲートに供給されるように構成されている。
Ｔ（Ｐチャネル電界効果トランジスタ）１３１とＮチャ
ネルＭＯＳＦＥＴ（Ｎチャネル電界効果トランジスタ）
１３２とが直列に接続されて構成されている。それぞれ
のＭＯＳＦＥＴのゲートは共通接続され、シリアル・パ
ラレル変換器１２０からのシリアル信号Ｓ１が共通接続
されたゲートに供給されるように構成されている。
【００１７】次に動作について説明する。マイクロコン
ピュータ１００の入力端子１０１から入力された入力電
圧ＶＤＤはＣＰＵ１１０をはじめとするマイクロコンピ
ュータ１００の各部に電源として供給される。一方、Ａ
／Ｄ変換器１４０のための基準電圧ＶＲＥＦが基準電圧
入力端子１０３から入力されて、Ａ／Ｄ変換器１４０へ
基準電圧として供給されるとともに出力回路１３０に電
源として供給される。
ピュータ１００の入力端子１０１から入力された入力電
圧ＶＤＤはＣＰＵ１１０をはじめとするマイクロコンピ
ュータ１００の各部に電源として供給される。一方、Ａ
／Ｄ変換器１４０のための基準電圧ＶＲＥＦが基準電圧
入力端子１０３から入力されて、Ａ／Ｄ変換器１４０へ
基準電圧として供給されるとともに出力回路１３０に電
源として供給される。
【００１８】シリアル・パラレル変換器１２０からのシ
リアル信号Ｓ１が「Ｈ」になるとＰチャネルＭＯＳＦＥ
Ｔ１３１はオフになり、ＮチャネルＭＯＳＦＥＴ１３２
はオンになる。このため出力回路１３０の出力信号Ｔ１
は「Ｌ」になる。逆にシリアル信号Ｓ１が「Ｌ」になる
とＰチャネルＭＯＳＦＥＴ１３１はオンになり、Ｎチャ
ネルＭＯＳＦＥＴ１３２はオフになるので出力回路１３
０の出力信号Ｔ１は「Ｈ」になる。出力信号Ｔ１が
「Ｈ」になった場合には、ほぼ基準電圧ＶＲＥＦの電圧
レベルとなる。ところで、基準電圧入力端子１０３から
供給される基準電圧ＶＲＥＦは安定化された電圧であ
り、ＣＰＵ１１０に供給される電源電圧ＶＤＤとは別系
統であるので、マイクロコンピュータ１００の回路内部
の負荷の変動等に影響されることなく一定の電圧が供給
される。このため、基準電圧ＶＲＥＦを出力信号Ｔ１の
「Ｈ」レベルと等しくなるように設定すれば出力レベル
を一定に保つことができる。
リアル信号Ｓ１が「Ｈ」になるとＰチャネルＭＯＳＦＥ
Ｔ１３１はオフになり、ＮチャネルＭＯＳＦＥＴ１３２
はオンになる。このため出力回路１３０の出力信号Ｔ１
は「Ｌ」になる。逆にシリアル信号Ｓ１が「Ｌ」になる
とＰチャネルＭＯＳＦＥＴ１３１はオンになり、Ｎチャ
ネルＭＯＳＦＥＴ１３２はオフになるので出力回路１３
０の出力信号Ｔ１は「Ｈ」になる。出力信号Ｔ１が
「Ｈ」になった場合には、ほぼ基準電圧ＶＲＥＦの電圧
レベルとなる。ところで、基準電圧入力端子１０３から
供給される基準電圧ＶＲＥＦは安定化された電圧であ
り、ＣＰＵ１１０に供給される電源電圧ＶＤＤとは別系
統であるので、マイクロコンピュータ１００の回路内部
の負荷の変動等に影響されることなく一定の電圧が供給
される。このため、基準電圧ＶＲＥＦを出力信号Ｔ１の
「Ｈ」レベルと等しくなるように設定すれば出力レベル
を一定に保つことができる。
【００１９】図２は図１の各部の信号の時間的な電圧レ
ベルの変化を示す図である。図においてＶＯＨはシリア
ル出力端子１０２から出力される信号の「Ｈ」出力の下
限レベルを示す図である。すなわち、このＶＯＨは周辺
回路の信号レベルの規格の「Ｈ」レベルの下限を示して
いる。同図に示すようにマイクロコンピュータ１００の
内部の負荷の変動あるいは接続される電源回路の不具合
等により電源電圧ＶＤＤが低下した場合であっても信号
Ｔ１の「Ｈ」レベルは一定であり、「Ｈ」レベル出力中
は周辺回路の下限レベルＶＯＨを下回ることはない。従
って、電源電圧ＶＤＤが低下したことに伴ってマイクロ
コンピュータ１００の外部に接続される周辺回路の誤動
作を防止することができる。
ベルの変化を示す図である。図においてＶＯＨはシリア
ル出力端子１０２から出力される信号の「Ｈ」出力の下
限レベルを示す図である。すなわち、このＶＯＨは周辺
回路の信号レベルの規格の「Ｈ」レベルの下限を示して
いる。同図に示すようにマイクロコンピュータ１００の
内部の負荷の変動あるいは接続される電源回路の不具合
等により電源電圧ＶＤＤが低下した場合であっても信号
Ｔ１の「Ｈ」レベルは一定であり、「Ｈ」レベル出力中
は周辺回路の下限レベルＶＯＨを下回ることはない。従
って、電源電圧ＶＤＤが低下したことに伴ってマイクロ
コンピュータ１００の外部に接続される周辺回路の誤動
作を防止することができる。
【００２０】実施の形態２．図３はこの発明の実施の形
態２のマイクロコンピュータの構成を示すブロック図で
ある。図１と同一の部分には同一の符号を付し、重複す
る説明は省略する。図３において、１００ａはマイクロ
コンピュータ、１５０は基準電圧入力端子１０３から入
力される基準電圧ＶＲＥＦを電流増幅するボルテージフ
ォロワ型増幅回路（ボルテージフォロワ回路）である。
この実施の形態２では実施の形態１のマイクロコンピュ
ータの構成に加えてボルテージフォロワ型増幅回路１５
０を設け、基準電圧入力端子１０３から入力された基準
電圧ＶＲＥＦをボルテージフォロワ型増幅回路１５０で
電流増幅して出力回路１３０に電源として供給する。
態２のマイクロコンピュータの構成を示すブロック図で
ある。図１と同一の部分には同一の符号を付し、重複す
る説明は省略する。図３において、１００ａはマイクロ
コンピュータ、１５０は基準電圧入力端子１０３から入
力される基準電圧ＶＲＥＦを電流増幅するボルテージフ
ォロワ型増幅回路（ボルテージフォロワ回路）である。
この実施の形態２では実施の形態１のマイクロコンピュ
ータの構成に加えてボルテージフォロワ型増幅回路１５
０を設け、基準電圧入力端子１０３から入力された基準
電圧ＶＲＥＦをボルテージフォロワ型増幅回路１５０で
電流増幅して出力回路１３０に電源として供給する。
【００２１】このようにボルテージフォロワ型増幅回路
１５０を設けることで出力回路１３０のダイナミックな
動作により、基準電圧ＶＲＥＦの電圧変動などを防止す
ることができ、Ａ／Ｄ変換器１４０の変換精度を低下さ
せることなく、また、シリアル出力端子１０２の「Ｈ」
レベルをさらに安定化させることができる。なお、ボル
テージフォロワ型増幅回路１５０には出力端子と負入力
端子とを短絡した演算増幅器１５１が用いられる。ま
た、基準電圧ＶＲＥＦは通常は電流容量が大きくないの
が普通なのでこの実施の形態２のようにボルテージフォ
ロワ型増幅回路１５０を設けることは安定動作を行うた
めには特に有効である。信号Ｔ１を出力する動作につい
ては実施の形態１と同様であるので重複する説明を省略
する。
１５０を設けることで出力回路１３０のダイナミックな
動作により、基準電圧ＶＲＥＦの電圧変動などを防止す
ることができ、Ａ／Ｄ変換器１４０の変換精度を低下さ
せることなく、また、シリアル出力端子１０２の「Ｈ」
レベルをさらに安定化させることができる。なお、ボル
テージフォロワ型増幅回路１５０には出力端子と負入力
端子とを短絡した演算増幅器１５１が用いられる。ま
た、基準電圧ＶＲＥＦは通常は電流容量が大きくないの
が普通なのでこの実施の形態２のようにボルテージフォ
ロワ型増幅回路１５０を設けることは安定動作を行うた
めには特に有効である。信号Ｔ１を出力する動作につい
ては実施の形態１と同様であるので重複する説明を省略
する。
【００２２】実施の形態３．図４はこの発明の実施の形
態３のマイクロコンピュータの構成を示すブロック図で
ある。図３と同一の部分には同一の符号を付し、重複す
る説明は省略する。図において、１００ｂはこの実施の
形態３のマイクロコンピュータ、Ｒ１，Ｒ２，．．．，
Ｒｎ−１，ＲｎはＡ／Ｄ変換器１４０の内部の抵抗体と
してのラダー抵抗を示している。この実施の形態３では
Ａ／Ｄ変換器１４０の内部で使用される、ラダー抵抗Ｒ
１，Ｒ２，．．．Ｒｎ−１，Ｒｎが直列に接続されたラ
ダー抵抗の１つの接続点Ｐからボルテージフォロワ型増
幅回路１５０の入力端子に接続されるように構成されて
いる。すなわち、基準電圧入力端子１０３から入力され
た基準電圧ＶＲＥＦがラダー抵抗によって分圧され、接
続点Ｐの電圧ＶＲＥＦ２がボルテージフォロワ型増幅回
路１５０を介して出力回路１３０に電源として供給され
る。
態３のマイクロコンピュータの構成を示すブロック図で
ある。図３と同一の部分には同一の符号を付し、重複す
る説明は省略する。図において、１００ｂはこの実施の
形態３のマイクロコンピュータ、Ｒ１，Ｒ２，．．．，
Ｒｎ−１，ＲｎはＡ／Ｄ変換器１４０の内部の抵抗体と
してのラダー抵抗を示している。この実施の形態３では
Ａ／Ｄ変換器１４０の内部で使用される、ラダー抵抗Ｒ
１，Ｒ２，．．．Ｒｎ−１，Ｒｎが直列に接続されたラ
ダー抵抗の１つの接続点Ｐからボルテージフォロワ型増
幅回路１５０の入力端子に接続されるように構成されて
いる。すなわち、基準電圧入力端子１０３から入力され
た基準電圧ＶＲＥＦがラダー抵抗によって分圧され、接
続点Ｐの電圧ＶＲＥＦ２がボルテージフォロワ型増幅回
路１５０を介して出力回路１３０に電源として供給され
る。
【００２３】このため、基準電圧ＶＲＥＦの電圧レベル
がマイクロコンピュータ１００ｂの外部の周辺回路の基
準となる電圧レベルと異なる場合にもラダー抵抗のタッ
プからの分圧された外部の周辺回路の「Ｈ」レベルの電
圧に適切な電圧ＶＲＥＦ２を出力回路１３０に供給する
ことによって基準電圧ＶＲＥＦの電圧レベルと外部の周
辺回路の「Ｈ」レベルの電圧が異なる場合にも安定した
「Ｈ」レベル電圧の信号を外部に出力することができ
る。信号Ｔ１を出力する動作については実施の形態１と
同様であるのでその説明を省略する。
がマイクロコンピュータ１００ｂの外部の周辺回路の基
準となる電圧レベルと異なる場合にもラダー抵抗のタッ
プからの分圧された外部の周辺回路の「Ｈ」レベルの電
圧に適切な電圧ＶＲＥＦ２を出力回路１３０に供給する
ことによって基準電圧ＶＲＥＦの電圧レベルと外部の周
辺回路の「Ｈ」レベルの電圧が異なる場合にも安定した
「Ｈ」レベル電圧の信号を外部に出力することができ
る。信号Ｔ１を出力する動作については実施の形態１と
同様であるのでその説明を省略する。
【００２４】なお、ラダー抵抗はＡ／Ｄ変換器１４０が
本来持っているものであるので、これを利用することに
より基準電圧ＶＲＥＦを電圧ＶＲＥＦ２に変換する特別
な回路を付加しなくても良い。
本来持っているものであるので、これを利用することに
より基準電圧ＶＲＥＦを電圧ＶＲＥＦ２に変換する特別
な回路を付加しなくても良い。
【００２５】実施の形態４．図５はこの発明の実施の形
態４のマイクロコンピュータの構成を示すブロック図で
ある。図４と同一の部分には同一の符号を付し、重複す
る説明は省略する。図５において、１００ｃはこの実施
の形態４のマイクロコンピュータ、１４１はｎ個の抵抗
体Ｒ１〜Ｒｎ−１の各々の接続点Ｐ１〜Ｐｎ−１のいず
れか１つの接続点を選択してボルテージフォロワ型増幅
回路１５０の入力端子に電気的に接続するスイッチ、１
６０はＣＰＵ１１０の指示によりスイッチ１４１がどの
接続点を選択するかの情報を格納するレジスタ、１７０
はマイクロコンピュータ１００ｃのバスラインである。
スイッチ１４１はレジスタ１６０の値に基づいて接続点
Ｐ１〜Ｐｎ−１のうちの１つを選択する。
態４のマイクロコンピュータの構成を示すブロック図で
ある。図４と同一の部分には同一の符号を付し、重複す
る説明は省略する。図５において、１００ｃはこの実施
の形態４のマイクロコンピュータ、１４１はｎ個の抵抗
体Ｒ１〜Ｒｎ−１の各々の接続点Ｐ１〜Ｐｎ−１のいず
れか１つの接続点を選択してボルテージフォロワ型増幅
回路１５０の入力端子に電気的に接続するスイッチ、１
６０はＣＰＵ１１０の指示によりスイッチ１４１がどの
接続点を選択するかの情報を格納するレジスタ、１７０
はマイクロコンピュータ１００ｃのバスラインである。
スイッチ１４１はレジスタ１６０の値に基づいて接続点
Ｐ１〜Ｐｎ−１のうちの１つを選択する。
【００２６】次に動作について説明する。まず電源投入
時にＣＰＵ１１０はプログラムに従いレジスタ１６０に
所望の接続点を選択することを示す情報を格納する。ス
イッチ１４１はレジスタ１６０に格納された情報に基づ
いて接続点を選択してボルテージフォロワ型増幅回路１
５０の入力端子に電気的に接続する。すなわち、プログ
ラムによって選択された接続点の電圧がボルテージフォ
ロワ型増幅回路１５０を介して出力回路１３０に電源と
して入力されることになる。したがって、ＣＰＵ１１０
のハードウエアをそのままにしてプログラムのみを変更
することで基準電圧ＶＲＥＦと外部の周辺回路の「Ｈ」
レベルの電圧が異なる種々の組み合わせに対応すること
ができる。
時にＣＰＵ１１０はプログラムに従いレジスタ１６０に
所望の接続点を選択することを示す情報を格納する。ス
イッチ１４１はレジスタ１６０に格納された情報に基づ
いて接続点を選択してボルテージフォロワ型増幅回路１
５０の入力端子に電気的に接続する。すなわち、プログ
ラムによって選択された接続点の電圧がボルテージフォ
ロワ型増幅回路１５０を介して出力回路１３０に電源と
して入力されることになる。したがって、ＣＰＵ１１０
のハードウエアをそのままにしてプログラムのみを変更
することで基準電圧ＶＲＥＦと外部の周辺回路の「Ｈ」
レベルの電圧が異なる種々の組み合わせに対応すること
ができる。
【００２７】
【発明の効果】以上のように、請求項１記載の発明によ
れば、マイクロコンピュータの外部から入力するための
基準電圧入力端子から入力された基準電圧をマイクロコ
ンピュータから外部に制御信号を出力するための出力回
路の電源として供給するように構成したので、マイクロ
コンピュータの電源電圧が変動した場合であっても出力
信号の電圧レベルを一定として外部の装置の誤動作を防
ぐことができる効果がある。
れば、マイクロコンピュータの外部から入力するための
基準電圧入力端子から入力された基準電圧をマイクロコ
ンピュータから外部に制御信号を出力するための出力回
路の電源として供給するように構成したので、マイクロ
コンピュータの電源電圧が変動した場合であっても出力
信号の電圧レベルを一定として外部の装置の誤動作を防
ぐことができる効果がある。
【００２８】請求項２記載の発明によれば、ボルテージ
フォロワ回路によって基準電圧入力端子から入力された
基準電圧の電流増幅を行い、電流増幅後の基準電圧を出
力回路に電源として供給するように構成したので、出力
回路の負荷の増大による基準電圧の変動を防止すること
ができる効果がある。
フォロワ回路によって基準電圧入力端子から入力された
基準電圧の電流増幅を行い、電流増幅後の基準電圧を出
力回路に電源として供給するように構成したので、出力
回路の負荷の増大による基準電圧の変動を防止すること
ができる効果がある。
【００２９】請求項３記載の発明によれば、出力回路は
直列接続されたＰチャネル電界効果トランジスタとＮチ
ャネル電界効果トランジスタとによって構成したので、
マイクロコンピュータの電源電圧が変動した場合であっ
ても出力信号の電圧レベルの低下を防止することができ
る効果がある。
直列接続されたＰチャネル電界効果トランジスタとＮチ
ャネル電界効果トランジスタとによって構成したので、
マイクロコンピュータの電源電圧が変動した場合であっ
ても出力信号の電圧レベルの低下を防止することができ
る効果がある。
【００３０】請求項４記載の発明によれば、動作回路は
アナログ信号からディジタル信号に変換するＡ／Ｄ変換
器を含むように構成したので、Ａ／Ｄ変換器に用いられ
る基準電圧を用いて安定した電圧レベルの信号を出力す
ることができる効果がある。
アナログ信号からディジタル信号に変換するＡ／Ｄ変換
器を含むように構成したので、Ａ／Ｄ変換器に用いられ
る基準電圧を用いて安定した電圧レベルの信号を出力す
ることができる効果がある。
【００３１】請求項５記載の発明によれば、Ａ／Ｄ変換
器のラダー抵抗部の直列接続された複数の抵抗体の各々
の接続点のうちの所定の１つの接続点がボルテージフォ
ロワ回路の入力に電気的に接続し、ラダー抵抗部によっ
て分圧された電圧を出力回路の電源とするように構成し
たので、基準電圧と出力される信号の電圧レベルが異な
る場合にも安定した電圧レベルの信号を出力することが
できる効果がある。
器のラダー抵抗部の直列接続された複数の抵抗体の各々
の接続点のうちの所定の１つの接続点がボルテージフォ
ロワ回路の入力に電気的に接続し、ラダー抵抗部によっ
て分圧された電圧を出力回路の電源とするように構成し
たので、基準電圧と出力される信号の電圧レベルが異な
る場合にも安定した電圧レベルの信号を出力することが
できる効果がある。
【００３２】請求項６記載の発明によれば、Ａ／Ｄ変換
器のラダー抵抗部の直列接続された複数の抵抗体の各々
の接続点のうちからソフトウエアの指定により１つの接
続点を選択してボルテージフォロワ回路の入力に電気的
に接続するように構成したので、マイクロコンピュータ
のハードウエアをそのままとしてソフトウエアの変更だ
けで基準電圧と出力信号の電圧レベルの様々な組み合わ
せに対応することができる効果がある。
器のラダー抵抗部の直列接続された複数の抵抗体の各々
の接続点のうちからソフトウエアの指定により１つの接
続点を選択してボルテージフォロワ回路の入力に電気的
に接続するように構成したので、マイクロコンピュータ
のハードウエアをそのままとしてソフトウエアの変更だ
けで基準電圧と出力信号の電圧レベルの様々な組み合わ
せに対応することができる効果がある。
【図１】 この発明の実施の形態１のマイクロコンピュ
ータの構成を示すブロック図である。
ータの構成を示すブロック図である。
【図２】 この発明の実施の形態１のマイクロコンピュ
ータの各部の信号の時間的変化を示す図である。
ータの各部の信号の時間的変化を示す図である。
【図３】 この発明の実施の形態２のマイクロコンピュ
ータの構成を示すブロック図である。
ータの構成を示すブロック図である。
【図４】 この発明の実施の形態３のマイクロコンピュ
ータの構成を示すブロック図である。
ータの構成を示すブロック図である。
【図５】 この発明の実施の形態４のマイクロコンピュ
ータの構成を示すブロック図である。
ータの構成を示すブロック図である。
【図６】 従来例のマイクロコンピュータの構成を示す
ブロック図である。
ブロック図である。
【図７】 従来例のマイクロコンピュータの各部の信号
の時間的変化を示す図である。
の時間的変化を示す図である。
１００，１００ａ，１００ｂ，１００ｃ マイクロコン
ピュータ、１０３ 基準電圧入力端子、１３０ 出力回
路、１３１ ＰチャネルＭＯＳＦＥＴ（Ｐチャネル電界
効果トランジスタ）、１３２ ＮチャネルＭＯＳＦＥＴ
（Ｎチャネル電界効果トランジスタ）、１４０ Ａ／Ｄ
変換器（動作回路）、１４１ スイッチ、１５０ ボル
テージフォロワ型増幅回路（ボルテージフォロワ回
路）、ＶＲＥＦ 基準電圧、Ｐ，Ｐ１，Ｐ２，．．．，
Ｐｎ−１ 接続点、Ｒ１，Ｒ２，．．．，Ｒｎ−１ ラ
ダー抵抗（抵抗体）。
ピュータ、１０３ 基準電圧入力端子、１３０ 出力回
路、１３１ ＰチャネルＭＯＳＦＥＴ（Ｐチャネル電界
効果トランジスタ）、１３２ ＮチャネルＭＯＳＦＥＴ
（Ｎチャネル電界効果トランジスタ）、１４０ Ａ／Ｄ
変換器（動作回路）、１４１ スイッチ、１５０ ボル
テージフォロワ型増幅回路（ボルテージフォロワ回
路）、ＶＲＥＦ 基準電圧、Ｐ，Ｐ１，Ｐ２，．．．，
Ｐｎ−１ 接続点、Ｒ１，Ｒ２，．．．，Ｒｎ−１ ラ
ダー抵抗（抵抗体）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 豊勝 兵庫県伊丹市中央３丁目１番17号 三菱電 機セミコンダクタソフトウエア株式会社内 (72)発明者 前村 浩之 兵庫県伊丹市中央３丁目１番17号 三菱電 機セミコンダクタソフトウエア株式会社内
Claims (6)
- 【請求項１】 基準電圧を用いて所定動作を行う動作回
路を有するマイクロコンピュータにおいて、前記基準電
圧を前記マイクロコンピュータの外部から入力するため
の基準電圧入力端子と、前記基準電圧入力端子から入力
された前記基準電圧を電源とし、前記マイクロコンピュ
ータから外部に信号を出力するための出力回路とを具備
することを特徴とするマイクロコンピュータ。 - 【請求項２】 基準入力端子から入力された基準電圧の
電流増幅を行い、電流増幅後の基準電圧を出力回路に電
源として供給するボルテージフォロワ回路を有すること
を特徴とする請求項１記載のマイクロコンピュータ。 - 【請求項３】 出力回路は直列接続されたＰチャネル電
界効果トランジスタとＮチャネル電界効果トランジスタ
とを有することを特徴とする請求項１又は請求項２記載
のマイクロコンピュータ。 - 【請求項４】 動作回路はアナログ信号からディジタル
信号に変換するＡ／Ｄ変換器を含むことを特徴とする請
求項２又は請求項３記載のマイクロコンピュータ。 - 【請求項５】 Ａ／Ｄ変換器は、複数の抵抗体が直列に
接続されたラダー抵抗部であって、ラダー抵抗部の端部
には基準電圧が印加されるラダー抵抗部を有し、ラダー
抵抗部の直列接続された複数の抵抗体の各々の接続点の
うちの所定の１つの接続点が前記ボルテージフォロワ回
路の入力に電気的に接続されていることを特徴とする請
求項４記載のマイクロコンピュータ。 - 【請求項６】 Ａ／Ｄ変換器は、複数の抵抗体が直列に
接続されたラダー抵抗部であって、ラダー抵抗部の端部
には前記基準電圧が印加されるラダー抵抗部を有し、マ
イクロコンピュータは、ラダー抵抗部の直列接続された
複数の抵抗体の各々の接続点のうちからソフトウエアの
指定により１つの接続点を選択してボルテージフォロワ
回路の入力に電気的に接続するスイッチを有することを
特徴とする請求項４記載のマイクロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088480A JPH10283090A (ja) | 1997-04-07 | 1997-04-07 | マイクロコンピュータ |
| US08/933,276 US5966086A (en) | 1997-04-07 | 1997-09-18 | Microcomputer having an output circuit with a resistor ladder |
| KR1019970059986A KR100307337B1 (ko) | 1997-04-07 | 1997-11-14 | 마이크로컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088480A JPH10283090A (ja) | 1997-04-07 | 1997-04-07 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10283090A true JPH10283090A (ja) | 1998-10-23 |
Family
ID=13943966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9088480A Pending JPH10283090A (ja) | 1997-04-07 | 1997-04-07 | マイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5966086A (ja) |
| JP (1) | JPH10283090A (ja) |
| KR (1) | KR100307337B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6354736B1 (en) * | 1999-03-24 | 2002-03-12 | Honeywell International Inc. | Wide temperature range RTD |
| US6469543B1 (en) | 2000-11-09 | 2002-10-22 | Honeywell International Inc. | High speed output buffers using voltage followers |
| KR100933211B1 (ko) * | 2002-11-06 | 2009-12-22 | 삼성전자주식회사 | 기준전압 보정장치 및 보정방법 |
| JP5674594B2 (ja) | 2010-08-27 | 2015-02-25 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の駆動方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843394A (en) * | 1988-01-21 | 1989-06-27 | Advanced Micro Devices, Inc. | Digital-to-analog converter with no offset-induced errors |
| JPH0243813A (ja) * | 1988-08-03 | 1990-02-14 | Sharp Corp | Ａ／ｄ変換器 |
| JP2830122B2 (ja) * | 1989-07-27 | 1998-12-02 | 日本電気株式会社 | マイクロプロセッサ |
| JPH0393261A (ja) * | 1989-09-06 | 1991-04-18 | Hitachi Ltd | 半導体集積回路における電源供給方式 |
| JP2888898B2 (ja) * | 1990-02-23 | 1999-05-10 | 株式会社日立製作所 | 半導体集積回路 |
| US5422642A (en) * | 1993-06-22 | 1995-06-06 | International Business Machines Corporation | DC centering analog receiver for flash A/D converter |
| JP3565613B2 (ja) * | 1995-03-20 | 2004-09-15 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1997
- 1997-04-07 JP JP9088480A patent/JPH10283090A/ja active Pending
- 1997-09-18 US US08/933,276 patent/US5966086A/en not_active Expired - Fee Related
- 1997-11-14 KR KR1019970059986A patent/KR100307337B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980079463A (ko) | 1998-11-25 |
| US5966086A (en) | 1999-10-12 |
| KR100307337B1 (ko) | 2001-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8643419B2 (en) | Flexible low power slew-rate controlled output buffer | |
| US5283565A (en) | Multimode input circuit receiving two signals having amplitude variations different from each other | |
| JPH06259037A (ja) | 半導体集積回路装置 | |
| US4937469A (en) | Switched current mode driver in CMOS with short circuit protection | |
| US7049799B2 (en) | Voltage regulator and electronic device | |
| US6674302B2 (en) | Self-compensation circuit for terminal resistors | |
| US5055844A (en) | Digital to analog converter | |
| US5706006A (en) | Operational amplifier incorporating current matrix type digital-to-analog converter | |
| JP2005033530A (ja) | 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路 | |
| US5966086A (en) | Microcomputer having an output circuit with a resistor ladder | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JP2005196251A (ja) | 定電圧回路 | |
| US7023189B2 (en) | Voltage regulator circuit of integrated circuit chip | |
| JP3972601B2 (ja) | レベルシフト回路 | |
| US11454998B2 (en) | Power control semiconductor device and variable output voltage power supply | |
| JP4184644B2 (ja) | レギュレータ回路 | |
| KR100618670B1 (ko) | 액정 표시장치의 감마보정회로 | |
| US7295039B2 (en) | Buffer circuit | |
| US20070146023A1 (en) | Reset signal generating circuit and semiconductor integrated circuit device | |
| US20040174217A1 (en) | Method and device for switch-on current limiting in push-pull amplifying power stages | |
| JPS5951621A (ja) | Ｄ／ａコンバ−タ | |
| JPS62269419A (ja) | 電圧変換回路 | |
| JPS60256229A (ja) | Ｄａコンバ−タ | |
| JP2934265B2 (ja) | 相補型ｍｏｓ出力回路 |