JPH07193765A - 自動利得制御増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、簡素な回路規模で集積化を容易に
することができる自動利得制御増幅回路を提供すること
を目的とする。 【構成】 入力信号u0,-u0の強度により制御電圧V1を変
化させ得るところの制御回路１６を設けたことにより、
トランジスタQ1,Q2などからなる差動型の利得制御増幅
回路の利得を自動的に制御できる構成をとっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号強度を自動的に制
御することのできる自動利得制御増幅回路に関するもの
である。

【０００２】

【従来の技術】従来から自動利得制御増幅回路は、利得
を変化させることによって広範囲の入力信号強度に対し
一定の特性を維持するために用いられており、一般に、
図２に示す構成を有している。

【０００３】入力端子１より入力された信号は利得制御
増幅回路２により増幅され、出力端子３より出力される
と共に、信号強度検波回路４へも分岐される。信号強度
検波回路４は信号強度に応じた直流電圧を発生し、利得
制御増幅回路２の利得を制御する。上記の構成によっ
て、入力信号の強度が変化しても出力信号強度は一定に
保たれる。

【０００４】次に、上記利得制御増幅回路２についてよ
り詳細に説明する。具体例を図３に示す。図３におい
て、５は入力端子、Q1,Q2はエミッタが抵抗R3を介して
接続され差動回路を構成するトランジスタ、I1,I2は定
電流源、R1,R2はバイアス用抵抗、E1はバイアス用定電
圧源、Q3,Q4はトランジスタQ1のコレクタにエミッタが
接続されたトランジスタ、Q5,Q6はトランジスタQ2のコ
レクタにエミッタが接続されたトランジスタ、６はトラ
ンジスタQ3,Q5のコレクタに接続され出力電圧u1を出力
する差動増幅用出力端子、７はトランジスタQ4,Q6のコ
レクタに接続され出力電圧u2を出力する差動増幅用出力
端子、R4,R5は負荷抵抗である。変換回路９は、前記信
号強度検波回路４からの直流電圧V0が印加される制御端
子８と制御電圧用出力端子１０,１１を有している。制
御電圧用出力端子１０はトランジスタQ3,Q6のベースに
制御電圧V1を出力し、制御電圧用出力端子１１はトラン
ジスタQ4,Q5のベースに制御電圧V2を出力する。トラン
ジスタQ7,Q8と抵抗R7,R8により差動回路が形成され、ト
ランジスタQ7のコレクタはダイオードD2と抵抗R6を介し
て定電圧源VCCに接続されると共に制御電圧用出力端子
１０に接続され、トランジスタQ8のコレクタは抵抗R6を
介して定電圧源VCCに接続されている。トランジスタQ7
のベースには定電圧源E2が接続され、トランジスタQ8の
ベースには制御端子８が接続されている。制御電圧用出
力端子１１はダイオードD1と抵抗R6を介して定電圧源VC
Cに接続されている。I3,I4は定電流源である。

【０００５】以下の説明では、定電流源I1,I2,I3,I4の
電流値をi1,i2,i3,i4、定電圧源E1,E2,VCCの電圧値をe
1,e2,vcc、抵抗R1,R2,R3,R4,R5,R6,R7,R8の抵抗値をr1,
r2,r3,r4,r5,r6,r7,r8と表記することとする。

【０００６】ここで、

【０００７】

【数１】

【０００８】

【数２】

【０００９】

【数３】

【００１０】

【数４】

【００１１】

【数５】

【００１２】の関係がある。以上のように構成された利
得制御増幅回路について、以下その動作を説明する。な
お、それぞれのトランジスタのエミッタ接地電流増幅率
hFEは無限大とする。まず、変換回路９において、直流
電圧V0によって制御電圧V1,V2が如何に変化するかを説
明する。

【００１３】

【数６】

【００１４】のとき、ダイオードD1,D2での電圧降下が
等しく

【００１５】

【数７】

【００１６】となる。一方、

【００１７】

【数８】

【００１８】のとき、

【００１９】

【数９】

【００２０】となる。

【００２１】

【数１０】

【００２２】の範囲では、

【００２３】

【数１１】

【００２４】となる。次に、出力電圧u1,u2について説
明する。入力端子５に小信号交流電圧u0が入力される
と、トランジスタQ1,Q2のコレクタに流れる小信号交流
電流j1,j2は

【００２５】

【数１２】

【００２６】

【数１３】

【００２７】となる。ここで、制御電圧V1,V2の大きさ
によって場合分けして考える。まず、（数７）の場合に
は、トランジスタQ3,Q5のコレクタに流れる小信号交流
電流j3,j5は

【００２８】

【数１４】

【００２９】

【数１５】

【００３０】となり、負荷抵抗R4には小信号交流電流が
流れないので出力電圧u1は

【００３１】

【数１６】

【００３２】となる。同様に、出力電圧u2も

【００３３】

【数１７】

【００３４】となる。一方、（数９）の場合、

【００３５】

【数１８】

【００３６】

【数１９】

【００３７】となり、負荷抵抗R4にはj1の小信号交流電
流が流れるので、出力電圧u1は

【００３８】

【数２０】

【００３９】となる。同様に、出力電圧u2は

【００４０】

【数２１】

【００４１】となる。次に、（数１１）の場合には、出
力電圧u1,u2は上記の中間値をとる。以上のようにし
て、図３に示す利得制御増幅回路の出力電圧u1,u2は、
制御端子８に印加される直流電圧V0の値によって変化す
る。

【００４２】次に、前記信号強度検波回路４の具体例を
図４をもとに説明する。１２,１３は利得制御増幅回路
の出力電圧が入力される検波用入力端子であり、トラン
ジスタQ9,Q10のベースにそれぞれ接続されている。トラ
ンジスタQ9,Q10のコレクタは定電圧源VCCに接続され、
エミッタは定電流源I5,コンデンサC2に接続されてい
る。検波用入力端子１２,１３から入力された信号はト
ランジスタQ9,Q10でピーク検波され、信号強度に応じた
直流電圧VPがトランジスタQ9,Q10のエミッタに発生す
る。１４はコンパレータであり、直流電圧VPの値に応じ
て検波用出力端子１５から直流電圧V0を出力する。直流
電圧VPが定電圧源E3の電圧値e3より低くなるにつれ直流
電圧V0は高くなり、直流電圧VPが定電圧源E3の電圧値e3
より高くなるにつれ直流電圧V0は低くなる。

【００４３】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、利得制御増幅回路２の利得を自動的に制御
するために、出力電圧の大きさを検出する信号強度検波
回路４を必要としていたので、回路規模の増大を招くと
いう問題点を有していた。

【００４４】そこで本発明は、簡素な回路規模で集積化
を容易にすることができる自動利得制御増幅回路を提供
することを目的とする。

【００４５】

【課題を解決するための手段】この問題を解決するため
に本発明は、差動回路を形成する第１，第２のトランジ
スタと、上記第１のトランジスタのコレクタにエミッタ
が接続された第３，第４のトランジスタと、上記第２の
トランジスタのコレクタにエミッタが接続された第５，
第６のトランジスタと、上記第１のトランジスタのベー
スに接続された第１の入力端子と、上記第２のトランジ
スタのベースに接続された第２の入力端子と、上記第３
及び第５のトランジスタの各コレクタに接続された第１
の差動増幅用出力端子と、上記第４及び第６のトランジ
スタの各コレクタに接続された第２の差動増幅用出力端
子とを備えた自動利得制御増幅回路において、コレクタ
及びエミッタが各々共通に接続され且つ上記第１及び第
２の入力端子がそれぞれベースに接続された第７，第８
のトランジスタと、上記第７，第８のトランジスタのエ
ミッタにエミッタが接続された第９のトランジスタと、
上記第７，第８のトランジスタのコレクタ或いは上記第
９のトランジスタのコレクタのいずれか一方に接続され
た第１の制御電圧用出力端子と、上記第１の制御電圧用
出力端子と接地間に接続されたコンデンサと、第２の制
御電圧用出力端子を有し、上記第１の制御電圧用出力端
子には第１の制御電圧が発生し、上記第２の制御電圧用
出力端子には第２の制御電圧が発生し、上記第１，第２
の入力端子に入力される信号強度の変化により上記第
１，第２の制御電圧のうち一方の値が他方の値を越えな
い範囲で第１の制御電圧が変化する制御回路を更に備
え、上記第３及び第６のトランジスタのベースに第１の
制御電圧が付与され、上記第４及び第５のトランジスタ
のベースに第２の制御電圧が付与されることによって、
上記第１，第２の差動増幅用出力端子に、それぞれ利得
制御された第１，第２の出力電圧を発生させるという構
成を有している。

【００４６】

【作用】この構成によって、入力端子から入力される信
号の強度に応じて第１の制御電圧が変化することによ
り、利得が自動的に制御されるので、出力電圧の大きさ
を検出する信号強度検波回路を必要としないため、簡素
な回路規模で自動利得制御増幅回路を実現することがで
きる。

【００４７】

【実施例】以下、図１によって、本発明の一実施例を説
明する。従来例と同一部分は同一符号を記して説明す
る。

【００４８】図１において、１６は制御回路であり、制
御回路１６以外の差動増幅回路部分は図３における従来
例と同一構成である。５−１，５−２は入力端子であ
り、互いに逆相の小信号交流電圧u0,-u0が入力される。
制御回路１６において、トランジスタQ11,Q12,Q13と抵
抗R13,R14,R15は差動回路を形成し、トランジスタQ11,Q
12のコレクタは抵抗R11,R10を介して定電圧源VCCに接続
されると共に制御電圧用出力端子１０に接続されてい
る。制御電圧用出力端子１０と接地間にはコンデンサC3
が接続されている。トランジスタQ11のベースは入力端
子５−１に接続され、トランジスタQ12のベースは入力
端子５−２に接続されている。トランジスタQ13のコレ
クタは抵抗R12,R10を介して定電圧源VCCに接続され、ト
ランジスタQ13のベースは定電圧源E4に接続されてい
る。制御電圧用出力端子１１は抵抗R9を介して定電圧源
VCCに接続されている。I6,I7は定電流源である。

【００４９】以下の説明では、定電流源I6,I7の電流値
をi6,i7、定電圧源E4の電圧値をe4、抵抗R9,R10,R11,R1
2,R13,R14,R15の抵抗値をr9,r10,r11,r12,r13,r14,r15
と表記することとする。

【００５０】

【数２２】

【００５１】

【数２３】

【００５２】

【数２４】

【００５３】の関係がある。以上のように構成された自
動利得制御増幅回路について、以下その動作を説明す
る。入力端子５−１,５−２に信号が入力されない場合
は、トランジスタQ11,Q12,Q13のベースが同電位とな
り、コレクタ電流がそれぞれ等しくなる。したがって、
抵抗R11,R12にはそれぞれ

【００５４】

【数２５】

【００５５】

【数２６】

【００５６】の電流が流れる。このとき制御電圧V1,V2
の関係は

【００５７】

【数２７】

【００５８】

【数２８】

【００５９】

【数２９】

【００６０】となり、V1-V2は正の値をとる。次に、入
力端子５−１,５−２に互いに逆相の小信号交流電圧u0,
-u0が入力された場合は、トランジスタQ11,Q12のコレク
タに小信号交流電流j11,j12が流れその合成電流j11+j12
が抵抗R11に重畳される。すなわち、R11に流れる電流は

【００６１】

【数３０】

【００６２】となる。このとき、合成電流j11+j12の直
流成分は常に正の値をとるため、入力端子５−１,５−
２に信号が入力されない場合に比べ、制御電圧V1は低下
する。なお、コンデンサC3は制御電圧V1に含まれる交流
成分を平均値化し直流電圧にするはたらきを持つ。さら
に、入力小信号交流電圧u0,-u0が大きくなると、抵抗R1
1に流れる電流値は最大でi7にまで増加する。このと
き、制御電圧V1,V2は

【００６３】

【数３１】

【００６４】

【数３２】

【００６５】となる。以上のように本実施例によれば、
入力端子５−１,５−２に入力される信号強度により制
御電圧差V1-V2が正の範囲で変化するため、トランジス
タQ1,Q2などからなる差動増幅回路部分の利得が自動的
に制御される。

【００６６】なお、本実施例では、制御電圧用出力端子
１０をトランジスタQ11,Q12のコレクタに接続したが、
これをトランジスタQ13のコレクタに接続する構成に
し、制御電圧差V1-V2を常に負の値をとるように制御さ
せても良い。

【００６７】また、抵抗値r13,r14,r15はゼロとしても
よい。

【００６８】

【発明の効果】以上のように本発明によれば、入力端子
に入力される信号強度により制御電圧が変化する制御回
路を設けたことによって自動的に利得制御がなされるた
め、出力信号の強度を検出する信号強度検波回路を必要
とせず、簡素な回路規模の自動利得制御増幅回路を得る
ことができる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例における自動利得制御増幅回
路の回路図

【図２】従来の自動利得制御増幅回路のブロック図

【図３】従来の自動利得制御増幅回路における利得制御
増幅回路部の回路図

【図４】従来の自動利得制御増幅回路における信号強度
検波回路部の回路図

【符号の説明】

Q1 第１のトランジスタ Q2 第２のトランジスタ Q3 第３のトランジスタ Q4 第４のトランジスタ Q5 第５のトランジスタ Q6 第６のトランジスタ Q11 第７のトランジスタ Q12 第８のトランジスタ Q13 第９のトランジスタ C3 コンデンサ ５−１ 第１の入力端子 ５−２ 第２の入力端子 ６ 第１の差動増幅用出力端子 ７ 第２の差動増幅用出力端子 １０ 第１の制御電圧用出力端子 １１ 第２の制御電圧用出力端子 １６ 制御回路 u1 第１の出力電圧 u2 第２の出力電圧 V1 第１の制御電圧 V2 第２の制御電圧 Vcc 電源電圧 E1,E4 定電圧源 I1,I2,I6,I7 定電流源 R1,R2,R3,R4,R5 抵抗 R9,R10,R11,R13,R14,R15 抵抗

Claims (1)

【特許請求の範囲】
1. 【請求項１】 差動回路を形成する第１、第２のトラン
   ジスタと、上記第１のトランジスタのコレクタにエミッ
   タが接続された第３、第４のトランジスタと、上記第２
   のトランジスタのコレクタにエミッタが接続された第
   ５、第６のトランジスタと、上記第１のトランジスタの
   ベースに接続された第１の入力端子と、上記第２のトラ
   ンジスタのベースに接続された第２の入力端子と、上記
   第３及び第５のトランジスタの各コレクタに接続された
   第１の差動増幅用出力端子と、上記第４及び第６のトラ
   ンジスタの各コレクタに接続された第２の差動増幅用出
   力端子とを備えた自動利得制御増幅回路において、 コレクタ及びエミッタが各々共通に接続され且つ上記第
   １及び第２の入力端子がそれぞれベースに接続された第
   ７、第８のトランジスタと、上記第７、第８のトランジ
   スタのエミッタにエミッタが接続された第９のトランジ
   スタと、上記第７、第８のトランジスタのコレクタ又は
   上記第９のトランジスタのコレクタのいずれか一方に接
   続された第１の制御電圧用出力端子と、上記第１の制御
   電圧用出力端子と接地間に接続されたコンデンサと、第
   ２の制御電圧用出力端子を有し、上記第１の制御電圧用
   出力端子には第１の制御電圧が発生し、上記第２の制御
   電圧用出力端子には第２の制御電圧が発生し、上記第
   １、第２の入力端子に入力される信号強度の変化により
   上記第１、第２の制御電圧のうち一方の値が他方の値を
   越えない範囲で第１の制御電圧が変化する制御回路を更
   に備え、 上記第３及び第６のトランジスタのベースに上記第１の
   制御電圧が付与され、上記第４及び第５のトランジスタ
   のベースに上記第２の制御電圧が付与されることによっ
   て、上記第１、第２の差動増幅用出力端子に、それぞれ
   利得制御された第１、第２の出力電圧が発生することを
   特徴とした自動利得制御増幅回路。