JP3092015B2 - コンパレータ回路 - Google Patents
コンパレータ回路Info
- Publication number
- JP3092015B2 JP3092015B2 JP03003750A JP375091A JP3092015B2 JP 3092015 B2 JP3092015 B2 JP 3092015B2 JP 03003750 A JP03003750 A JP 03003750A JP 375091 A JP375091 A JP 375091A JP 3092015 B2 JP3092015 B2 JP 3092015B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はトランジスタ回路の改良
にかかり、ヒステリシスのしきい値を入力信号の振幅方
向の正負の電圧で設定できるコンパレータ回路に関す
る。
にかかり、ヒステリシスのしきい値を入力信号の振幅方
向の正負の電圧で設定できるコンパレータ回路に関す
る。
【０００２】
【従来の技術】図３は従来のコンパレータ回路を示して
おり、エミッタが共通に接続されたトランジスタ(以
下、混乱のおそれがない場合はトランジスタの語を省略
する)Ｑ１，Ｑ２によって、第１の差動増幅器を構成
し、Ｑ１のエミッタを第１の定電流源Ｉ1に接続し、反
対極性のＱ３，Ｑ４のエミッタをそれぞれ抵抗Ｒ１，Ｒ
２を介して、定電圧源Ｖ1のマイナス側に接続し、Ｑ１
のコレクタとＱ３，Ｑ４の各々のべースとＱ３のコレク
タとを接続し、Ｑ２のコレクタとＱ４のコレクタ、およ
びＱ４と同極性のＱ５のベースとを接続し、そのエミッ
タを定電圧源Ｖ1のマイナス側に接続し、コレクタを第
２の定電流源Ｉ2と、Ｑ５と同極性のＱ６のベースとを
接続し、そのエミッタは定電圧源Ｖ1のマイナス側に接
続し、コレクタは抵抗Ｒ５を介して電源のプラス側に接
続し、Ｑ２のベースは抵抗Ｒ４を介して第１の定電圧源
Ｖ1と抵抗Ｒ３に接続し、抵抗Ｒ３を介してＱ１のベー
スに接続している。
おり、エミッタが共通に接続されたトランジスタ(以
下、混乱のおそれがない場合はトランジスタの語を省略
する)Ｑ１，Ｑ２によって、第１の差動増幅器を構成
し、Ｑ１のエミッタを第１の定電流源Ｉ1に接続し、反
対極性のＱ３，Ｑ４のエミッタをそれぞれ抵抗Ｒ１，Ｒ
２を介して、定電圧源Ｖ1のマイナス側に接続し、Ｑ１
のコレクタとＱ３，Ｑ４の各々のべースとＱ３のコレク
タとを接続し、Ｑ２のコレクタとＱ４のコレクタ、およ
びＱ４と同極性のＱ５のベースとを接続し、そのエミッ
タを定電圧源Ｖ1のマイナス側に接続し、コレクタを第
２の定電流源Ｉ2と、Ｑ５と同極性のＱ６のベースとを
接続し、そのエミッタは定電圧源Ｖ1のマイナス側に接
続し、コレクタは抵抗Ｒ５を介して電源のプラス側に接
続し、Ｑ２のベースは抵抗Ｒ４を介して第１の定電圧源
Ｖ1と抵抗Ｒ３に接続し、抵抗Ｒ３を介してＱ１のベー
スに接続している。
【０００３】このように構成されている回路に図４のよ
うな入力信号、Ｓ３をコンデンサＣ１を介してＱ２のベ
ースと抵抗Ｒ４の中間点に正方向に加えた時、第１の定
電圧源Ｖ1、すなわちＱ１のベース電圧より大きくなる
と、Ｑ１がオン、Ｑ２はオフとなり、従ってＱ３の電流
はＱ２の電流より大きくなり、Ｑ５のベース電流は流れ
ず、オフとなりＱ６はオンしてコレクタは“Ｌ”レベル
となる。これは図４のＣの状態である。ただし、抵抗Ｒ
１は抵抗Ｒ２と同じ抵抗値とする。
うな入力信号、Ｓ３をコンデンサＣ１を介してＱ２のベ
ースと抵抗Ｒ４の中間点に正方向に加えた時、第１の定
電圧源Ｖ1、すなわちＱ１のベース電圧より大きくなる
と、Ｑ１がオン、Ｑ２はオフとなり、従ってＱ３の電流
はＱ２の電流より大きくなり、Ｑ５のベース電流は流れ
ず、オフとなりＱ６はオンしてコレクタは“Ｌ”レベル
となる。これは図４のＣの状態である。ただし、抵抗Ｒ
１は抵抗Ｒ２と同じ抵抗値とする。
【０００４】次に、入力信号Ｓ３がＱ１のベース電圧よ
り小さくなると、Ｑ１がオフ、Ｑ２はオンとなり、従っ
てＱ３のコレクタ電流は流れないので、Ｑ５はオン、Ｑ
６はオフとなって、Ｑ６のコレクタは“Ｈ”レベルとな
る。これは図４のＤの状態である。
り小さくなると、Ｑ１がオフ、Ｑ２はオンとなり、従っ
てＱ３のコレクタ電流は流れないので、Ｑ５はオン、Ｑ
６はオフとなって、Ｑ６のコレクタは“Ｈ”レベルとな
る。これは図４のＤの状態である。
【０００５】次に入力信号Ｓ３が上昇して図４のｅ点に
くると、Ｑ４のコレクタ電流はＱ３のコレクタ電流より
小さくなり、再び図４のＣの状態となる。
くると、Ｑ４のコレクタ電流はＱ３のコレクタ電流より
小さくなり、再び図４のＣの状態となる。
【０００６】従って、図３の回路はしきい値が入力信号
の平均電圧となるコンパレータ回路である。
の平均電圧となるコンパレータ回路である。
【０００７】なお、図３において、入力信号はコンデン
サＣ１により直流成分を遮断して交流成分のみを通過さ
せてＱ２のベースに印加され、Ｑ１のベースへは直流バ
イアス電圧として第１の定電圧源Ｖ1から電圧が印加さ
れるので、Ｑ２のベース電圧はバイアス電圧として定電
圧源Ｖ1の電圧に入力信号の交流成分のみが加算された
ものとなる。従って、入力信号が正弦波の場合にはＱ４
のベース電圧ＶB4は
サＣ１により直流成分を遮断して交流成分のみを通過さ
せてＱ２のベースに印加され、Ｑ１のベースへは直流バ
イアス電圧として第１の定電圧源Ｖ1から電圧が印加さ
れるので、Ｑ２のベース電圧はバイアス電圧として定電
圧源Ｖ1の電圧に入力信号の交流成分のみが加算された
ものとなる。従って、入力信号が正弦波の場合にはＱ４
のベース電圧ＶB4は
【０００８】
【数１】
【０００９】となり、バイアスの定電圧源電圧Ｖ1を中
心電圧として正弦波信号を加算した入力信号Ｓ３とな
る。
心電圧として正弦波信号を加算した入力信号Ｓ３とな
る。
【００１０】
【発明が解決しようとする課題】しかしながら、一般に
は入力信号にノイズがあるため、上記の従来の構成で
は、しきい値付近で何回も入力が受け付けられたような
状態となる問題を有している。
は入力信号にノイズがあるため、上記の従来の構成で
は、しきい値付近で何回も入力が受け付けられたような
状態となる問題を有している。
【００１１】本発明は、上記従来の問題を解決して入力
信号、特に正弦波 Ｙ＝Ａsin ωtを加えることにより、
ヒステリシスのしきい値を入力信号の平均電圧ではなく
振幅方向の正負の電圧で正確に設定してデューティ５０
％の信号を得ることができ、ノイズによるスイッチング
的入力となるのを改善するコンパレータ回路を提供する
ことを目的とする。
信号、特に正弦波 Ｙ＝Ａsin ωtを加えることにより、
ヒステリシスのしきい値を入力信号の平均電圧ではなく
振幅方向の正負の電圧で正確に設定してデューティ５０
％の信号を得ることができ、ノイズによるスイッチング
的入力となるのを改善するコンパレータ回路を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明は上記の目的をカ
レントミラー回路を構成している第３，第４のトランジ
スタのエミッタとそれぞれのエミッタ抵抗Ｒ１，Ｒ２の
中間点に、第２の差動増幅器を構成した反対極性の第
７，第８のトランジスタのコレクタをそれぞれ接続し、
第７のトランジスタのベースは第５のトランジスタのコ
レクタに接続し、第８のトランジスタのベースは第２の
定電圧源Ｖ2に接続し、第７，第８のトランジスタのエ
ミッタは第３の定電流源Ｉ3に接続して達成する。
レントミラー回路を構成している第３，第４のトランジ
スタのエミッタとそれぞれのエミッタ抵抗Ｒ１，Ｒ２の
中間点に、第２の差動増幅器を構成した反対極性の第
７，第８のトランジスタのコレクタをそれぞれ接続し、
第７のトランジスタのベースは第５のトランジスタのコ
レクタに接続し、第８のトランジスタのベースは第２の
定電圧源Ｖ2に接続し、第７，第８のトランジスタのエ
ミッタは第３の定電流源Ｉ3に接続して達成する。
【００１３】
【作用】以上の構成によって、入力信号の印加により、
ヒステリシスのしきい値を入力信号の平均値から振幅方
向の正負の電圧で設定できることになる。
ヒステリシスのしきい値を入力信号の平均値から振幅方
向の正負の電圧で設定できることになる。
【００１４】
【実施例】以下、本発明を実施例により、図面を参照し
ながら説明する。
ながら説明する。
【００１５】図１は本発明の一実施例の構成図であり、
トランジスタＱ１ないしＱ６までの動作は図３の場合と
同じである。
トランジスタＱ１ないしＱ６までの動作は図３の場合と
同じである。
【００１６】すなわち、Ｑ１，Ｑ２のエミッタには第１
の定電流源Ｉ1が接続されており、また、Ｑ１のコレク
タにはＱ３，Ｑ４からなるカレントミラー回路が接続さ
れ、Ｑ４のコレクタ電流がＱ１のコレクタ電流に追従す
るように構成されている。Ｑ３，Ｑ４のエミッタはそれ
ぞれ、抵抗Ｒ１，Ｒ２を介して接地されている。Ｑ２，
Ｑ４のそれぞれのコレクタはともにＱ５のベースに接続
され、Ｑ１，Ｑ２のベースには定電圧源Ｖ1がそれぞれ
抵抗Ｒ３，Ｒ４を介して供給される。Ｑ２とＱ４のコレ
クタ電流の差はＱ５により電流増幅され、Ｑ６の
“Ｈ”，“Ｌ”レベルの切換スイッチを構成している。
Ｑ５のエミッタは接地されコレクタは第２の定電流源Ｉ
2に接続されている。
の定電流源Ｉ1が接続されており、また、Ｑ１のコレク
タにはＱ３，Ｑ４からなるカレントミラー回路が接続さ
れ、Ｑ４のコレクタ電流がＱ１のコレクタ電流に追従す
るように構成されている。Ｑ３，Ｑ４のエミッタはそれ
ぞれ、抵抗Ｒ１，Ｒ２を介して接地されている。Ｑ２，
Ｑ４のそれぞれのコレクタはともにＱ５のベースに接続
され、Ｑ１，Ｑ２のベースには定電圧源Ｖ1がそれぞれ
抵抗Ｒ３，Ｒ４を介して供給される。Ｑ２とＱ４のコレ
クタ電流の差はＱ５により電流増幅され、Ｑ６の
“Ｈ”，“Ｌ”レベルの切換スイッチを構成している。
Ｑ５のエミッタは接地されコレクタは第２の定電流源Ｉ
2に接続されている。
【００１７】Ｑ７，Ｑ８は第２の差動増幅器を構成して
おり、エミッタそれぞれには第３の定電流源Ｉ3が接続
され、Ｑ８のコレクタはＱ３のエミッタと抵抗Ｒ１の中
間点に、また、Ｑ７のコレクタはトランジスタＱ４のエ
ミッタと抵抗Ｒ２の中間点に接続されている。Ｑ７，Ｑ
６のベースはＱ５のコレクタと定電流源Ｉ2の中間点に
接続され、Ｑ８のベースは第２の定電圧源Ｖ2に接続さ
れている。また、Ｑ６はエミッタがグランドに接続さ
れ、コレクタは抵抗Ｒ５に介して電源Ｖccに接続され、
Ｑ６のコレクタと抵抗Ｒ５の中間点から出力信号が取り
出される。
おり、エミッタそれぞれには第３の定電流源Ｉ3が接続
され、Ｑ８のコレクタはＱ３のエミッタと抵抗Ｒ１の中
間点に、また、Ｑ７のコレクタはトランジスタＱ４のエ
ミッタと抵抗Ｒ２の中間点に接続されている。Ｑ７，Ｑ
６のベースはＱ５のコレクタと定電流源Ｉ2の中間点に
接続され、Ｑ８のベースは第２の定電圧源Ｖ2に接続さ
れている。また、Ｑ６はエミッタがグランドに接続さ
れ、コレクタは抵抗Ｒ５に介して電源Ｖccに接続され、
Ｑ６のコレクタと抵抗Ｒ５の中間点から出力信号が取り
出される。
【００１８】以上のように構成された回路に入力信号と
して、正弦波がコンデンサＣ１を介してＱ２のベースと
抵抗Ｒ４の中間点に加えられると、図２のＳ１のような
波形が得られ、ヒステリシスのしきい値を入力信号の平
均電圧から振幅方向の正負の電圧で設定できるコンパレ
ータ回路となる。このヒステリシスの幅ＶＡ，ＶＢはそ
れぞれ
して、正弦波がコンデンサＣ１を介してＱ２のベースと
抵抗Ｒ４の中間点に加えられると、図２のＳ１のような
波形が得られ、ヒステリシスのしきい値を入力信号の平
均電圧から振幅方向の正負の電圧で設定できるコンパレ
ータ回路となる。このヒステリシスの幅ＶＡ，ＶＢはそ
れぞれ
【００１９】
【数２】
【００２０】となり、その時の第３の定電流源Ｉ3は
【００２１】
【数３】
【００２２】となる。ここでＶB1，ＶB2はそれぞれにＱ
１，Ｑ２のベース電圧、ＩC1，ＩC2はそれぞれＱ１，Ｑ
２のコレクタ電流、Ｒは抵抗Ｒ１，Ｒ２の同じ抵抗値と
する。
１，Ｑ２のベース電圧、ＩC1，ＩC2はそれぞれＱ１，Ｑ
２のコレクタ電流、Ｒは抵抗Ｒ１，Ｒ２の同じ抵抗値と
する。
【００２３】いま、第１の定電圧源Ｖ1によりバイアス
されたＱ２の入力信号Ｓ１が正方向にヒステリシスＶＡ
より大きくなるとＱ１，Ｑ２で構成した第１の差動増幅
器はＱ１がオン、Ｑ２はオフとなる。従って、Ｑ３のコ
レクタ電流はＱ２のコレクタ電流より大きくなり、Ｑ５
のベース電流は流れなくなってオフに、Ｑ６はオンにな
り、コレクタが“Ｌ”レベルとなる。従ってＱ７，Ｑ８
が構成する第２の差動増幅器のうちＱ７がオフ、Ｑ８は
オンとなりＱ８のコレクタ電流、すなわち第３の定電流
源Ｉ3は抵抗Ｒ１を流れる。このため、Ｑ３とＱ４のベ
ース・エミッタ間電圧に差を生じ、Ｑ４のコレクタ電流
はＱ３のコレクタ電流より大きくなる。Ｑ２のベース電
圧は、コレクタ電流が、Ｑ４のコレクタ電流より小さく
なる電圧となる。これは図２のＡの状態である。
されたＱ２の入力信号Ｓ１が正方向にヒステリシスＶＡ
より大きくなるとＱ１，Ｑ２で構成した第１の差動増幅
器はＱ１がオン、Ｑ２はオフとなる。従って、Ｑ３のコ
レクタ電流はＱ２のコレクタ電流より大きくなり、Ｑ５
のベース電流は流れなくなってオフに、Ｑ６はオンにな
り、コレクタが“Ｌ”レベルとなる。従ってＱ７，Ｑ８
が構成する第２の差動増幅器のうちＱ７がオフ、Ｑ８は
オンとなりＱ８のコレクタ電流、すなわち第３の定電流
源Ｉ3は抵抗Ｒ１を流れる。このため、Ｑ３とＱ４のベ
ース・エミッタ間電圧に差を生じ、Ｑ４のコレクタ電流
はＱ３のコレクタ電流より大きくなる。Ｑ２のベース電
圧は、コレクタ電流が、Ｑ４のコレクタ電流より小さく
なる電圧となる。これは図２のＡの状態である。
【００２４】次に、入力信号Ｓ１が小さくなってヒステ
リシス幅ＶＢより小さい場合には、Ｑ１，Ｑ２による第
１の差動増幅器はＱ１がオフ、Ｑ２はオンとなり、従っ
てＱ３のコレクタ電流は流れないので、Ｑ５はオン、Ｑ
６はオフとなる。従ってＱ７，Ｑ８による第２の差動増
幅器のうちＱ７がオン、Ｑ８はオフとなり、Ｑ７のコレ
クタ電流、すなわち第３の定電流源Ｉ3は抵抗Ｒ２を流
れる。このため、Ｑ４のコレクタ電流はＱ３のコレクタ
電流より小さくなる。Ｑ２のベース電圧はＱ２のコレク
タ電流がＱ４のコレクタ電流より大きくなる電圧とな
る。これは図２のＢの状態である。
リシス幅ＶＢより小さい場合には、Ｑ１，Ｑ２による第
１の差動増幅器はＱ１がオフ、Ｑ２はオンとなり、従っ
てＱ３のコレクタ電流は流れないので、Ｑ５はオン、Ｑ
６はオフとなる。従ってＱ７，Ｑ８による第２の差動増
幅器のうちＱ７がオン、Ｑ８はオフとなり、Ｑ７のコレ
クタ電流、すなわち第３の定電流源Ｉ3は抵抗Ｒ２を流
れる。このため、Ｑ４のコレクタ電流はＱ３のコレクタ
電流より小さくなる。Ｑ２のベース電圧はＱ２のコレク
タ電流がＱ４のコレクタ電流より大きくなる電圧とな
る。これは図２のＢの状態である。
【００２５】次に、入力信号Ｓ１が上昇して図２のｂ点
にくると、Ｑ２のコレクタ電流はＱ４のコレクタ電流よ
り小さくなり、再び図２のＡの状態になる。
にくると、Ｑ２のコレクタ電流はＱ４のコレクタ電流よ
り小さくなり、再び図２のＡの状態になる。
【００２６】なお、図１において、入力信号はコンデン
サＣ１で直流成分をカットして交流成分のみを通過させ
てＱ２のベースに印加され、Ｑ１のベースへは直流バイ
アス電圧として第１の定電圧源Ｖ1が印加されるので、
Ｑ２のベース電圧は定電圧源Ｖ1のバイアス入力信号の
交流成分のみが加算されたものとなる。従って、入力信
号が正弦波信号の場合にはＱ４のベース電圧ＶB4は
サＣ１で直流成分をカットして交流成分のみを通過させ
てＱ２のベースに印加され、Ｑ１のベースへは直流バイ
アス電圧として第１の定電圧源Ｖ1が印加されるので、
Ｑ２のベース電圧は定電圧源Ｖ1のバイアス入力信号の
交流成分のみが加算されたものとなる。従って、入力信
号が正弦波信号の場合にはＱ４のベース電圧ＶB4は
【００２７】
【数４】
【００２８】となり、定電圧源Ｖ1のバイアス電圧を中
心電圧として正弦波信号が加算されて入力信号Ｓ１とな
る。
心電圧として正弦波信号が加算されて入力信号Ｓ１とな
る。
【００２９】以上説明したように、本発明は抵抗Ｒ１，
Ｒ２と第１，第３の定電流源Ｉ1，Ｉ3によってヒステリ
シス幅が決定されるコンパレータ回路を提供するもので
ある。
Ｒ２と第１，第３の定電流源Ｉ1，Ｉ3によってヒステリ
シス幅が決定されるコンパレータ回路を提供するもので
ある。
【００３０】
【発明の効果】以上、詳細に説明して明らかなように本
発明によれば、入力信号を印加することにより、ヒステ
リシスのしきい値が入力信号の平均電圧から振幅方向の
正負の電圧で正確に設定できるので、正弦波を加えたと
きでもデューティ５０％の信号を得ることができ、入力
信号のノイズによるスイッチング現象を改善できる効果
が得られる。
発明によれば、入力信号を印加することにより、ヒステ
リシスのしきい値が入力信号の平均電圧から振幅方向の
正負の電圧で正確に設定できるので、正弦波を加えたと
きでもデューティ５０％の信号を得ることができ、入力
信号のノイズによるスイッチング現象を改善できる効果
が得られる。
【図１】本発明の一実施例によるコンパレータ回路図で
ある。
ある。
【図２】図１の要部の波形図である。
【図３】従来のコンパレータ回路図である。
【図４】図３の要部波形図である。
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８…ト
ランジスタ、 Ｖ1…第１の定電圧源、 Ｖ2…第２の定
電圧源、 Ｉ1…第１の定電流源、 Ｉ2…第２の定電流
源、 Ｉ3…第３の定電流源。
ランジスタ、 Ｖ1…第１の定電圧源、 Ｖ2…第２の定
電圧源、 Ｉ1…第１の定電流源、 Ｉ2…第２の定電流
源、 Ｉ3…第３の定電流源。
Claims (1)
- 【請求項１】 第１導電型の第１，第２のトランジスタ
のエミッタを共通にして第１の定電流源に接続し、各ベ
ースをそれぞれ第３，第４の抵抗を介して第１の定電圧
源に接続してなる第１の差動増幅器と、各エミッタをそ
れぞれ第１，第２の抵抗を介して接地し、各コレクタを
前記、第１，第２のトランジスタのコレクタにそれぞれ
接続した上記、第１の差動増幅器のカレントミラー回路
を構成する第２導電型の第３，第４のトランジスタと、
第２の定電流源にコレクタを接続し、ベースを前記第２
のトランジスタのコレクタに接続し、エミッタを接地し
た第２導電型の第５のトランジスタと、前記第５のトラ
ンジスタのコレクタにべースを接続し、コレクタに抵抗
を介して電源に接続させエミッタを接地した第２導電型
の第６のトランジスタと、及びエミッタを共通にして第
３の定電流源に接続し、コレクタを前記、第３，第４の
トランジスタのエミッタにそれぞれ接続した第２の差動
増幅器を構成する第１導電型の第７，第８のトランジス
タとを有し、第７のトランジスタのべースは上記第２の
定電流源に接続し、第８のトランジスタのベースは第２
の定電圧源に接続し、上記第２のトランジスタのベース
にコンデンサを介して印加し、第６のトランジスタのコ
レクタから出力を取り出すことを特徴とするコンパレー
タ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03003750A JP3092015B2 (ja) | 1991-01-17 | 1991-01-17 | コンパレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03003750A JP3092015B2 (ja) | 1991-01-17 | 1991-01-17 | コンパレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175792A JPH05175792A (ja) | 1993-07-13 |
| JP3092015B2 true JP3092015B2 (ja) | 2000-09-25 |
Family
ID=11565874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03003750A Expired - Fee Related JP3092015B2 (ja) | 1991-01-17 | 1991-01-17 | コンパレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092015B2 (ja) |
-
1991
- 1991-01-17 JP JP03003750A patent/JP3092015B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175792A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| KR900005552B1 (ko) | 전류미러회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH05175792A (ja) | コンパレータ回路 | |
| JPH0794971A (ja) | 差動増幅器 | |
| KR930006185B1 (ko) | 피크·클립회로 | |
| JPH0220164B2 (ja) | ||
| JPH06347493A (ja) | 交流電圧信号の整流用回路装置 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JPS6366453B2 (ja) | ||
| JPH0138981Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6223164Y2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JPH0451094B2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2517667B2 (ja) | 整流回路 | |
| JPH0445199Y2 (ja) | ||
| JPH0216042B2 (ja) | ||
| JPH061868B2 (ja) | 差動信号検出回路 | |
| JPH06140850A (ja) | 分圧回路 | |
| JPH01278107A (ja) | 電流ミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |