JPH0719444B2 - データ再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、セルフ・クロック方式を用いたディジタル・
データの再生装置に関し、特に高速サーチ時におけるビ
ットレイト変動に対して安定に動作し、より高速のサー
チが出来るデータ再生装置に関するものである。

従来の技術 近年ディジタル記録再生技術は、広い分野に応用される
ようになり、特にディジタル・オーディオ、ディジタル
VTR等の音声、画像の分野で、めざましい発展を遂げて
いる。

その中でも、目的のデータを短時間で頭出しする高速サ
ーチ機能が実用上重要である。

例えば、テープを用いた回転ヘッド方式のディジタル・
データ再生装置においては、テープを高速で走行させる
と、通常走行時に比べて再生クロックのビット・レイト
が変化するので、再生クロックで正しく入力ディジタル
・データを打ち抜くためには、再生クロック抽出用のフ
ェーズ ロックド ループ（PLL;Phase Locked Loop）
回路のキャプチャーレンジを広くする必要があった。

なおPLL回路のキャプチャーレンジとは、PLLがフリーラ
ン（ロックしていない状態）から引き込んでロック出来
る周波数の範囲である。

また、ビット・レイトがキャプチャ・レンジを越えない
ように、ヘッド・スキャン・スピードをテープ・スピー
ドに応じて変化させて、ビット・レイト変動が少なくな
るように制御する必要があった。

以下図面を参照しながら上述した従来の再生クロック抽
出装置を回転ヘッド方式のディジタル・データ再生機に
応用した一例について説明する。

第３図は従来の再生クロック抽出装置の構成を示したも
のである。

第３図において、101はカセットハーフ、102はリール、
103はテープ、104はシリンダ、105a,105bはヘッド、106
はヘッドアンプ、107は再生クロック抽出用のPLL（Phas
e Locked Loop）回路、108はPLL回路から出力される再
生クロック（ｂ）の周波数を検出するPLL周波数検出
部、109は目的のテープ・スピードを設定するためのテ
ープスピード設定部、110はPLL周波数検出部108から出
力されるPLL周波数データ（ｃ）、PLL周波数検出フラグ
（ｄ）と、テープスピード設定部109より出力されるス
ピードデータ（ｅ）をもとに、目的のテープ・スピード
になるように、シリンダサーボ111、リールサーボ113に
対して、制御パラメータを与えるテープスピード制御
部、112はシリンダを駆動するシリンダ・ドライバ、114
はリールを駆動するリール・ドライバである。

以上のように構成された従来の再生クロック抽出装置の
動作を説明する。

第３図における再生クロック抽出装置は、キャップスタ
ンを用いずにリールの駆動のみで、テープスピードを制
御する方式を用いている。

ここで、リールの回転周波数を一定にしてテープを走行
させたときのテープスピードの変化について考えてみ
る。

第４図は、テープがリールの駆動によって巻き取られる
様子を示したものでありr₀はリールの半径、ｒは、r₀に
巻き取られたテープのテープ厚分を加えた値、frはリー
ルの回転周波数、ｖはテープスピードである。

ここで、テープ厚をＴ、巻き始めからの時間をｔとする
と ｖ＝２π（r₀＋ｒ）fr ＝２π（r₀＋fr Tt）fr ＝２π（r₀ fr＋Tfr²t） ……（１） これをグラフに書くと第５図のようになる。

つまり、上記のリール駆動によるテープ走行では、時間
ｔとともにテープスピードが変化し、その傾きもテープ
厚によって変わるので、制御が難しい。

そこで従来の再生クロック抽出装置においては、再生ク
ロックの周波数（以降PLL周波数と呼ぶ）をもとにリー
ルの回転周波数frを制御し、一定のテープスピードが得
られるようにしている。

次に、PLL周波数をもとにして、テープスピードを制御
する原理について説明する。

第６図は、テープとヘッドの相対速度を示した図であ
る。第６図において、400はシリンダー、401はテープ、
Vh₀はヘッド・スキャン・スピード、Vtはテープスピー
ド、Vh₁は高速走行時のテープスピード、Vhは記録時の
ヘッドのテープの相対速度、Vh₁は高速走行時のヘッド
とテープの相対速度、Vh₂はVh₁のVh方向成分、θはヘッ
ドスキャン仰角、θ_１は記録されたトラックの仰角、θ
_２ほ高速走行時のヘッドスキャン仰角、θ_３はθ_３＝θ
_２−θ_１である。

ここで記録時のテープとヘッドの相対速度はVhは下のよ
うに表される。

Vh₂＝（Vh₀−Vt）^２＋2Vh₀ Vt（１−cosθ） θが十分小さいとき VhVh₀−Vt ……（２） 同様にして Vh₁Vh₀−Vt₁ ……（３） Vh₁のVh方向の成分をVh₂とすると Vh₂＝Vh₁ cosθ_３ ＝Vh₁ cos（θ_２−θ_１） これをPLL周波数fpに換算すると ここでλｂは最小記録波長とする。

θが十分小さいとき、cos（θ_２−θ_１）１ ∴Vt₁Vh₀−λb fp ……（５） したがって、PLL周波数fpの値とヘッドスキャン・スピ
ードVh₀から、テープの走行速度を求めることができ
る。そこでテープスピードの制御を行ってPLL周波数
（再生クロックの周波数）を検出し、PLL周波数データ
（ｃ）とPLL周波数が検出出来たことを示すPLL周波数検
出フラグ（ｄ）をテープスピード制御部110に供給す
る。

テープスピード制御部110はテープスピード設定部109に
よって設定されたスピードデータ（ｅ）によって目的の
テープスピードになったとき、PLL周波数fpが通常再生
（記録時と同じテープスピードでの再生）時と同じ、あ
るいはほぼ近い値になるようにシリンダサーボ（111）
にシリンダー回転数のパラメータを与える。またPLL周
波数検出部（108）から供給されるPLL周波数データ
（ｃ）をPLL周波数検出フラグ（ｄ）が有効なときだけ
用いて、第７図で説明したアルゴリズムにもとづいて、
目的のテープスピードを得られるようなリール回転周波
数のパラメータをリールサーボ（113）に与えテープス
ピードを制御して、入力ディジタル・データの周波数が
PLL107のキャプチャ・レンジに入るようにして、再生ク
ロックを抽出する。

発明が解決しようとする問題点 しかしながら上記のような方式では、テープ・スピード
が急激に変化する場合の追従が難しいので、急激にテー
プ・スピードを変えたい場合は、PLLのキャプチャ・レ
ンジを広くすることが必要であるが、PLL自体のキャプ
チャ・レンジを広く取ろうとすると、PLLが不安定にな
り、特に高速サーチ時のように入力データのエラーが多
い場合は、安定に再生クロックを抽出することが難しく
なる。

また今一つ重要の問題点がある。サーチ時の再生データ
は間欠的になり情報密度が低くなるので、サーチ速度に
も自ずから限界が生じる点である。この限界はサーチ方
向と速度によって第８図のようになる。第８図は30φの
回転ヘッドを有するDATのサーチ時にテープに標準速
度で９秒間記録されたサブコードを読み取るための限界
速度を示した図である。

第１象限に早送り方向（FF）のサーチ速度とビットレイ
トの関係を、第２象限に巻戻し方向（REW）のサーチ速
度とビットレイトの関係を表している。

第８図より明らかなことは、サーチ速度を高くするため
にはビットレイトを高くする必要があるということであ
り、通常再生時のビットレイト（9.4Mbps）のままではF
F側、REW側とも約250倍速が限界である。

従って300倍速以上を実現するためには、サーチ時にビ
ットレイトを高くする必要がある。

問題点を解決するための手段 上記２つの問題点を解決するために本発明のデータ再生
装置は、再生信号のビットレイトを計測する手段と、再
生信号からクロックを抽出するクロック再生PLLと、PLL
レンジオフセット制御部からなり、複数のビットレイト
目標値を設定し、目標値によってクロック再生PLLのフ
リーラン周波数を切り換えるとともに、目標値と計測し
た再生信号ビットレイトとの差異に基づく出力で、クロ
ック再生PLLのキャプチャーレンジを制御するようにす
るとともに、再生信号のビットレートを調整する手段へ
供給して所定のビットレートになるようにしたものであ
る。

作用 本発明は上記した構成によって、通常再生時のビットレ
イト目標値とサーチ時のビットレイト目標値を別々に設
定することが出来、それぞれの目標値に再生信号のビッ
トレイトが近づくようにテープ速度等を調整するととも
に、過渡時の誤差を計測してPLLのキャプチャーレンジ
の幅、あるいは中心周波数を移動するよう制御して、常
に再生信号のビットレイトに追従することが出来る。

実施例 以下、本発明の再生クロック抽出装置を回転ヘッド方式
のディジタル・データ再生機の応用した一実施例につい
て、図面を参照しながら説明する。

第１図は本発明の再生クロック抽出装置の構成を示した
ものである。

なお、PLL部616以外の部分については、第３図で説明し
た従来の再生クロック抽出装置と同様なので、ここでは
説明を省く。

第１図において、607はキャプチャ・レンジのセンター
値を外部から与えられるキャプチャ・レンジ制御データ
（ｆ）によって変化させることの出来るPLL（Phase Loc
ked Loop）回路であり、かつ、外部から与えられるもう
一つの目標ビットレイト設定データ（ｇ）によって動作
レンジを切り換えることの出来るPLL回路である。620は
モードに応じて目標のビットレイト（BR）を設定するも
のである。

608は、PLL回路607の出力する再生クロックの周波数を
検出して、PLL周波数データ（ｃ）とPLL周波数検出フラ
グ（ｄ）を出力するPLL周波数検出部、615はPLL周波数
データ（ｃ）とPLL周波数検出フラグ（ｄ）をもとに、P
LL回路607のキャプチャ・レンジのセンター値を決定す
るキャプチャ・レンジ制御データ（ｆ）をPLL回路607に
出力するキャプチャ・レンジ制御部である。

次に第２図を用いて、PLL部616の動作について説明す
る。

第２図は、入力されるディジタル・データの周波数変化
に従ってPLL周波数データが変化し、それに伴ってPLL回
路607のキャプチャ・レンジがどのように変化していく
か示したグラフである。

縦軸はPLL周波数データの変動を％で表し、横軸は時間
軸である。

第２図において、701はPLL周波数データを表し、702はP
LL回路607のキャプチャ・レンジを表し、703はキャプチ
ャ・レンジのセンター値を表している。

ここで、PLL回路607のキャプチャ・レンジの幅は、±５
％とし、キャプチャ・レンジのセンター値を表すキャプ
チャ・レンジ制御データは、−３％、０％、＋３％の３
通りとする。またキャプチャ・レンジ制御部615はPLL周
波数検出部608の出力するPLL周波数検出フラグ（ｄ）が
アクティブのとき、PLL周波数データ（ｃ）を見て、キ
ャプチャ・レンジ制御データ（ｆ）の値を決定する。

ここでは、キャプチャ・レンジ制御部615は、第１表の
ような条件で、キャプチャ・レンジ制御データを出力す
るとする。

したがって第２図において、PLL周波数データが（ａ）
点で、＋３％を越えたとき、キャプチャ・レンジのセン
タは、＋３％にシフトし、（ｂ）点において、＋３％以
下になったとき、０％にもどる。逆に（ｃ）点で再生ク
ロック周波数が−３％以下になったとき、キャプチャ・
レンジのセンタは、−３％にシフトし、（ｄ）点では０
％にもどる。

また（ｅ）点以降のようにPLL周波数の検出が不能にな
ったとき（無記録部分等を再生したとき）、チャプチャ
・レンジ制御データは前置ホールドになる。

したがって上述のような処理を行うことによって、PLL
部616全体で見た実効キャプチャ・レンジは±３％拡張
されて±８％になる。

なお、ここではキャプチャ・レンジ制御データのステッ
プを３ステップとして説明したが、ステップ数を増やす
ことによって、より広いキャプチャ・レンジを得ること
が出来る。

このように目標とするビットレイトに合わせて、それぞ
れのモードで違った領域において、実効的なキャプチャ
・レンジを拡大することが出来る。

発明の効果 以上のように本発明は再生信号のビットレイトを計測す
る手段と、再生信号からクロックを抽出するクロック再
生PLLと、PLLレンジオフセット制御部からなり、複数の
ビットレイト目標値を設定し、目標値によってクロック
再生PLLのフリーラン周波数を切り換えるとともに、目
標値と計測した再生信号ビットレイトとの差異に基づく
出力で、クロック再生PLLのキャプチャーレンジを制御
するようにするとともに、再生信号のビットレートを調
整する手段へ供給して所定のビットレートになるように
したことにより、比較的キャプチャ・レンジの狭い、安
定したクロック再生PLLを用いて、実効的に広いキャプ
チャ・レンジを、目標とするビットレイトの設定に応じ
てそれぞれの領域に確保することが出来るので広い範囲
で変動するディジタル信号入力に対して安定して再生ク
ロックを抽出し、サーチ時には全体の動作領域を高い方
へもって行くことが出来るので、これまでの限界を越え
る高速サーチが可能になる。

また、再生信号のビットレイトを計測する手段は、再生
データを復調してディジタル信号の中から同期信号を検
出する同期信号検出部と、同期信号が特定の間隔で入力
されているとき同期検出フラグを出力する条件判定部
と、同期が検出されたときに同期信号間の間隔を計測す
るようにすることにより、周波数検出装置の出力データ
を見かけの同期信号等から保護することが出来る。

さらに再生信号のビットレイトを計測する手段は、誤り
検出符号を含むディジタル信号を復調し、誤り検出を行
う誤り検出手段を備え、上記条件判定部は同期信号が特
定の間隔で検出され、かつ各同期信号に対応したディジ
タル信号から誤りが検出されないとき同期検出フラグを
出力し、同期検出フラグが立つ時のみクロック再生PLL
のキャプチャーレンジを制御するようにすることによっ
て、周波数検出装置の出力データを信頼度の高いものと
することが出来、より高速のサーチを安定に行うことが
出来るようになる。

なお本発明の実施例では、シリンダ回転数の制御情報
に、ビットレイト目標値と計測したビットレイト値の差
異に基づく出力を供給し、テープスピード制御部610の
出力情報とともに加えていることで、２重のサーボ系を
構成しており、ゆるやかな変動を抑える系と、過渡時の
ような高速の変動に対して抑制する系を付加することに
なり、安定なサーボをかけることが出来るようになっ
た。

【図面の簡単な説明】

第１図は本発明の一実施例における再生クロック抽出装
置の構成を示すブロック図、第２図はPLL周波数データ
とPLLのキャプチャ・レンジの関係を示すグラフ、第３
図は本発明の従来例における再生クロック抽出装置のブ
ロック図、第４図はテープの巻き取りを示す概略図、第
５図はテープスピードの変化を示すグラフ、第６図はテ
ープとヘッドの相対速度を示すベルトル図、第７図はテ
ープスピードの制御アルゴリズムを示すフローチャー
ト、第８図は限界サーチ速度とビットレイトの関係を示
すグラフである。 601……カセット・ハーフ、602……リール、603……テ
ープ、604……シリンダ、605a,605b……ヘッド、606…
…ヘッド・アンプ、607……PLL、608……PLL周波数検出
部、609……テープ・スピード設定部、610……テープ・
スピード制御部、611……シリンダ・サーボ、612……シ
リンダ・ドライバ、613……リール・サーボ、614……リ
ール・ドライバ、615……キャプチャ・レンジ制御部、6
16……PLL部、620……目標ビットレイト設定部。

Claims (3)

【特許請求の範囲】
1. 【請求項１】再生信号のビットレイトを計測する手段
   と、再生信号からクロックを抽出するクロック再生PLL
   と、PLLレンジオフセット制御部からなり、複数のビッ
   トレイト目標値を設定し、目標値によってクロック再生
   PLLのフリーラン周波数を切り換えるとともに、目標値
   と計測した再生信号ビットレイトとの差異に基づく出力
   で、クロック再生PLLのキャプチャーレンジを制御する
   ようにするとともに、再生信号のビットレートを調整す
   る手段へ供給して所定のビットレートになるようにした
   ことを特徴とするデータ再生装置。
2. 【請求項２】再生信号のビットレイトを計測する手段
   は、再生データを復調してディジタル信号の中から同期
   信号を検出する同期信号検出部と、周期信号が特定の間
   隔で入力されているとき同期検出フラグを出力する条件
   判定部と、同期が検出されたときに同期信号間の間隔を
   計測する同期信号周期計測手段からなることを特徴とす
   る特許請求の範囲第（１）項記載のデータ再生装置。
3. 【請求項３】再生信号のビットレイトを計測する手段
   は、誤り検出符号を含むディジタル信号を復調し、誤り
   検出を行う誤り検出手段を備え、上記条件判定部は同期
   信号が特定の間隔で検出され、かつ各同期信号に対応し
   たディジタル信号から誤りが検出されないとき同期検出
   フラグを出力し、同期検出フラグが立つ時のみクロック
   再生PLLのキャプチャーレンジを制御するようにしたこ
   とを特徴とする特許請求の範囲第（２）項記載のデータ
   再生装置。