JPH07200093A - コンピュータシステムの電力を管理するための装置および方法 - Google Patents

コンピュータシステムの電力を管理するための装置および方法

Info

Publication number
JPH07200093A
JPH07200093A JP6296544A JP29654494A JPH07200093A JP H07200093 A JPH07200093 A JP H07200093A JP 6296544 A JP6296544 A JP 6296544A JP 29654494 A JP29654494 A JP 29654494A JP H07200093 A JPH07200093 A JP H07200093A
Authority
JP
Japan
Prior art keywords
signal
clock
oscillator
power
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6296544A
Other languages
English (en)
Other versions
JP3633975B2 (ja
Inventor
Rita M O'brien
リタ・エム・オブライエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH07200093A publication Critical patent/JPH07200093A/ja
Application granted granted Critical
Publication of JP3633975B2 publication Critical patent/JP3633975B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 システム発振器への電力の付与を制御し、電
力消費を低減することのできる、コンピュータシステム
の電力管理装置を提供する。 【構成】 電力管理装置１１０からの出力信号を与え
て、コンピュータシステム１００が電力節約停止状態に
ある場合にはシステムクロック信号を発生する外部シス
テム発振器をオフにし、かつこのコンピュータシステム
が再開して準備ができた状態にある際にはこの外部シス
テム発振器をオンにする。カウンタを設けて電力管理装
置が停止状態を出入りする際に出力信号のレイテンシィ
を制御する。このレイテンシィによって、マイクロプロ
セッサクロックおよび／またはシステム発振器に関連す
る他のクロック信号が発振器が動作停止状態になる前に
動作停止になる時間ができ、かつクロック信号が再開す
る前に発振器が安定化する時間ができる。結果として、
コンピュータシステムの電力消費が低減され得る一方、
このコンピュータシステムのための適切なクロック発生
は維持される。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は、コンピュータシステムに関
し、かつ特にコンピュータシステム内で採用される電力
管理技術に関する。
【０００２】
【関連技術の説明】製造業者により進められている開発
の１つの目的にコンピュータシステムの電力消費量を低
減するということがある。電力消費量を低減することで
典型的にはシステムの発生する熱が低減され、そのこと
によって信頼性が増しかつコストが減少する。また、電
力を減らすことは、電池で給電を行なうポータブルのコ
ンピュータシステムの寿命を最大限に延ばすうえでも特
に重要なことである。
【０００３】コンピュータシステムの電力消費を低減す
るについては様々な技術が工夫されてきた。これらの技
術には、回路の集積度を上げたり、改善された回路およ
び電力管理装置（ＰＭＵ）を組込むことが含まれる。あ
る特定の電力低減技術には、マイクロプロセッサ、シス
テムメモリおよびディスクコントローラ等の非活性回路
部を駆動するクロック信号を停止することができるよう
にすることが含まれる。このような技術を採用するシス
テムは典型的には、マイクロプロセッサ、システムメモ
リおよびディスクコントローラが非活性状態になる時期
を検出または予測して、これに応じて適切な時期にクロ
ック信号を停止する電力管理装置を含む。非活性回路部
を駆動する「使用されない」クロック信号をオフにする
ことで、システム全体の電力消費を減らす。これと類似
する技術として、マイクロプロセッサ、システムメモリ
およびディスクコントローラが非活性状態にあるときに
これらに供給する電力を減らすことが考えられる。
【０００４】ところが、従来のコンピュータシステムは
電力管理モードの際にシステム発振器から電力を取去る
ことをしない。したがって、従来技術のコンピュータシ
ステムでは、対応するクロック信号が使用されない場合
にシステム発振器に付与される電力は無駄になってしま
う。
【０００５】
【発明の概要】上で説明した問題は概ね本発明に従うシ
ステム発振器ゲート技術を採用するコンピュータシステ
ムによって解決される。一実施例においては、デジタル
ハードウェアを使用して、システム発振器から電力を取
去ったり再付与したりする制御を行なう。具体的には、
コンピュータシステムが電力節約停止状態にある場合、
電力管理装置から出力信号を与えて外部システム発振器
をオフにし、コンピュータシステムが再開して準備がで
きた状態になるとこの外部システム発振器をオンにす
る。電力管理装置が停止状態に入ったり出たりする際に
出力信号のレイテンシィを制御するカウンタを設ける。
このレイテンシィによってマイクロプロセッサクロック
および／またはシステム発振器に関連する他のクロック
信号が、発振器の動作停止前にシャットオフする時間が
できかつクロック信号が再開する前に発振器が安定化す
る時間ができる。結果として、コンピュータシステムの
電力消費を低減することが可能な一方、コンピュータシ
ステムのための適切なクロック発生が維持される。
【０００６】おおまかに言うと、本発明は、基準タイミ
ング信号を発生するための発振器と、この発振器に結合
されてクロック信号を発生することができるクロック発
生器と、コンピュータシステムの回路部を監視してこの
回路部が非活性状態にあるかどうかを表わす停止状態信
号を発生することができるシステムモニタとを備えるコ
ンピュータシステムを考える。クロック発生器とシステ
ムモニタに結合されるクロック制御装置も設けられてお
り、このクロック制御装置は停止状態信号のアサートに
応答してクロック信号を停止しかつ停止状態信号のデア
サートに応答してクロック信号を再開することができ
る。最後に、このコンピュータシステムは発振器とシス
テムモニタとに結合された発振器電力制御装置を備え、
この発振器電力制御装置は、停止状態信号のアサートに
応答して発振器に供給される電力を取去ることができ
る。
【０００７】本発明はさらに、タイミング基準信号を与
えるための発振器を含むコンピュータシステムに接続可
能な電力管理装置を考慮する。この電力管理装置は、コ
ンピュータシステムの回路部を監視して、この回路部が
非活性状態にあるかどうかを表わす停止状態信号を発生
することができるシステムモニタと、このシステムモニ
タに結合され、停止状態信号のアサートに応答してクロ
ック停止信号を発生することができるクロック制御装置
と、システムモニタに結合された発振器電力制御装置と
を備える。この発振器電力制御装置は、停止状態信号に
応答し、発振器への電力の付与を制御するための発振器
ゲート信号を発生することができる。
【０００８】本発明は最後に、コンピュータシステム内
のシステム発振器から電力を取去ったり電力を付与した
りするための電力管理方法を考え、この方法は、コンピ
ュータシステムの回路部を監視するステップと、この回
路部が非活性状態にある場合に停止状態に入るステップ
と、この停止状態に入るステップに応答してクロック信
号を停止するステップと、この停止状態に入るステップ
に応答してシステム発振器から電力を取去るステップと
を含む。
【０００９】本発明には様々な修正や代替的な形態が可
能であり、発明の具体的な実施例について例として図面
に示しかつ本明細書中に詳細に記載するものである。し
かしながら、図面および詳細な説明は開示するこの特定
の形態に発明を限定することを意図しておらず、逆に先
行の特許請求の範囲により定義される発明の精神および
範囲にあるすべての修正、等価物および代替例を包含す
ることを意図している点を理解されたい。
【００１０】
【発明の説明】ここで図面を参照して、図１は本発明に
従うシステム発振器ゲート技術を実現するコンピュータ
システム１００のブロック図である。コンピュータシス
テム１００は、マイクロプロセッサ（ＣＰＵ）１０２
と、システムメモリコントローラ１０４と、ディスクコ
ントローラ１０６とを備え、これら各々がクロック発生
器１０８に結合されている。コンピュータシステム１０
０は、クロック発生器１０８に結合された電力管理装置
（ＰＭＵ）１１０とシステム発振器１１２とをさらに備
える。
【００１１】システム発振器１１２は発振器回路で、好
ましい実施例では水晶素子を含みかつ予め定められた周
波数の発振器基準信号を発生する。この発振器基準信号
はクロック発生器１０８に与えられる。発振器基準信号
を使用して、クロック発生器１０８は、特に、マイクロ
プロセッサ１０２に与えられるＣＰＵクロック信号と、
システムメモリコントローラ１０４およびディスクコン
トローラ１０６に与えられるシステムクロック信号とを
発生する。なお、このＣＰＵクロック信号はシステムク
ロック信号と異なる周波数を有していてもよい。たとえ
ば、一実施例においては、ＣＰＵクロック信号が８０Ｍ
Ｈｚの最大周波数を有しかつシステムクロック信号が４
０ＭＨｚの最大周波数を有する。
【００１２】電力管理装置１１０は、発振器電力制御装
置１２２およびクロック制御装置１２４に結合されたシ
ステムモニタ１２０を含む。カウンタ１２６は、発振器
電力制御装置１２２に結合され、かつカウンタ対１２８
および１３０はクロック制御装置１２４に結合される。
【００１３】動作の際には、システム発振器１１２は、
たとえば８０ＭＨｚといった予め定められた周波数の発
振器基準信号を発生する。クロック発生器１０８はこの
発振器基準信号を使用してＣＰＵクロック信号とシステ
ムクロック信号とを発生する。
【００１４】コンピュータシステム１００に電源を投入
した後、システムモニタ１２０は、コンピュータシステ
ム１００の様々なサブシステムのうちとりわけマイクロ
プロセッサ１０２、システムメモリコントローラ１０
４、およびディスクコントローラ１０６等を監視する。
一実施例では、システムモニタ１２０はＣＰＵローカル
バスおよび／または周辺バス上の信号の活性状態を検出
することによってマイクロプロセッサおよび他のシステ
ム周辺部の動作状態を検出する。システムモニタ１２０
の様々な具体的な実現例を電力管理装置１１０内に採用
することができ、システムモニタの例が多数の公知の先
行技術文献に記載されている。たとえば、コンピュータ
システムの非活性回路部を検出するシステムモニタの例
がスミス他（Smith et al.）に対し１９９２年１１月２
４日に発行された米国特許第５，１６７，０２４号に記
載されている。この特許は、その全文についてここに引
用により援用する。
【００１５】システムモニタ１２０は、マイクロプロセ
ッサ１０２、システムメモリコントローラ１０４および
ディスクコントローラ１０６が非活性状態にあると判断
すると、停止状態に入り、その間本明細書中で停止状態
信号と呼ぶ制御信号がアサートされる。この停止状態信
号は、発振器電力制御装置１２２とクロック制御装置１
２４とに与えられる。後ほどより詳細に説明するが、こ
の発振器電力制御装置１２２は、ＯＳＣＧＡＴＥ信号と
して表わす制御信号を応答的にアサートし、この信号に
よってシステム発振器から電力が取去られ、かつクロッ
ク制御装置１２４は、クロック停止信号として表わされ
る制御信号をアサートし、この信号によってクロック発
生器１０８がＣＰＵクロック信号とシステムクロック信
号とを停止する。
【００１６】図２は、システムモニタ１２０の内部状態
とクロック停止およびＯＳＣＧＡＴＥ信号とのタイミン
グの関係を表わすタイミング図である。図１と図２とを
併せて見ると、システムモニタ１２０が停止状態に入り
かつ停止状態信号をアサートすると、クロック制御装置
１２４がカウンタ１２８に３０マイクロ秒という期間の
カウントを開始させる。この３０マイクロ秒の期間が経
過すると、クロック制御装置１２４がクロック停止信号
をアサートし、これによってクロック発生器１０８はＣ
ＰＵクロック信号とシステムクロック信号とを停止す
る。
【００１７】発振器電力制御装置１２２も同様にシステ
ムモニタ１２０が停止状態に入ったことに応答して、カ
ウンタ１２６に１５０マイクロ秒という期間のカウント
を開始させる。１５０マイクロ秒が経過した後、発振器
電力制御装置１２２はＯＳＣＧＡＴＥ信号をアサート
し、これによってシステム発振器１１２から電力が取去
られる。したがって、発振器基準信号はもはや発生され
なくなる。
【００１８】電力管理装置１１０は、システムモニタ１
２０が、ＣＰＵクロック信号および／またはシステムク
ロック信号を再開する必要があると決定するまで停止状
態のままである。システムモニタ１２０によりこのよう
な決定が下されると、システムモニタ１２０はレディ状
態に入る。応じて停止状態信号がデアサートされ、発振
器電力制御装置１２２は応答的にＯＳＣＧＡＴＥ信号を
デアサートする。このＯＳＣＧＡＴＥ信号がデアサート
されると、システム発振器１１２に対し電力が再付与さ
れ、これによって発振器基準信号の発生が可能となる。
【００１９】さらに、停止状態信号のデアサートに応答
して、クロック制御装置１２４もカウンタ１３０に２０
ミリ秒という期間のカウントを開始させる。２０ミリ秒
の期間が経過すると、クロック制御装置１２４はクロッ
ク停止信号をデアサートし、これによりクロック発生器
１０８はＣＰＵクロック信号とシステムクロック信号と
を再開する。なお、カウンタ１３０により制御されるこ
の２０ミリ秒という期間によって、ＣＰＵおよびシステ
ムクロック信号を再開する試みを行なう前に発振器基準
信号が安定化する。
【００２０】図３は、ＯＳＣＧＡＴＥ信号に応答してシ
ステム発振器１１２への電力が取去られたり再付与され
たりする電力ゲート回路を示す。図示のとおり、ＦＥＴ
スイッチングトランジスタ１５０は電源ＶＣＣとシステ
ム発振器１１２とに結合されている。ＯＳＣＧＡＴＥ信
号はトランジスタ１５０のゲートに付与される。なお、
図１の実施例においては、このスイッチング回路はシス
テム発振器１１２の内部に組込まれている。
【００２１】上記のように構成した結果、このコンピュ
ータシステムの全体的な電力消費を低減することができ
る。さらに、ＣＰＵおよびシステムクロック信号は、こ
れらクロック信号の適切な発生を維持しかつシステムを
動作停止状態に準備するためにシステム発振器から電力
が取除かれる前に停止される。さらに、発振器基準信号
が安定化する時間の余裕を与えるためクロック信号が再
開される前にシステム発振器１１２へ電力が再付与され
る。
【００２２】なお、上記のシステム発振器ゲート技術
は、他の様々な電力管理技術とともに使用してもよい。
たとえば、このシステム発振器ゲート技術を、同時係属
中で、同一譲受人の特許出願である、マクドナルド他
（MacDonald et at.）による「イン・サービス表示を伴
う割込コントローラ」と題する、１９９３年９月２２日
出願の米国特許出願連続番号第０８／１２５，３３６号
およびオブライエン他（O'Brien et al.）による「割込
駆動コンピュータシステム内のタイマを刻む動作のため
の電力管理制御技術」と題する１９９３年１１月２３日
付出願の米国特許出願連続番号第１５６，８８８号、お
よびウィザー他（Wisor et al.）による「ポータブルコ
ンピュータシステムおよびその電力管理方法」と題する
本願と同時出願の米国特許出願連続番号第１６０，９３
０号に教示される電力管理技術とともに使用してもよ
い。これらの特許出願についてその全文をここに引用に
より援用する。
【００２３】上の開示について十分に理解すれば、当業
者には様々な変形および修正が明らかとなるであろう。
先行の特許請求の範囲はこのような変形および修正のす
べてを包含するものとして解釈されるものである。
【図面の簡単な説明】
【図１】本発明に従うシステム発振器ゲート技術を実現
する電力管理装置を含むコンピュータシステムのブロッ
ク図である。
【図２】電力管理装置の内部電力管理状態と対応する出
力制御信号とを示すタイミング図である。
【図３】システム発振器に対し電力を取去ったり再付与
したりするためのゲート回路を示す模式図である。
【符号の説明】
１００…コンピュータシステム １０２…マイクロプロセッサ １０４…システムメモリコントローラ １０６…ディスクコントローラ １０８…クロック発生器 １１０…電力管理装置 １１２…システム発振器 １２０…システムモニタ １２４…クロック制御装置

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 コンピュータシステムであって、 基準タイミング信号を発生するための発振器と、 前記発振器に結合されかつクロック信号を発生すること
    ができるクロック発生器と、 前記コンピュータシステムの回路部を監視しかつ前記回
    路部が非活性状態にあるかどうかを表わす停止状態信号
    を発生することができるシステムモニタと、 前記クロック発生器と前記システムモニタとに結合さ
    れ、前記停止状態信号のアサートに応答して前記クロッ
    ク信号を停止することができかつ前記停止状態信号のデ
    アサートに応答して前記クロック信号を再開することが
    できるクロック制御装置と、 前記発振器および前記システムモニタに結合され、前記
    停止状態信号のアサートに応答して前記発振器に供給さ
    れる電力を取去ることができる、発振器電力制御装置と
    を含む、コンピュータシステム。
  2. 【請求項２】 マイクロプロセッサをさらに含み、前記
    クロック信号が前記マイクロプロセッサに与えられる、
    請求項１に記載のコンピュータシステム。
  3. 【請求項３】 前記クロック制御装置が、前記クロック
    発生器に与えられるクロック停止信号を発生し、かつ前
    記クロック発生器が前記クロック停止信号のアサートに
    応答して前記クロック信号を停止する、請求項１に記載
    のコンピュータシステム。
  4. 【請求項４】 前記クロック制御装置が、前記停止状態
    信号の前記アサートから予め定められた時間経過後前記
    クロック停止信号をアサートする、請求項３に記載のコ
    ンピュータシステム。
  5. 【請求項５】 前記クロック制御装置に結合され前記予
    め定められた時間を制御するためのカウンタをさらに含
    む、請求項４に記載のコンピュータシステム。
  6. 【請求項６】 前記発振器電力制御装置が、前記停止状
    態信号の前記アサートから予め定められた時間経過後前
    記発振器に供給される電力を取去る、請求項１に記載の
    コンピュータシステム。
  7. 【請求項７】 前記発振器電力制御装置に結合され前記
    予め定められた時間を制御するためのカウンタをさらに
    含む、請求項６に記載のコンピュータシステム。
  8. 【請求項８】 前記クロック制御装置が、前記停止状態
    信号のデアサートから予め定められた時間経過後前記ク
    ロック停止信号をデアサートする、請求項１に記載のコ
    ンピュータシステム。
  9. 【請求項９】 コンピュータシステムに接続可能で、タ
    イミング基準信号を生成するための発振器を含む電力管
    理装置であって、前記電力管理装置が、 前記コンピュータシステムの回路部を監視し、前記回路
    部が非活性状態にあるかどうかを表わす停止状態信号を
    発生することができるシステムモニタと、 前記システムモニタに結合され、前記停止状態信号のア
    サートに応答してクロック停止信号を発生することがで
    きるクロック制御装置と、 前記システムモニタに結合され、前記停止状態信号に応
    答して前記発振器への電力の付与を制御するための発振
    器ゲート信号を発生することができる、発振器電力制御
    装置とを含む、電力管理装置。
  10. 【請求項１０】 前記クロック停止信号が、クロック信
    号の開始および停止を制御するために、前記電力管理装
    置の出力端子に与えられる、請求項９に記載の電力管理
    装置。
  11. 【請求項１１】 前記クロック制御装置が前記停止状態
    信号の前記アサートから予め定められた時間経過後前記
    クロック停止信号をアサートする、請求項９に記載の電
    力管理装置。
  12. 【請求項１２】 前記クロック制御装置に結合され前記
    予め定められた時間を制御するためのカウンタをさらに
    含む、請求項１１に記載の電力管理装置。
  13. 【請求項１３】 前記発振器電力制御装置が、前記停止
    状態信号の前記アサートから予め定められた時間経過後
    前記発振器から電力を取去るため前記発振器ゲート信号
    をアサートする、請求項９に記載の電力管理装置。
  14. 【請求項１４】 前記発振器電力制御装置に結合され前
    記予め定められた時間を制御するためのカウンタをさら
    に含む、請求項１３に記載の電力管理装置。
  15. 【請求項１５】 前記クロック制御装置が、前記停止状
    態信号のデアサートから予め定められた時間経過後前記
    クロック停止信号をデアサートする、請求項９に記載の
    電力管理装置。
  16. 【請求項１６】 前記クロック制御装置に結合され、前
    記予め定められた時間を制御するためのカウンタをさら
    に含む、請求項１５に記載の電力管理装置。
  17. 【請求項１７】 コンピュータシステム内のシステム発
    振器への電力を取去ったり付与したりするための電力管
    理方法であって、 前記コンピュータシステムの回路部を監視するステップ
    と、 前記回路部が非活性状態にある場合停止状態に入るステ
    ップと、 前記停止状態に入る前記ステップに応答してクロック信
    号を停止するステップと、 前記停止状態に入る前記ステップに応答して前記システ
    ム発振器からの電力を取去るステップとを含む、電力管
    理方法。
  18. 【請求項１８】 前記クロック信号を停止する前記ステ
    ップのあとで、前記システム発振器から電力を取去る前
    記ステップを行なう前に予め定められた時間待機するス
    テップをさらに含む、請求項１７に記載の電力管理方
    法。
  19. 【請求項１９】 前記回路部が活性状態になった場合に
    レディ状態に入るステップと、 前記レディ状態に入る前記ステップに応答して前記シス
    テム発振器に電力を再付与するステップと、 前記レディ状態に入る前記ステップに応答して前記クロ
    ック信号を再開するステップとをさらに含む、請求項１
    ８に記載の電力管理方法。
  20. 【請求項２０】 前記クロック信号を再開する前記ステ
    ップが、前記システム発振器へ電力を再付与する前記ス
    テップのあと予め定められた時間をおいて行なわれる、
    請求項１９に記載の電力管理方法。
JP29654494A 1993-12-01 1994-11-30 コンピュータシステムの電力を管理するための装置および方法 Expired - Lifetime JP3633975B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16093193A 1993-12-01 1993-12-01
US160931 1993-12-01

Publications (2)

Publication Number Publication Date
JPH07200093A true JPH07200093A (ja) 1995-08-04
JP3633975B2 JP3633975B2 (ja) 2005-03-30

Family

ID=22579087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29654494A Expired - Lifetime JP3633975B2 (ja) 1993-12-01 1994-11-30 コンピュータシステムの電力を管理するための装置および方法

Country Status (4)

Country Link
US (1) US5628020A (ja)
EP (1) EP0656579B1 (ja)
JP (1) JP3633975B2 (ja)
DE (1) DE69432697T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694452B1 (en) 1998-12-25 2004-02-17 Nec Electronics Corporation Data processor and method of processing data
US7263120B2 (en) 2002-08-27 2007-08-28 Oki Electric Industry Co., Ltd. Semiconductor device to reduce power individually to each circuit
US7788507B2 (en) 2004-03-30 2010-08-31 Pioneer Corporation Control apparatus, electronic device and signal processing apparatus

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0656579B1 (en) * 1993-12-01 2003-05-21 Advanced Micro Devices, Inc. Power management for computer system and method therefor
US5805923A (en) * 1995-05-26 1998-09-08 Sony Corporation Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used
JPH0916545A (ja) * 1995-06-28 1997-01-17 Mitsubishi Electric Corp マイクロコンピュータ
US5983356A (en) * 1996-06-18 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting shadowed interrupt signals indicative of system inactivity and excluding prefetched signals
DE19720805A1 (de) * 1996-05-17 1998-03-12 Nat Semiconductor Corp Systemsteuerung für ein Computersystem
DE19720804A1 (de) * 1996-05-17 1997-12-18 Nat Semiconductor Corp Systemsteuerung für ein Computersystem
US5983355A (en) * 1996-05-20 1999-11-09 National Semiconductor Corporation Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals
US5954819A (en) * 1996-05-17 1999-09-21 National Semiconductor Corporation Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals
US6085325A (en) * 1996-12-16 2000-07-04 Intel Corporation Method and apparatus for supporting power conservation operation modes
US5903601A (en) * 1996-12-17 1999-05-11 Texas Instruments Incorporated Power reduction for UART applications in standby mode
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
US6212641B1 (en) * 1998-07-23 2001-04-03 Inside Out Networks Method and apparatus for improving power characteristics in a system having a reduced power mode
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6845445B2 (en) * 2000-05-12 2005-01-18 Pts Corporation Methods and apparatus for power control in a scalable array of processor elements
US6675305B1 (en) * 2000-08-04 2004-01-06 Synopsys, Inc. Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed
US7058834B2 (en) * 2001-04-26 2006-06-06 Paul Richard Woods Scan-based state save and restore method and system for inactive state power reduction
WO2003014902A1 (en) * 2001-08-10 2003-02-20 Shakti Systems, Inc. Distributed power supply architecture
US6819088B2 (en) * 2001-11-05 2004-11-16 Krishna Shenai DC-DC converter with resonant gate drive
US6791298B2 (en) * 2001-11-05 2004-09-14 Shakti Systems, Inc. Monolithic battery charging device
US7111110B1 (en) * 2002-12-10 2006-09-19 Altera Corporation Versatile RAM for programmable logic device
US7529958B2 (en) * 2004-11-15 2009-05-05 Charles Roth Programmable power transition counter
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US8438416B2 (en) * 2010-10-21 2013-05-07 Advanced Micro Devices, Inc. Function based dynamic power control
IT201900002967A1 (it) * 2019-02-28 2020-08-28 St Microelectronics Srl Sistema di elaborazione, corrispondente apparato e corrispondente procedimento
CN117439599A (zh) * 2022-07-13 2024-01-23 恩智浦有限公司 振荡器控制系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51123044A (en) * 1975-04-21 1976-10-27 Hitachi Ltd Starting circuit in the oscillation circuit
US4267527A (en) * 1979-05-11 1981-05-12 Rca Corporation Relaxation oscillator
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
US4293927A (en) * 1979-12-12 1981-10-06 Casio Computer Co., Ltd. Power consumption control system for electronic digital data processing devices
US4409665A (en) * 1979-12-26 1983-10-11 Texas Instruments Incorporated Turn-off-processor between keystrokes
JPS56147220A (en) * 1980-04-17 1981-11-16 Nec Corp Clock controller
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
US4727339A (en) * 1986-10-30 1988-02-23 Rca Corporation Start-stop oscillator having fixed starting phase and minimized quiescent power dissipation
US5261082A (en) * 1987-11-20 1993-11-09 Hitachi, Ltd. Semiconductor integrated circuit having a plurality of oscillation circuits
JPH02294760A (ja) * 1989-05-09 1990-12-05 Nec Corp 電子式卓上計算機
US5153535A (en) * 1989-06-30 1992-10-06 Poget Computer Corporation Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
JPH0377113A (ja) * 1989-08-19 1991-04-02 Mitsubishi Electric Corp 外部発振回路
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
DE69231230T2 (de) * 1991-11-12 2001-03-01 Microchip Technology Inc., Chandler Einschaltverzoegerung fuer mikrokontroller
GB2264794B (en) * 1992-03-06 1995-09-20 Intel Corp Method and apparatus for automatic power management in a high integration floppy disk controller
EP0656579B1 (en) * 1993-12-01 2003-05-21 Advanced Micro Devices, Inc. Power management for computer system and method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694452B1 (en) 1998-12-25 2004-02-17 Nec Electronics Corporation Data processor and method of processing data
US7263120B2 (en) 2002-08-27 2007-08-28 Oki Electric Industry Co., Ltd. Semiconductor device to reduce power individually to each circuit
US7788507B2 (en) 2004-03-30 2010-08-31 Pioneer Corporation Control apparatus, electronic device and signal processing apparatus

Also Published As

Publication number Publication date
EP0656579B1 (en) 2003-05-21
DE69432697T2 (de) 2004-03-25
EP0656579A2 (en) 1995-06-07
JP3633975B2 (ja) 2005-03-30
US5628020A (en) 1997-05-06
DE69432697D1 (de) 2003-06-26
EP0656579A3 (en) 1995-08-02

Similar Documents

Publication Publication Date Title
JP3633975B2 (ja) コンピュータシステムの電力を管理するための装置および方法
US5623677A (en) Apparatus and method for reducing power consumption in a computer system
KR100370641B1 (ko) 전력 보존 동작 모드를 지원하는 방법 및 장치
JP3651945B2 (ja) コンピュータシステムのための電力管理システム
US5754869A (en) Method and apparatus for managing power consumption of the CPU and on-board system devices of personal computers
KR100241981B1 (ko) 정보 처리 장치 및 그 제어 방법
EP0656578A2 (en) Portable computer system
US9444456B2 (en) Circuit and method for powering an integrated circuit having first and second power regulators respectively configured and arranged to provide regulated power at main and standby power levels
CN1163813C (zh) 具有多个电源管理状态的计算机系统的电源控制电路
JP3509232B2 (ja) コンピュータシステムおよびその電力管理装置
US6988214B1 (en) Processor power state transistions using separate logic control
KR970066826A (ko) 하드 디스크 드라이브의 전원 절약 장치 및 그 제어 방법
GB2493257A (en) Method for entering and exiting sleep mode in a graphics subsystem
JP3686232B2 (ja) コンピュータシステムの周辺装置制御方法
CN101154131A (zh) 信息处理设备和系统状态控制方法
WO2011118487A1 (ja) 情報処理装置及び電源制御回路
WO1995030950A1 (en) Method and apparatus for maintaining a state of a state machine during unstable clock conditions without clock delay
US7472289B2 (en) Audio noise mitigation for power state transitions
CN115826728A (zh) 一种芯片电源管理的方法及装置
EP1383032B1 (en) Method and apparatus for the conditional enablement of PCI power management
US5784598A (en) Method and apparatus for changing processor clock rate
WO2005020050A1 (en) Power conservation in the absence of ac power
WO1993007556A1 (fr) Systeme de commande d'alimentation
JP3411396B2 (ja) コンピュータシステム
JPH04245518A (ja) 情報処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040622

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term