JPH07201564A - 電子部品とその製造方法 - Google Patents

電子部品とその製造方法

Info

Publication number
JPH07201564A
JPH07201564A JP5353784A JP35378493A JPH07201564A JP H07201564 A JPH07201564 A JP H07201564A JP 5353784 A JP5353784 A JP 5353784A JP 35378493 A JP35378493 A JP 35378493A JP H07201564 A JPH07201564 A JP H07201564A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
polyimide
manufacturing
blasting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5353784A
Other languages
English (en)
Other versions
JP3459018B2 (ja
Inventor
Tomonori Hirose
友紀 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP35378493A priority Critical patent/JP3459018B2/ja
Publication of JPH07201564A publication Critical patent/JPH07201564A/ja
Application granted granted Critical
Publication of JP3459018B2 publication Critical patent/JP3459018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281Auxiliary members
    • H10W72/283Reinforcing structures, e.g. bump collars

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Details Of Resistors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【目的】 基板上に形成されたパターン等を保護するた
めのポリイミド等の絶縁保護膜を持ち、かつ、基板の割
れ、欠け、あるいはチッピングの発生のない電子部品を
提供することを目的とする。 【構成】 表面の一部がポリイミド等の絶縁樹脂3で覆
われ、かつバレル研磨或いはブラスト処理後により角部
5および陵部6のエッジが滑らかに削られている基板4
の外部電極形成部分に、導電性接着剤を塗布した後、或
いはブラスト処理によりポリイミド等の絶縁樹脂の残留
物を除去た後に、外部電極を形成した電子部品。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、角部や陵部が滑らか
に削られてチッピング等の不具合の発生のない電子部品
とその電子部品の製造方法に関するものである。
【0002】
【従来の技術】表面にパターンを有するチップ形電子部
品の製造方法としては、図5に示すように、セラミック
のマザー基板1上に電極パターン2をリソグラフィー等
を用いて複数個のパターンを形成し、その後ダイサー等
によりマザー基板1を分離カットして図6に示すような
基板12を切り出し、その後、必要な部分に外部電極を
形成して一つの電子部品としている。
【0003】これらのダイサー等でカットされた直後の
基板12は、切り口の角部13や稜部14のエッジが立
っていたりバリが出たりしているために、基板12がも
ろい場合、電子部品を扱う際に角部13や陵部14のエ
ッジやバリの部分から基板12が大きく割れ欠けする等
の欠損を生じてチッピングを生じ易いという問題があっ
た。
【0004】この問題解決のためには、カット後の基板
12に対し、バレル研磨やブラスト処理を行なうことに
より、切り口の角部13及び稜部14を微小除去してエ
ッジを滑らかに形成すればよい。
【0005】
【発明が解決しようとする課題】ところで、基板表面に
電極パターンが形成されている電子部品の場合、パター
ンがバレル研磨やブラスト処理により損傷してしまうの
で、一般的方法として、バレルやブラスト処理から電極
パターンを保護するために、パターンの上に絶縁保護膜
を形成することが考えられる。
【0006】この絶縁保護膜として、セラミック、ガラ
スグレーズ等の無機の材料は一般的にアルカリ性であり
セラミック基板を侵すので場合によっては使用できず、
この場合はポリイミドからなる絶縁保護膜が用いられる
ことがある。この絶縁保護膜は、マザー基板の状態で電
極パターンを保護すべき所定部分に予め形成しておき、
バレル研磨やブラスト処理からパターンを保護する。
【0007】しかし、バレルの際のチップ同士のこすれ
やブラスト砥粒等により絶縁保護膜自体が削れ、そのカ
スが基板の絶縁保護膜で覆われていない部分に再付着し
てしまう恐れがある。
【0008】この絶縁保護膜として用いられるポリイミ
ドは耐溶剤性が高く容易に除去することができず、この
ポリイミドが付着した上に直接外部電極を形成すると、
電極と基板との密着力は極端に低下し、電極剥れ等の問
題が生じてしまう。
【0009】この発明は上記のような課題を解決し、基
板上に形成されたパターン等を保護するためのポリイミ
ド等の絶縁保護膜を持ち、かつ、基板の割れ、欠け、あ
るいはチッピングの発生のない電子部品を提供すること
を課題とする。
【0010】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明は、表面の少なくとも一部がポリイミド
等の絶縁樹脂で覆われ、かつ、角部や陵部のエッジが滑
らかに削られている電子部品である。
【0011】又、上記電子部品の第1の製造方法として
は、バレル研磨或いはブラスト処理後の電子部品の外部
電極形成部分に導電性接着剤を塗布し、その上に半田付
け可能な金属をメッキして外部電極を形成する製造方法
である。
【0012】又、第2の製造方法としては、バレル研磨
或いはブラスト処理後の電子部品の外部電極形成部分に
ブラスト処理を施して該部分の表面のポリイミド等の絶
縁樹脂の残留物を除去し、その上に半田付け可能な金属
をメッキして外部電極を形成する製造方法である。
【0013】
【実施例】以下、この発明の実施例を図1乃至図4に基
づいて説明するが、従来の技術での説明と同一の部分は
同一の符号を付す。
【0014】図1に示すように、リソグラフィー等を用
いてマザー基板1上に複数個の電極パターン2を形成
し、更にポリイミドからなる絶縁保護膜3を保護すべき
電極パターン2部分の表面上に形成する。
【0015】その後ダイサー等により基板をカットして
分離する。この状態ではカットされた基板は、角部分が
尖り陵部はカット時のバリが残っている。
【0016】これらのカット後の基板の多数個を研磨剤
と共にバレルに収納し、バレルを回転させて、各基板の
エッジ部を摩滅させて除去する。このバレル研磨に代え
て、チップに微細砥粒を吹き付けることによりコーナー
部を摩滅除去するブラスト処理を行なってもよい。
【0017】図2は、上記バレル研磨あるいはブラスト
処理を行なった後の基板4を示すものであり、基板4の
角部5及び稜部6のエッジは削られ、滑らかなRを形成
している。尚、基板4の両端部の電極パターン2を保護
する絶縁保護膜3に覆われていない部分には、端部で電
極パターン2と導通する外部電極が後に形成される。
【0018】次に、外部電極を形成する前に、図3で示
す第1の方法として、基板4を外部電極形状に合わせて
スキージ7によって導電性接着剤8を塗布する。この場
合、外部電極形成部分以外に導電性接着剤8が付着しな
いように、外部電極形状に合わせたマスク9を使用す
る。
【0019】導電性接着剤8の塗布後、この導電性接着
剤8の上から1層目にNi合金を1μm、2層目にSn
合金を2μmとする電解メッキを行ない、外部電極を形
成して電子部品を得た。
【0020】上記第1の方法に代えて、図4で示す第2
の方法として、基板4を一定方向に並べ、必要部分以外
はステンレス等のマスク11でマスク処理を行ない、外
部電極形成部分に付着しているポリイミドのカスをブラ
スト砥粒10を吹き付けて除去する。この場合、外部電
極への引き出し金属部分がなくならないレベルで行な
う。ブラスト処理手段としては、砥粒10にガラスビー
ズを用いるのがパターン部の損傷が少なく、効率よく行
なえた。
【0021】ブラスト処理を行なった後、その上に1層
目Cr合金を0.5μm、2層目Ni合金を1μm、3
層目Ag合金を0.5μmを、スパッタリングによる乾
式メッキで行ない、外部電極を形成した。ここで1層目
にCr合金を使用する理由としては、部品と端子の密着
強度を出すためであり、2層目Ni合金は、半田耐熱性
向上のため、3層目Agは、半田付性及び酸化防止のた
めである。
【0022】上記第1又は第2の方法によって形成され
た電子部品の端子強度の測定及びヒートショックによる
評価試験を行なった。又、比較例として上記処理を全く
行なわない電子部品についても同様の試験を行ない、そ
れらの結果を表1に示す。
【0023】
【表1】
【0024】
【発明の効果】以上のように、この発明の電子部品によ
ると、マザー基板からカットして切り出され、リソグラ
フィー等により表面に電極が形成されている電子部品を
取り扱う際、角部および陵部が滑らかなRに形成されて
いるために、チッピングが極端に少なく、チッピングに
よるオープン不良がなくなる。
【0025】又、この発明の電子部品の第1の製造方法
によれば、ポリイミドのカスが基板表面に残っていて
も、ポリイミドのカスが端子電極と基板の密着性を阻害
するのを基板と端子電極の間にある導電性接着剤が防ぐ
ので、端子強度の劣化は少ない。
【0026】又、第2の製造方法によると、ブラスト処
理により基板表面のポリイミドのカスを除去してから端
子電極を形成するので、端子強度が劣化しない。
【図面の簡単な説明】
【図1】この発明の実施例のマザー基板の一部拡大図で
ある。
【図2】この発明の電子部品の外部電極形成前の状態を
示す斜視図である。
【図3】この発明の製造方法を示す断面図である。
【図4】この発明の他の製造方法を示す断面図である。
【図5】マザー基板の平面図である。
【図6】従来の電子部品の切り出し直後の基板を示す斜
視図である。
【符号の説明】
1 マザー基板 2 電極パターン 3 ポリイミドからなる絶縁保護膜 4,12 基板 5,13 角部 6,14 稜部 7 スキージ 8 導電性接着剤 9,11 マスク 10 ブラスト砥粒
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01C 1/14 Z H01F 27/29 41/04 B H01L 21/60 301 P 21/301 H05K 3/28 B // H01L 21/304 301 B H01L 21/78 P R

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表面の少なくとも一部がポリイミド等の
    絶縁樹脂で覆われ、かつ、角部および陵部のエッジが滑
    らかに削られている電子部品。
  2. 【請求項2】 請求項1に記載された電子部品を製造す
    る方法であって、バレル研磨或いはブラスト処理後の電
    子部品の外部電極形成部分に導電性接着剤を塗布し、そ
    の上に半田付け可能な金属をメッキして外部電極を形成
    したことを特徴とする電子部品の製造方法。
  3. 【請求項3】 請求項1に記載された電子部品を製造す
    る方法であって、バレル研磨或いはブラスト処理後の電
    子部品の外部電極形成部分にブラスト処理を施して該部
    分の表面のポリイミド等の絶縁樹脂の残留物を除去し、
    その上に半田付け可能な金属をメッキして外部電極を形
    成したことを特徴とする電子部品の製造方法。
JP35378493A 1993-12-28 1993-12-28 電子部品の製造方法 Expired - Fee Related JP3459018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35378493A JP3459018B2 (ja) 1993-12-28 1993-12-28 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35378493A JP3459018B2 (ja) 1993-12-28 1993-12-28 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH07201564A true JPH07201564A (ja) 1995-08-04
JP3459018B2 JP3459018B2 (ja) 2003-10-20

Family

ID=18433200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35378493A Expired - Fee Related JP3459018B2 (ja) 1993-12-28 1993-12-28 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3459018B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009202260A (ja) * 2008-02-27 2009-09-10 Kyocera Corp セラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009202260A (ja) * 2008-02-27 2009-09-10 Kyocera Corp セラミック基板の製造方法

Also Published As

Publication number Publication date
JP3459018B2 (ja) 2003-10-20

Similar Documents

Publication Publication Date Title
KR100521860B1 (ko) 전자부품및그제조방법
EP0042693B1 (en) Semi-conductor power device assembly and method of manufacture thereof
EP1545170B1 (en) Wiring circuit board
JP3958532B2 (ja) チップ抵抗器の製造方法
JPS59101897A (ja) めつきされた金属層の余分な領域を除去するための方法
JPH07201564A (ja) 電子部品とその製造方法
JP2872715B2 (ja) 半田ディップマスク
US6416934B1 (en) Manufacturing method of a surface acoustic wave device
JPH07202419A (ja) プリント配線板の製造方法
JP2002280705A (ja) 複合基板の回路形成方法及び複合基板
JPH08162429A (ja) 配線基板のパターンエリア保護方法
JPS6182493A (ja) セラミツク配線基板の製造方法
JP2948522B2 (ja) チップ状電子部品の製造方法
JP2963420B2 (ja) 角形チップ状電子部品
US7987595B2 (en) Method for making a probe card
JP2553985Y2 (ja) 電子部品
JP2556963B2 (ja) セラミツク基板の半田付方法
JP2004128218A (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2876092B2 (ja) 電子部品搭載用基板におけるリードフレームの表面処理方法
JPH0462985A (ja) 電子部品用基板
JPH0410492A (ja) 面実装電子部品用カバー
JPH08321405A (ja) 電子素子及びその製造方法
JPH04146685A (ja) 修復パッド及びその製造方法
WO2023085110A1 (ja) モジュール
JPH0217603A (ja) チップ部品及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees