JPH07201839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07201839A JPH07201839A JP33616093A JP33616093A JPH07201839A JP H07201839 A JPH07201839 A JP H07201839A JP 33616093 A JP33616093 A JP 33616093A JP 33616093 A JP33616093 A JP 33616093A JP H07201839 A JPH07201839 A JP H07201839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- oxide film
- nitride
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 26
- 238000001312 dry etching Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 abstract description 69
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 241000293849 Cordylanthus Species 0.000 abstract description 11
- 239000007800 oxidant agent Substances 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 230000001590 oxidative effect Effects 0.000 abstract description 7
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000000903 blocking effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の絶縁膜形成時に、酸化剤拡散阻
止膜の寸法を長くし素子分離酸化膜の端にバーズビーク
が発生するのを阻止する。 【構成】 半導体基板１１を熱酸化し、その上に窒化膜
を堆積する。素子分離酸化膜にする部分のみフォトレジ
ストが残らないように露光および現像をする。異方性の
ドライエッチングによって、酸化膜１２および窒化膜１
３を形成する。半導体基板１１を等方性でドライエッチ
ングし、フォトレジストを除去する。次に、熱酸化で酸
化膜１４を形成し、窒化膜１５、窒化膜１６を堆積す
る。窒化膜１５と窒化膜１６の空間にテーパーを有した
フォトレジストを埋める。異方性のドライエッチングに
よって窒化膜１５および酸化膜１４の一部を除去し、フ
レーム酸化膜１８と窒化膜９および下地酸化膜２０を形
成する。熱酸化することにより素子分離酸化膜２１を形
成する。
止膜の寸法を長くし素子分離酸化膜の端にバーズビーク
が発生するのを阻止する。 【構成】 半導体基板１１を熱酸化し、その上に窒化膜
を堆積する。素子分離酸化膜にする部分のみフォトレジ
ストが残らないように露光および現像をする。異方性の
ドライエッチングによって、酸化膜１２および窒化膜１
３を形成する。半導体基板１１を等方性でドライエッチ
ングし、フォトレジストを除去する。次に、熱酸化で酸
化膜１４を形成し、窒化膜１５、窒化膜１６を堆積す
る。窒化膜１５と窒化膜１６の空間にテーパーを有した
フォトレジストを埋める。異方性のドライエッチングに
よって窒化膜１５および酸化膜１４の一部を除去し、フ
レーム酸化膜１８と窒化膜９および下地酸化膜２０を形
成する。熱酸化することにより素子分離酸化膜２１を形
成する。
Description
【０００１】
【産業上の利用分野】本発明はトランジスタの活性領域
が絶縁膜によって素子分離された微細寸法の集積回路素
子である半導体装置の製造方法に関するものである。
が絶縁膜によって素子分離された微細寸法の集積回路素
子である半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置はフォトリソグラフ
ィ、ドライエッチング等の微細加工技術の進歩により高
集積化を図り、高機能化されてきている。半導体装置の
製造方法として、主にトランジスタの活性領域を絶縁膜
によって素子分離する方法が用いられている。
ィ、ドライエッチング等の微細加工技術の進歩により高
集積化を図り、高機能化されてきている。半導体装置の
製造方法として、主にトランジスタの活性領域を絶縁膜
によって素子分離する方法が用いられている。
【０００３】しかし、半導体装置の高集積化が進むにつ
れて、トランジスタの活性領域を素子分離している絶縁
膜の寸法マージンが小さくなってきている。トランジス
タの活性領域を素子分離している絶縁膜を形成するとき
に素子分離領域端に発生するバーズビークは、トランジ
スタの活性領域幅を小さくし、半導体装置の高集積化の
妨げとなる。したがって、バーズビークが発生しない素
子分離形成方法の確立が重要である。
れて、トランジスタの活性領域を素子分離している絶縁
膜の寸法マージンが小さくなってきている。トランジス
タの活性領域を素子分離している絶縁膜を形成するとき
に素子分離領域端に発生するバーズビークは、トランジ
スタの活性領域幅を小さくし、半導体装置の高集積化の
妨げとなる。したがって、バーズビークが発生しない素
子分離形成方法の確立が重要である。
【０００４】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。
半導体装置の製造方法の一例について説明する。
【０００５】図２は従来の半導体装置の製造方法の素子
分離プロセスフロー図である。図２において、１は半導
体基板で、２は緩衝酸化膜、３は窒化膜である。４は緩
衝酸化膜で、５，６は窒化膜である。７は酸化膜で形成
されたフレーム、８は窒化膜で形成されたフレーム、９
は下地酸化膜である。１０は素子分離酸化膜である。
分離プロセスフロー図である。図２において、１は半導
体基板で、２は緩衝酸化膜、３は窒化膜である。４は緩
衝酸化膜で、５，６は窒化膜である。７は酸化膜で形成
されたフレーム、８は窒化膜で形成されたフレーム、９
は下地酸化膜である。１０は素子分離酸化膜である。
【０００６】まず、半導体基板１を熱酸化し、酸化膜を
形成する。その上に、窒化膜を堆積する。さらに、フォ
トレジストを塗布し、素子分離領域にする部分のみにフ
ォトレジストが残らないように露光および現像をする。
異方性のドライエッチングによって窒化膜および酸化膜
を除去し、酸化膜２および窒化膜３を残す。等方性のド
ライエッチングで半導体基板１を除去し、堀りこみを形
成する。この後フォトレジストを除去する。さらに、半
導体基板１を熱酸化して酸化膜を形成した後に、ウェッ
トエッチングによって酸化膜を除去し、ドライエッチン
グによって生じた半導体基板１の結晶欠陥を除去する
（図２（ａ））。
形成する。その上に、窒化膜を堆積する。さらに、フォ
トレジストを塗布し、素子分離領域にする部分のみにフ
ォトレジストが残らないように露光および現像をする。
異方性のドライエッチングによって窒化膜および酸化膜
を除去し、酸化膜２および窒化膜３を残す。等方性のド
ライエッチングで半導体基板１を除去し、堀りこみを形
成する。この後フォトレジストを除去する。さらに、半
導体基板１を熱酸化して酸化膜を形成した後に、ウェッ
トエッチングによって酸化膜を除去し、ドライエッチン
グによって生じた半導体基板１の結晶欠陥を除去する
（図２（ａ））。
【０００７】次に、半導体基板１を熱酸化し、酸化膜４
を形成する。その上に、窒化膜を堆積して窒化膜５，６
を形成する（図２（ｂ））。
を形成する。その上に、窒化膜を堆積して窒化膜５，６
を形成する（図２（ｂ））。
【０００８】次に、窒化膜６をエッチングマスクとし
て、異方性のドライエッチングによって窒化膜５および
酸化膜４の一部を除去し、酸化膜７，８からなるフレー
ムおよび下地酸化膜９を形成する（図２（ｃ）。
て、異方性のドライエッチングによって窒化膜５および
酸化膜４の一部を除去し、酸化膜７，８からなるフレー
ムおよび下地酸化膜９を形成する（図２（ｃ）。
【０００９】次に、熱酸化することにより素子分離酸化
膜１０を形成する（図２（ｄ））。
膜１０を形成する（図２（ｄ））。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、異方性のドライエッチングで窒化膜８の
エッチングマスクとして窒化膜６を用いているため、窒
化膜６がエッチングされると続けて窒化膜８がエッチン
グされ、窒化膜８のフレーム長が短くなる。すなわち、
窒化膜６は窒化膜８がエッチングされるまでの時間を稼
いでいるに過ぎない。窒化膜６は窒化膜８のエッチング
マスクとして用いているが、同じ材料の膜であるため、
エッチングマスクとしての効果がない。したがって、窒
化膜８のエッチングマスクを新たに設ける必要がある。
うな構成では、異方性のドライエッチングで窒化膜８の
エッチングマスクとして窒化膜６を用いているため、窒
化膜６がエッチングされると続けて窒化膜８がエッチン
グされ、窒化膜８のフレーム長が短くなる。すなわち、
窒化膜６は窒化膜８がエッチングされるまでの時間を稼
いでいるに過ぎない。窒化膜６は窒化膜８のエッチング
マスクとして用いているが、同じ材料の膜であるため、
エッチングマスクとしての効果がない。したがって、窒
化膜８のエッチングマスクを新たに設ける必要がある。
【００１１】素子分離酸化膜１０の端にバーズビークが
発生するメカニズムは以下に示す通りである。窒化膜８
は酸化剤が拡散してくるのを阻止する働きがある。も
し、窒化膜８の長さが短くなった場合、窒化膜８の端か
ら素子分離酸化膜１０の端までの距離が短くなる。この
ため窒化膜８の長さが短くなる前に比べて素子分離酸化
膜１０の端に到達する酸化剤の量が増加する。その結
果、窒化膜８の長さが短くなる前に比べて素子分離酸化
膜１０の端の酸化が進み、バーズビークが発生しやすく
なる。
発生するメカニズムは以下に示す通りである。窒化膜８
は酸化剤が拡散してくるのを阻止する働きがある。も
し、窒化膜８の長さが短くなった場合、窒化膜８の端か
ら素子分離酸化膜１０の端までの距離が短くなる。この
ため窒化膜８の長さが短くなる前に比べて素子分離酸化
膜１０の端に到達する酸化剤の量が増加する。その結
果、窒化膜８の長さが短くなる前に比べて素子分離酸化
膜１０の端の酸化が進み、バーズビークが発生しやすく
なる。
【００１２】したがって、バーズビークを発生しにくく
するには、窒化膜８（酸化剤拡散阻止膜）を長く形成す
ればよい。
するには、窒化膜８（酸化剤拡散阻止膜）を長く形成す
ればよい。
【００１３】したがって、上記に示した理由により図２
（ｄ）で熱酸化した際に素子分離酸化膜１０の端にバー
ズビークが発生しやすくなるという問題点を有してい
た。
（ｄ）で熱酸化した際に素子分離酸化膜１０の端にバー
ズビークが発生しやすくなるという問題点を有してい
た。
【００１４】本発明は上記問題点に鑑み、素子分離酸化
膜の端にバーズビークが発生しにくい半導体装置の製造
方法を提供するものである。
膜の端にバーズビークが発生しにくい半導体装置の製造
方法を提供するものである。
【００１５】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板上に
第１の絶縁膜を形成する工程と、前記絶縁膜をマスクに
等方性のドライエッチングで前記半導体基板をエッチン
グする工程と、前記半導体基板上に第２の絶縁膜を形成
した後、前記半導体基板全面にレジストを塗布し、前記
等方性のドライエッチングによって生じたひさしに前記
レジストを埋める工程と、異方性のドライエッチングに
よって前記第２の絶縁膜と前記第１の絶縁膜の一部をエ
ッチングする工程と、前記レジストを除去する工程と、
前記半導体基板に素子分離絶縁膜を形成する。
めに本発明の半導体装置の製造方法は、半導体基板上に
第１の絶縁膜を形成する工程と、前記絶縁膜をマスクに
等方性のドライエッチングで前記半導体基板をエッチン
グする工程と、前記半導体基板上に第２の絶縁膜を形成
した後、前記半導体基板全面にレジストを塗布し、前記
等方性のドライエッチングによって生じたひさしに前記
レジストを埋める工程と、異方性のドライエッチングに
よって前記第２の絶縁膜と前記第１の絶縁膜の一部をエ
ッチングする工程と、前記レジストを除去する工程と、
前記半導体基板に素子分離絶縁膜を形成する。
【００１６】
【作用】本発明は、上述の構成によって窒化膜フレーム
を形成したときに、窒化膜エッチングマスクに対して、
窒化膜フレーム（酸化剤拡散阻止膜）が後退しない。ま
た、窒化膜のエッチングマスク寸法以上のフレーム長を
任意に得ることができるため、熱酸化して絶縁膜を形成
したときに素子分離酸化膜の端にバーズビークが発生し
にくくなる。
を形成したときに、窒化膜エッチングマスクに対して、
窒化膜フレーム（酸化剤拡散阻止膜）が後退しない。ま
た、窒化膜のエッチングマスク寸法以上のフレーム長を
任意に得ることができるため、熱酸化して絶縁膜を形成
したときに素子分離酸化膜の端にバーズビークが発生し
にくくなる。
【００１７】
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【００１８】図１は本発明の実施例における半導体装置
の製造方法の素子分離プロセスフロー図を示すものであ
る。図１において、１１は半導体基板で、１２は緩衝酸
化膜、１３は窒化膜である。１４は緩衝酸化膜で、１
５，１６は窒化膜、１７は埋め込みレジスト層である。
１８は酸化膜で形成されたフレーム、１９は窒化膜で形
成されたフレーム、２０は下地酸化膜である。２１は素
子分離酸化膜である。
の製造方法の素子分離プロセスフロー図を示すものであ
る。図１において、１１は半導体基板で、１２は緩衝酸
化膜、１３は窒化膜である。１４は緩衝酸化膜で、１
５，１６は窒化膜、１７は埋め込みレジスト層である。
１８は酸化膜で形成されたフレーム、１９は窒化膜で形
成されたフレーム、２０は下地酸化膜である。２１は素
子分離酸化膜である。
【００１９】図２と異なるのは、フレームである窒化膜
１９とエッチングマスクである窒化膜１６との間の空間
に、埋め込みレジスト層１７を設けた点である。
１９とエッチングマスクである窒化膜１６との間の空間
に、埋め込みレジスト層１７を設けた点である。
【００２０】まず、半導体基板１１を熱酸化し、膜厚５
０ｎｍの酸化膜を形成する。その上に、減圧ＣＶＤによ
って膜厚１２０ｎｍの窒化膜を堆積する。フォトレジス
トを塗布し、素子分離領域を形成する部分のみにフォト
レジストが残らないように露光および現像をする。
０ｎｍの酸化膜を形成する。その上に、減圧ＣＶＤによ
って膜厚１２０ｎｍの窒化膜を堆積する。フォトレジス
トを塗布し、素子分離領域を形成する部分のみにフォト
レジストが残らないように露光および現像をする。
【００２１】次に異方性のドライエッチングによって窒
化膜および酸化膜を除去し、酸化膜１２および窒化膜１
３を残す。次に等方性のドライエッチングで半導体基板
１１を３８０ｎｍだけ除去した後、フォトレジストを除
去する。次に半導体基板１１を熱酸化し膜厚２００ｎｍ
の酸化膜を形成した後に、ウェットエッチングによって
酸化膜を除去し、ドライエッチングによって生じた半導
体基板１１の結晶欠陥を除去する（図１（ａ））。
化膜および酸化膜を除去し、酸化膜１２および窒化膜１
３を残す。次に等方性のドライエッチングで半導体基板
１１を３８０ｎｍだけ除去した後、フォトレジストを除
去する。次に半導体基板１１を熱酸化し膜厚２００ｎｍ
の酸化膜を形成した後に、ウェットエッチングによって
酸化膜を除去し、ドライエッチングによって生じた半導
体基板１１の結晶欠陥を除去する（図１（ａ））。
【００２２】次に、半導体基板１１を熱酸化し、膜厚４
０ｎｍの酸化膜１４を形成する。その上に、減圧ＣＶＤ
によって膜厚４０ｎｍの窒化膜１５と膜厚４０ｎｍの窒
化膜１６を形成する。次に、半導体装置全面にフォトレ
ジストを塗布し、窒化膜１５と窒化膜１６で囲まれた空
間を埋める。窒化膜１６を露光マスクとして全面露光
し、現像すると窒化膜１５と窒化膜１６で囲まれた空間
（ひさし）のみにレジストが残り、テーパーを有してい
る埋め込みレジスト層１７が形成される（図１
（ｂ））。
０ｎｍの酸化膜１４を形成する。その上に、減圧ＣＶＤ
によって膜厚４０ｎｍの窒化膜１５と膜厚４０ｎｍの窒
化膜１６を形成する。次に、半導体装置全面にフォトレ
ジストを塗布し、窒化膜１５と窒化膜１６で囲まれた空
間を埋める。窒化膜１６を露光マスクとして全面露光
し、現像すると窒化膜１５と窒化膜１６で囲まれた空間
（ひさし）のみにレジストが残り、テーパーを有してい
る埋め込みレジスト層１７が形成される（図１
（ｂ））。
【００２３】窒化膜１６をエッチングマスクとして、異
方性のドライエッチングによって窒化膜１５および酸化
膜１４の一部、約１０〜２０ｎｍ除去し、酸化膜１８と
窒化膜１９からなるフレームおよび下地酸化膜２０を形
成する（図１（ｃ））。
方性のドライエッチングによって窒化膜１５および酸化
膜１４の一部、約１０〜２０ｎｍ除去し、酸化膜１８と
窒化膜１９からなるフレームおよび下地酸化膜２０を形
成する（図１（ｃ））。
【００２４】次に、熱酸化することにより膜厚１０００
ｎｍの素子分離酸化膜２１を形成する（図１（ｄ））。
ｎｍの素子分離酸化膜２１を形成する（図１（ｄ））。
【００２５】以上のように本実施例によれば、ドライエ
ッチングにより酸化膜１８と窒化膜１９から成るフレー
ムを形成する前に全面にポジ型のフォトレジストを塗布
し、フレームである窒化膜１９とエッチングマスクであ
る窒化膜１６の間の空間に自己整合的にフォトレジスト
を埋め込む方法をとり、現像後のフォトレジスト形状が
テーパーを有するという構成を備えたものである。
ッチングにより酸化膜１８と窒化膜１９から成るフレー
ムを形成する前に全面にポジ型のフォトレジストを塗布
し、フレームである窒化膜１９とエッチングマスクであ
る窒化膜１６の間の空間に自己整合的にフォトレジスト
を埋め込む方法をとり、現像後のフォトレジスト形状が
テーパーを有するという構成を備えたものである。
【００２６】本実施例は、上述の構成によってフレーム
である窒化膜１９を形成した後、フレームである窒化膜
１９（酸化剤拡散阻止膜）が後退せず、かつエッチング
マスクである窒化膜１９の寸法以上のフレーム長を任意
に得ることができるため、熱酸化して絶縁膜を形成した
ときに素子分離酸化膜の端にバーズビークが発生するの
を抑えることができる。
である窒化膜１９を形成した後、フレームである窒化膜
１９（酸化剤拡散阻止膜）が後退せず、かつエッチング
マスクである窒化膜１９の寸法以上のフレーム長を任意
に得ることができるため、熱酸化して絶縁膜を形成した
ときに素子分離酸化膜の端にバーズビークが発生するの
を抑えることができる。
【００２７】
【発明の効果】本発明は、自己整合的に酸化剤拡散阻止
膜である窒化膜とエッチングマスクである窒化膜の間の
空間にテーパーを有している埋め込みレジスト層を設け
ることにより、酸化剤拡散阻止膜が後退せず、かつエッ
チングマスク寸法以上のフレーム長を任意に得ることが
できるため、熱酸化して絶縁膜を形成したときに素子分
離酸化膜の端にバーズビークが発生するのを抑えること
ができる。
膜である窒化膜とエッチングマスクである窒化膜の間の
空間にテーパーを有している埋め込みレジスト層を設け
ることにより、酸化剤拡散阻止膜が後退せず、かつエッ
チングマスク寸法以上のフレーム長を任意に得ることが
できるため、熱酸化して絶縁膜を形成したときに素子分
離酸化膜の端にバーズビークが発生するのを抑えること
ができる。
【図１】本発明の実施例における半導体装置の製造方法
のプロセスフロー図
のプロセスフロー図
【図２】従来の半導体装置の製造方法のプロセスフロー
図
図
１ 半導体基板 ２ 緩衝酸化膜 ３ 窒化膜 ４ 緩衝酸化膜 ５，６ 窒化膜 ７ 酸化膜で形成されたフレーム ８ 窒化膜で形成されたフレーム ９ 下地酸化膜 １０ 素子分離酸化膜 １１ 半導体基板 １２ 緩衝酸化膜 １３ 窒化膜 １４ 緩衝酸化膜 １５，１６ 窒化膜 １７ 埋め込みレジスト層 １８ 酸化膜で形成されたフレーム １９ 窒化膜で形成されたフレーム ２０ 下地酸化膜 ２１ 素子分離酸化膜
Claims (1)
- 【請求項１】 半導体基板上に第１の絶縁膜を形成する
工程と、前記絶縁膜をマスクに等方性のドライエッチン
グで前記半導体基板をエッチングする工程と、前記半導
体基板上に第２の絶縁膜を形成した後、前記半導体基板
全面にレジストを塗布し、前記等方性のドライエッチン
グによって生じたひさしに前記レジストを埋める工程
と、異方性のドライエッチングによって前記第２の絶縁
膜と前記第１の絶縁膜の一部をエッチングする工程と、
前記レジストを除去する工程と、前記半導体基板に素子
分離絶縁膜を形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33616093A JPH07201839A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33616093A JPH07201839A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201839A true JPH07201839A (ja) | 1995-08-04 |
Family
ID=18296302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33616093A Pending JPH07201839A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980057128A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 소자분리막 형성 방법 |
-
1993
- 1993-12-28 JP JP33616093A patent/JPH07201839A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980057128A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 소자분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| KR940006696B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| JP2505359B2 (ja) | 半導体装置のコンタクトホ―ル形成方法 | |
| JPH06268055A (ja) | 凹部酸化絶縁を形成する方法 | |
| JP2001217200A (ja) | 半導体装置の製造方法 | |
| JPH0689884A (ja) | 半導体装置の素子分離方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| JP3160928B2 (ja) | 素子分離形成方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPS60258957A (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JPH0413854B2 (ja) | ||
| KR930012119B1 (ko) | 소자분리 산화막 제조방법 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| JP3136654B2 (ja) | シャロートレンチ形成方法 | |
| KR100439107B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH0258778B2 (ja) | ||
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| JP2703905B2 (ja) | 半導体装置のアイソレーション形成方法 | |
| JPH06252137A (ja) | 半導体装置の製造方法 | |
| KR0130369B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JPH06196497A (ja) | 半導体装置の製造方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 |