JPH07201875A - 集積回路の製造において低比誘電率材料を使用するための方法 - Google Patents

集積回路の製造において低比誘電率材料を使用するための方法

Info

Publication number
JPH07201875A
JPH07201875A JP6304653A JP30465394A JPH07201875A JP H07201875 A JPH07201875 A JP H07201875A JP 6304653 A JP6304653 A JP 6304653A JP 30465394 A JP30465394 A JP 30465394A JP H07201875 A JPH07201875 A JP H07201875A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
dielectric constant
oxide film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6304653A
Other languages
English (en)
Inventor
Derryl D J Allman
ディー．ジェイ．オールマン デリル
Kenneth P Fuchs
ピー．フックス ケネス
Gayle W Miller
ダブリュー．ミラー ゲイル
Samuel C Gioia
シー．ジオイア サムエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
NCR Voyix Corp
Original Assignee
AT&T Global Information Solutions Co
AT&T Global Information Solutions International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Global Information Solutions Co, AT&T Global Information Solutions International Inc filed Critical AT&T Global Information Solutions Co
Publication of JPH07201875A publication Critical patent/JPH07201875A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、集積回路装置において隣接する金
属線間のクロストークを最小にする集積回路装置を製造
する方法を提供するものである。 【構成】 集積回路装置は、複数の上部層金属配線と、
前記上部層金属線上に設けられたパッシベーション層
と、および前記パッシベーション層の上に設けられた低
比誘電率材料とを具備する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路装置を製造す
る方法に関し、特に低比誘電率塗布材料を使用すること
により回路のクロストークが最小となる集積回路装置を
製造する方法に関する。
【０００２】
【従来の技術】半導体装置の上部層金属接続線間のクロ
ストークは２つの金属線間の空間を高誘電率材料で満た
すことにより引き起こされる。集積回路をパッケージす
るために一般に使用されるプラスチック材料は通常６か
ら８の比誘電率を有する。湿気はプラスチック材料を通
り抜けるので、材料の誘電率は増加する。より高い比誘
電率は隣り合う金属線間の容量性結合を増加させる。
【０００３】半導体チップにおける金属線間のクロスト
ークと容量性の効果は、幾何学的形状が小さくなりチッ
プ速度が増加するにつれてより大きな問題となってきて
いる。その他の多くの問題はモデル化することが困難で
あり、不可解な誤差として示される。
【０００４】
【発明が解決すべき課題】従って、本発明の目的は、集
積回路装置において隣接する金属線間のクロストークを
最小にするための方法を提供することである。
【０００５】本発明の他の目的は、パッシベーション層
上に低比誘電率材料を適用することによりパッシベーシ
ョン層を有する集積回路においてクロストークを最小に
するための方法を提供することである。
【０００６】
【課題を解決するための手段】本発明によれば、集積回
路装置において隣接する金属線間の回路クロストークを
最小にする方法が提供される。この方法では、半導体集
積回路装置のパッシベーション層上に低比誘電率材料が
適用される。
【０００７】本発明は、集積回路に低比誘電率材料を提
供するステップと、適当な大気中で加熱することにより
最終的な構造を治癒するステップを含む方法であって、
集積回路においてクロストークを最小にする方法を提供
する。
【０００８】
【実施例】本発明の他の利益と長所は、添付図面を参照
して、以下の実施例と特許請求の範囲の記載から本発明
の技術分野の当業者には明らかであろう。
【０００９】図１を参照して、本発明を説明する。図１
は、典型的な集積回路装置１０の断面を示す。集積回路
装置１０は、シリコン基板１２、トランジスタとポリシ
リコンゲート１６の間を隔離するためのフィールド酸化
膜要素１４とを含む。ＢＰＳＧ（ボロン−リンドープガ
ラス）酸化膜１８は、基板１２、要素１４と１６の上に
広がり、第１金属線群は、ＢＰＳＧ酸化膜１８上にあ
り、第１誘電層の金属線間酸化膜のにより分離されてい
る。金属線間酸化膜２２は、その層２２内にＳＯＧ誘電
層２４を有する。第二層の金属線間酸化膜２６は金属線
２０、第一酸化膜層２２およびＳＯＧ層２４上に適用さ
れている。第二層の酸化膜２６上には第二金属線２８群
があり、それらは第一金属線２０に直角に設けられても
よい。パッシベーション酸化膜３０は第二金属線群２８
上に堆積される。パッシベーション酸化膜３０は完全な
平面ではなく、堆積の結果として、金属線２８間で下方
に広がる溝あるいは後退部３２を持って形成されている
ことがわかるであろう。
【００１０】図２は、図１の集積回路装置１０に、本発
明による低比誘電率パッシベーション層３４を付加した
ときの図を示す。パッシベーション層３４は、集積回路
装置１０の上部表面全体に渡って延び、金属線２８間の
パッシベーション酸化膜３０の溝を満たしている。集積
回路装置１０のような装置をパケージングするために通
常使用されるプラスチック材料は、パッシベーション酸
化膜３０の溝３２内に貫通することから防がれる。その
場合、隣接金属線２８間でクロストークを生じるであろ
う。
【００１１】パッシベーションＳＯＧ層３４を集積回路
装置１０に適用するためのプロセスを図３のフローチャ
ートを参照して説明する。図３に示されるように、ま
た、ブロック４０により表されるように、プロセスはず
１の装置１０のような集積回路装置を提供することによ
り開始される。その装置にはパッシベーション膜あるい
は酸化膜が適用されてもよい。
【００１２】これに続いて、図ロック４２に示されるよ
うに、低比誘電率材料３４が集積回路装置１０の上部表
面の上に回転塗布され、あるいは他の方法で適用され、
その表面はパッシベーション酸化膜３０を具備する。知
られているように、ガラス上のスピン（すなわちＳＯ
Ｇ）プロセスでは、ＳＯＧは静水上に分散され、その水
は回転されＳＯＧは遠心力により水上に分配される。層
の最終的な厚さは、少なくとも部分的には、回転率によ
る。
【００１３】以下の材料は低比誘電率を持ち、パッシベ
ーション酸化膜３０の上に回転塗布される。ポリイミ
ド、スピンオングラス（ＳＯＧ）、種々の混合物のガラ
ス樹脂、およびテフロン（登録商標）。これらの材料の
比誘電率の範囲は２から５である。ＳＯＧ、ガラス樹
脂、テフロン材料の比誘電率は、湿気が入り込むことで
はっきりとは増加しない。回転塗布時の厚さは約１／１
０ミクロンから約２０ミクロンまで使用される材料等の
種々の条件に依存して変わる。
【００１４】材料の回転塗布に続いて、その方法は、ブ
ロック４４により示される治癒ステップを含む。この治
癒は、炉内で、あるいはオーブン若しくはホットプレー
トのような他の手段によりなされる。温度は通常約１０
０℃から約５００℃まで変わり、また治癒の期間は約１
０秒から約７時間まで広く変わる。治癒プロセスは多数
の異なる雰囲気中で、たとえば空気中、酸素中、アルゴ
ンガス中、窒素ガス中、あるいは１０％の水素ガスと９
０％の窒素ガスからなる混合ガス中でなされてもよい。
典型的な治癒動作は窒素ガス中で１時間４００℃で行わ
れる。
【００１５】治癒が完了したとき、フォトマスクとエッ
チングスッテップが実行される（ブロック４６と４
８）。これはＳＯＧ層とパッシベーション酸化膜層内の
開口領域に対してなされパッケージから集積回路装置へ
の接続を行う。
【００１６】次に、ブロック５０により示されるよう
に、ブロック４６と４８により示されるステップからレ
ジストエマルジョンが除かれる。このステップは、フォ
トレジストがエッチングステップで完全に消費されるな
らば、必要ないであろう。
【００１７】最後に、ブロック５２に示されるように、
集積回路装置１０はゲート酸化膜内に存在する損傷と欠
陥を除くためにアニールされる。この合金化あるいはア
ニールのステップはパッシベーション酸化膜３０の適用
に先立って行われてもよく、あるいはある例では全く行
われなくともよい。
【００１８】低比誘電率塗布材料はまた、層の厚さが１
ミクロンを越えるとき、それにプラスチックを適用する
ことによりダイあるいはウエハーに伝えられるストレス
を解放するための層として使用されてもよい。テフロン
ベースの材料が使用されるとき、プラスチックカプセル
化材料がウエハーに留め置かれるように最終治癒動作の
後に特別の処理を受けなければならい。テフロン表面は
粗くされなければならない。
【００１９】低比誘電率材料の比較的厚い層は集積回路
装置で誤動作を引き起こすアルファ粒子への障壁として
働くであろう。このためには、５ミクロン以上の厚さの
層が必要である。
【００２０】
【発明の効果】 【図面の簡単な説明】
【図１】 パッシベーションＳＯＧ膜が適用される前の
集積回路ウエハーの断面図を示す。
【図２】 図１と同様な断面であって、パッシベーショ
ンＳＯＧ層が適用された断面を示す。
【図３】 パッシベーションＳＯＧ層が集積回路ウエハ
ーに適用されるプロセスを示すフローチャートである。
【符号の説明】
１２： シリコン １４： フィールド酸化膜 １６： ポリシリコン（ゲート電極） １８： ＢＰＳＧ酸化膜 ２０： 金属 ２２： 中間金属酸化膜 ２８： 金属 ３０： パッシベーション酸化膜 ３４： パッシベーションＳＯＧ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/14 27/04 21/822 Ｈ０１Ｌ 27/04 Ｄ (72)発明者 ケネス ピー．フックス アメリカ合衆国 コロラド州 80906 コ ロラド スプリングス、ブロードムア ヒ ルズ ドライブ 27 (72)発明者 ゲイル ダブリュー．ミラー アメリカ合衆国 コロラド州 80906 コ ロラド スプリングス、ベックウィズ ド ライブ 140 (72)発明者 サムエル シー．ジオイア アメリカ合衆国 コロラド州 80917 コ ロラド スプリングス、ハーベスト ロー ド 4902

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の上部層金属配線と、前記上部層金
    属線上に設けられたパッシベーション層と、および前記
    パッシベーション層の上に設けられた低比誘電率材料と
    を具備する集積回路装置。
  2. 【請求項２】 複数の金属配線とその上に設けられたパ
    ッシベーション層とを有する集積回路装置を提供するス
    テップと、 前記パッシベーション層の上に低比誘電率材料を適用す
    るステップと、および前記低比誘電率材料を有する前記
    集積回路装置を治癒するステップとを具備する金属線間
    のクロストークが最小である集積回路装置を製造する方
    法。
JP6304653A 1993-12-14 1994-12-08 集積回路の製造において低比誘電率材料を使用するための方法 Pending JPH07201875A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/165,872 1993-12-14
US08/165,872 US5438022A (en) 1993-12-14 1993-12-14 Method for using low dielectric constant material in integrated circuit fabrication

Publications (1)

Publication Number Publication Date
JPH07201875A true JPH07201875A (ja) 1995-08-04

Family

ID=22600833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6304653A Pending JPH07201875A (ja) 1993-12-14 1994-12-08 集積回路の製造において低比誘電率材料を使用するための方法

Country Status (3)

Country Link
US (7) US5438022A (ja)
EP (1) EP0660409A1 (ja)
JP (1) JPH07201875A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570221B1 (en) 1993-07-27 2003-05-27 Hyundai Electronics America Bonding of silicon wafers
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
KR950034495A (ko) * 1994-04-20 1995-12-28 윌리엄 이.힐러 반도체 장치 제조를 위한 고 수율 광 경화 공정
EP0703611B1 (en) * 1994-08-31 2007-05-02 Texas Instruments Incorporated Method for insulating metal leads using a low dielectric constant material, and structures formed therewith
US5889104A (en) * 1996-01-11 1999-03-30 W. L. Gore & Associates, Inc. Low dielectric constant material for use as an insulation element in an electronic device
KR0182006B1 (ko) * 1995-11-10 1999-04-15 김광호 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법
US5903046A (en) * 1996-02-20 1999-05-11 Micron Technology, Inc. Integrated circuit device having cyanate ester buffer coat
US6054769A (en) * 1997-01-17 2000-04-25 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
AU6040198A (en) * 1997-04-03 1998-10-22 W.L. Gore & Associates, Inc. Low dielectric constant material with improved dielectric strength
US6277728B1 (en) * 1997-06-13 2001-08-21 Micron Technology, Inc. Multilevel interconnect structure with low-k dielectric and method of fabricating the structure
KR20010059734A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 절연막 형성방법
JP2003100757A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置およびその製造方法
US7192867B1 (en) 2002-06-26 2007-03-20 Cypress Semiconductor Corporation Protection of low-k dielectric in a passivation level
US7018942B1 (en) 2002-06-26 2006-03-28 Cypress Semiconductor Corporation Integrated circuit with improved RC delay
US6660661B1 (en) * 2002-06-26 2003-12-09 Cypress Semiconductor Corporation Integrated circuit with improved RC delay
US6903002B1 (en) 2002-09-11 2005-06-07 Cypress Semiconductor Corporation Low-k dielectric layer with air gaps
US6762613B1 (en) * 2002-11-25 2004-07-13 Advanced Micro Devices, Inc. Testing system and method of operation therefor including a test fixture for electrical testing of semiconductor chips above a thermal threshold temperature of an interlayer dielectric material
TWI220260B (en) * 2003-10-17 2004-08-11 Phoenix Prec Technology Corp Embedded capacitor structure of semiconductor package substrate and method for fabricating the same
KR100652395B1 (ko) * 2005-01-12 2006-12-01 삼성전자주식회사 다이-휨이 억제된 반도체 소자 및 그 제조방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676756A (en) * 1969-09-18 1972-07-11 Innotech Corp Insulated gate field effect device having glass gate insulator
US4039702A (en) * 1975-01-13 1977-08-02 Trw Inc. Method for settling a glass suspension using preferential polar adsorbtion
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
US4339526A (en) * 1981-06-24 1982-07-13 International Business Machines Corporation Acetylene terminated, branched polyphenylene resist and protective coating for integrated circuit devices
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
US4654223A (en) * 1983-11-30 1987-03-31 International Business Machines Corporation Method for forming a film of dielectric material on an electric component
US4656050A (en) * 1983-11-30 1987-04-07 International Business Machines Corporation Method of producing electronic components utilizing cured vinyl and/or acetylene terminated copolymers
US4719125A (en) * 1985-10-11 1988-01-12 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
US4810673A (en) * 1986-09-18 1989-03-07 Texas Instruments Incorporated Oxide deposition method
JPS63213347A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 半導体装置
DE3888390D1 (de) * 1987-05-18 1994-04-21 Siemens Ag Verfahren zur Herstellung hochwärmebeständiger Dielektrika.
JPS63314850A (ja) * 1987-06-18 1988-12-22 Fujitsu Ltd 半導体装置
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
JPH01241832A (ja) * 1988-03-23 1989-09-26 Rohm Co Ltd 電子部品におけるワイヤボンディング構造
US5206091A (en) * 1988-06-28 1993-04-27 Amoco Corporation Low dielectric constant, low moisture uptake polyimides and copolyimides for interlevel dielectrics and substrate coatings
JPH0230171A (ja) 1988-07-19 1990-01-31 Matsushita Electric Works Ltd 半導体装置
JPH0231711A (ja) * 1988-07-20 1990-02-01 Yamaha Corp 着座装置
US4859253A (en) * 1988-07-20 1989-08-22 International Business Machines Corporation Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
EP0356557B1 (en) * 1988-09-01 1994-12-21 International Business Machines Corporation Thin dielectric layer on a substrate and method for forming such a layer
JP2823878B2 (ja) * 1989-03-09 1998-11-11 触媒化成工業株式会社 半導体集積回路の製造方法
JPH0821579B2 (ja) 1989-04-19 1996-03-04 旭硝子株式会社 半導体素子・集積回路装置
JPH0237030A (ja) 1989-06-20 1990-02-07 Honda Motor Co Ltd 農用トラクタ
JPH03124052A (ja) * 1989-10-06 1991-05-27 Nec Corp 樹脂封止型半導体装置
JPH03151657A (ja) * 1989-11-08 1991-06-27 Matsushita Electron Corp 半導体装置
JPH03202461A (ja) * 1989-12-29 1991-09-04 Nissin Electric Co Ltd 高絶縁酸化ケイ素薄膜の形成方法
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
JP2814009B2 (ja) * 1990-06-05 1998-10-22 三菱電機株式会社 半導体装置の製造方法
US5114754A (en) * 1991-01-14 1992-05-19 International Business Machines Corporation Passivation of metal in metal/polyimide structures
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
NL9100337A (nl) * 1991-02-26 1992-09-16 Philips Nv Halfgeleiderinrichting.
US5254497A (en) * 1992-07-06 1993-10-19 Taiwan Semiconductor Manufacturing Company Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication

Also Published As

Publication number Publication date
US6208029B1 (en) 2001-03-27
US6504249B1 (en) 2003-01-07
US6504250B1 (en) 2003-01-07
US6448653B1 (en) 2002-09-10
US6522006B1 (en) 2003-02-18
EP0660409A1 (en) 1995-06-28
US6522005B1 (en) 2003-02-18
US5438022A (en) 1995-08-01

Similar Documents

Publication Publication Date Title
JPH07201875A (ja) 集積回路の製造において低比誘電率材料を使用するための方法
US6806168B2 (en) Healing of micro-cracks in an on-chip dielectric
JP2940432B2 (ja) 半導体装置とその製造方法
US4328262A (en) Method of manufacturing semiconductor devices having photoresist film as a permanent layer
JP3158749B2 (ja) 半導体装置
US5055906A (en) Semiconductor device having a composite insulating interlayer
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
US5024969A (en) Hybrid circuit structure fabrication methods using high energy electron beam curing
US3720997A (en) Eutectic plating and breaking silicon wafers
US6350673B1 (en) Method for decreasing CHC degradation
US5282922A (en) Hybrid circuit structures and methods of fabrication
JPH0669039B2 (ja) 半導体装置の製造方法
JPS62154643A (ja) 半導体装置の製造方法
JPH03131028A (ja) 半導体装置の製造方法
JPS6059737A (ja) 半導体装置の製造方法
JP3493863B2 (ja) 半導体装置とその製法
JPS60249333A (ja) 半導体装置及びその製造方法
JPH03120745A (ja) 半導体装置の製造方法
JPS615550A (ja) 半導体装置およびその製造方法
JP3330673B2 (ja) 半導体装置及びその製造方法
JPH0329308B2 (ja)
GB2366078A (en) Semiconductor device retaining a resist layer as a buffer layer
JPH10163206A (ja) 配線形成法
JPS6325932A (ja) 樹脂封止型半導体装置
JPS59161840A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051102

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061016