JPH07202039A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JPH07202039A
JPH07202039A JP5334307A JP33430793A JPH07202039A JP H07202039 A JPH07202039 A JP H07202039A JP 5334307 A JP5334307 A JP 5334307A JP 33430793 A JP33430793 A JP 33430793A JP H07202039 A JPH07202039 A JP H07202039A
Authority
JP
Japan
Prior art keywords
ferroelectric
ferroelectric material
writing
capacitor
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5334307A
Other languages
English (en)
Inventor
Kazushi Amanuma
一志 天沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5334307A priority Critical patent/JPH07202039A/ja
Publication of JPH07202039A publication Critical patent/JPH07202039A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 読みだし・書き込み回数の制限のない不揮発
性半導体装置を提供する。 【構成】 電荷転送用トランジスタと強誘電体キャパシ
タによってメモリセルを構成した半導体記憶装置におい
て、キャパシタ材料に用いる強誘電体10を (Pb1-a Caa )TiO3 (ただし、a=0.0
1〜0.4) または (Pb1-b Smb )TiO3 (ただし、b=0.0
5〜0.15) または (Pb1-c Gdc )TiO3 (ただし、c=0.0
5〜0.15) のうちいずれかを主成分とする材料によって構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、不揮発性半導体記憶装
置に関し、特に強誘電体を用いて不揮発性半導体記憶装
置に関するものである。
【0002】
【従来の技術】従来より強誘電体を用いた不揮発性半導
体記憶装置は開発されている。例えば特開平2−110
893号公報には強誘電体キャパシタと電荷転送用トラ
ンジスタよりなるメモリセルを用いた不揮発性半導体記
憶装置が述べられている。
【0003】図3(a)は従来のメモリセルの等価回路
図および図3(b)は強誘電体キャパシタの構造を示す
断面図である。図に示したようにメモリセルは強誘電体
30を金属などの導電体からなるキャパシタ電極31,
32間に挟んだ強誘電体キャパシタFCと、このキャパ
シタの一方の電極とビット線BLとの間に接続され、ゲ
ートがワード線WLに接続されている電荷転送用トラン
ジスタTFとからなる。強誘電体としてはチタン酸ジル
コン酸鉛(PZT)が用いられる。このようなメモリセ
ルはDRAMと同様な構造で高い集積度が期待できる。
【0004】次に動作を説明する。メモリセルに記憶内
容を書き込むには、強誘電体キャパシタの強誘電体を記
憶内容に対応した一方向に分極させることにより行う。
記憶内容を読みだすには強誘電体キャパシタに一定の電
界を印加し、強誘電体の分極反転の有無をビット線BL
に現れる電圧の変化によって検知する。したがって当メ
モリセルに読みだし・書き込みを行うには強誘電体の分
極を反転させる必要がある。
【0005】
【発明が解決しようとする課題】この従来の半導体記憶
装置では、強誘電体としてPZTが用いられているた
め、記憶内容の読みだし・書き込みに伴う分極反転によ
りPZTの電気的特性が劣化し読みだし・書き込み回数
は108 回に制限されるという課題がある。
【0006】PZT系セラミクスは異方性の小さい圧電
材料であるため、分極反転の際にかかるバイアスにより
基板面に垂直な方向のみならず水平方向にも材料の伸縮
が起こる。実際にPZTの厚み横方向振動の電気機械結
合係数kpは0.3から0.5に達する。基板面に垂直
方向では強誘電体の厚みが薄いため強誘電体の伸縮によ
る歪みは小さく問題とならないが、基板間に水平な方向
では強誘電体の伸縮により強誘電体中に大きな応力が発
生する。そのため強誘電体にマイクロクラックが発生
し、上記の動作により分極反転を繰り返した場合、電気
的特性が劣化することが明らかになっている。図4はP
ZTの分極反転の回数に対する残留分極Prの変化を示
した曲線図である。図に明らかなようにPrは分極反転
回数の増加に伴い顕著に減少する。分極反転によるビッ
ト数電位の差異はPrに比例するので、Prの減少は読
みだしマージンの低下さらには読みだしエラーを引き起
こす。そのため従来PZTを用いた不揮発メモリの読み
だし・書き込み回数は108回に制限されていた。(日
経マイクロデバイス1992年6月号p.80)
【0007】
【課題を解決するための手段】本発明は、記憶内容の読
みだし・書き込みに伴う分極反転による強誘電体の劣
化、いわゆる疲労による読みだし・書き込み回数の制限
の無い半導体記憶装置を提供することを目的とする。こ
のため本発明の半導体記憶装置では、電荷転送用トラン
ジスタと強誘電体キャパシタによってメモリセルを構成
した半導体記憶装置において、上記強誘電体が (Pb1-a Caa )TiO3 (ただし、a=0.0
1〜0.4) または (Pb1-b Smb )TiO3 (ただし、b=0.0
5〜0.15) または (Pb1-c Gdc )TiO3 (ただし、c=0.0
5〜0.15) のうちいずれかを主成分とする材料によって構成するこ
とにより上記目的を達成している。
【0008】
【作用】(Pb1-a Caa )TiO3 系組成物は例えば
特開昭58−186982号公報に示されているよう
に、a=0.01〜0.4の組成範囲でkp<0.05
となり基板面の水平方向における分極反転に伴う歪みが
非常に小さい。また(Pb1-s SmS )TiO3 系組成
物および(Pb1-c GdC )TiO3 は例えば第4回強
誘電体応用会議講演予稿集で述べられているようにs=
0.05〜0.15の範囲でkp<0.05となり、同
様に基板面の水平方向における分極反転に伴う歪みが非
常に小さい。
【0009】このような材料を強誘電体キャパシタとし
て用いることにより、分極反転に伴う歪みの発生が抑え
られ、分極反転を繰り返しても電気的特性の劣化を生じ
ない。そのため読みだし・書き込み回数の制限のない半
導体記憶装置とすることができる。
【0010】
【実施例】
(実施例1)図1は本発明の一実施例を示す半導体記憶
装置の断面図である。シリコン基板1の表面に素子分離
用のフィールド酸化膜2が形成された後に、素子領域の
基板表面上にゲート絶縁膜3を介してポリシリコンのワ
ード線4を形成する。次に上記電荷転送用トランジスタ
のソースまたはドレインになる不純物拡散領域5,5′
が形成され、その上に層間絶縁膜6が形成されている。
絶縁膜6に前記電荷転送用トランジスタのソースまたは
ドレインになる一方の不純物拡散領域5まで達するよう
にコンタクトホールが形成された後、ポリシリコン7を
堆積し導電性のコンタクトをとる。ポリシリコン上にシ
リコン拡散バリアメタル層となる窒化チタン層8、強誘
電体下部電極となる白金層9を形成しパターニングされ
て個々のメモリセル用として独立した強誘電体キャパシ
タの一方の電極が形成される。次に強誘電体10がスパ
ッタ法、CVD法、ゾル・ゲル法、レーザーアブレージ
ョン法等により形成される。本実施例では(Pb0.75
0.25)TiO3 をゾル・ゲル法により形成する方法を
説明する。所定量の酢酸鉛、イソプロポキシカルシウ
ム、イソプロポキシチタンをメトキシエタノールに溶解
し120℃で24時間加熱撹拌する。この溶液を0.3
Mに希釈した後、上記した基板上に3000rpmで1
分間スピンコートし、酸素雰囲気中で600℃で10分
間熱処理する。この塗布および熱処理を合計3回繰り返
し膜厚300nmの強誘電体膜10を作製した。この上
に上部電極白金層11が形成される。
【0011】図2はこのようにして得た(Pb0.75Ca
0.25)TiO3 強誘電体キャパシタと同様の方法で作製
したPZTキャパシタのPrの疲労特性を示す曲線図で
ある。図に明らかなようにPZTキャパシタのPrは1
8 回の分極反転で既に大きく減少しているが本発明に
よる強誘電体キャパシタは1012回の分極反転を行って
も全くPrの減少が見られない。
【0012】(実施例2)実施例1と同様にコンタクト
用のポリシリコン7まで形成した後に、バリアメタル層
8としてRu、強誘電体下部電極層9として酸化ルテニ
ウムを形成する。この上に(Pb0.9 Sm0.1 )TiO
3 をRFスパッタリング法により形成する。スパッタリ
ング・ターゲットとして上記組成のセラミックを用い、
窒素・酸素混合雰囲気中でスパッタリングを行い膜厚2
50nmの膜を作製した。この後パターニングを行い個
々のキャパシタを形成する。この上に上部電極11とし
て白金層を形成した。この強誘電体キャパシタの疲労特
性を測定したところ、1012回の分極反転を行っても全
くPrの減少が見られない。同様に(Pb0.9
0.1 )TiO3 によるキャパシタを作製し1012回の
分極反転を行っても全くPrの減少が見られない。
【0013】
【発明の効果】以上述べてきたように、本発明の半導体
装置によれば、強誘電体キャパシタの強誘電体として従
来のPZTと異なりkp<0.05となる強誘電体を用
いることにより、分極反転の繰り返しによる強誘電体の
劣化の影響を受けることがない。その結果読みだし・書
き込み回数が108 回より1012回以上に大幅に向上し
た。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の断面図であ
る。
【図2】本発明による強誘電体キャパシタと従来のPZ
Tによるキャパシタの疲労特性を示す曲線図である。
【図3】(a)は強誘電体キャパシタを有する半導体記
憶装置のメモリセルの等価回路図、(b)は同図(a)
中の強誘電体キャパシタの構造を示す断面図である。
【図4】PZTの自発分極の疲労特性を示す曲線図であ
る。
【符号の説明】
1 シリコン基板 2 フィールド酸化膜 3 ゲート酸化膜 4 ワード線 5,5′ 不純物拡散領域 6 層間絶縁膜 7 ポリシリコン 8 下部電極バリアメタル層 9 下部電極 10 強誘電体 11 上部電極 12 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8242 27/108 27/115 7210−4M H01L 27/10 434

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 電荷転送用トランジスタと強誘電体キャ
    パシタによってメモリセルを構成した半導体記憶装置に
    おいて、上記強誘電体が (Pb1-a Caa )TiO3 (ただし、a=0.0
    1〜0.4) または (Pb1-b Smb )TiO3 (ただし、b=0.0
    5〜0.15) または (Pb1-c Gdc )TiO3 (ただし、c=0.0
    5〜0.15) のうちいずれかを主成分とする材料によって構成されて
    いることを特徴とする半導体装置。
JP5334307A 1993-12-28 1993-12-28 不揮発性半導体記憶装置 Pending JPH07202039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5334307A JPH07202039A (ja) 1993-12-28 1993-12-28 不揮発性半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5334307A JPH07202039A (ja) 1993-12-28 1993-12-28 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH07202039A true JPH07202039A (ja) 1995-08-04

Family

ID=18275891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5334307A Pending JPH07202039A (ja) 1993-12-28 1993-12-28 不揮発性半導体記憶装置

Country Status (1)

Country Link
JP (1) JPH07202039A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121647A (en) * 1996-06-26 2000-09-19 Tdk Corporation Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films
KR100399017B1 (ko) * 2000-10-07 2003-09-19 한국과학기술연구원 강유전체와 강자성체의 복합체 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121647A (en) * 1996-06-26 2000-09-19 Tdk Corporation Film structure, electronic device, recording medium, and process of preparing ferroelectric thin films
US6387712B1 (en) 1996-06-26 2002-05-14 Tdk Corporation Process for preparing ferroelectric thin films
KR100399017B1 (ko) * 2000-10-07 2003-09-19 한국과학기술연구원 강유전체와 강자성체의 복합체 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP3460095B2 (ja) 強誘電体メモリ
US5796648A (en) Nonvolatile semiconductor memory device and method for manufacturing same
US6674109B1 (en) Nonvolatile memory
JPH0773732A (ja) 誘電体薄膜素子及びその製造方法
JPH0513774A (ja) 不揮発性ランダムアクセスメモリ
JP4539844B2 (ja) 誘電体キャパシタおよびその製造方法ならびに半導体装置
JP4811551B2 (ja) 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
US6080593A (en) Method of manufacturing ferroelectric memory
JP3171110B2 (ja) 強誘電体キャパシタ構造の製造方法
JP4823895B2 (ja) 半導体装置及びその製造方法
CN1376312A (zh) 铁电体晶体三极管及其在存储单元装置中的应用
JP3160324B2 (ja) 半導体記憶素子
JPH07202039A (ja) 不揮発性半導体記憶装置
JP3160325B2 (ja) 半導体記憶素子
KR100533974B1 (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
KR100410716B1 (ko) 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
JPH1012831A (ja) 強誘電体メモリ装置及びその動作方法
JP2658878B2 (ja) 強誘電体薄膜キャパシタおよびその製造方法
WO1992002956A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
JPH09321237A (ja) 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法
JPH10256495A (ja) 不揮発性半導体記憶装置
JP3168706B2 (ja) 半導体記憶装置の製造方法
JP2004319995A (ja) 強誘電体膜およびその製造方法ならびに半導体装置
JPH09213899A (ja) 強誘電体膜を有する不揮発性メモリ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991102