JPH07202569A - ディジタル温度補償水晶発振器 - Google Patents
ディジタル温度補償水晶発振器Info
- Publication number
- JPH07202569A JPH07202569A JP35392693A JP35392693A JPH07202569A JP H07202569 A JPH07202569 A JP H07202569A JP 35392693 A JP35392693 A JP 35392693A JP 35392693 A JP35392693 A JP 35392693A JP H07202569 A JPH07202569 A JP H07202569A
- Authority
- JP
- Japan
- Prior art keywords
- output
- temperature
- digital
- converter
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ＤＴＣＸＯの一般的特質と
して、温度に対する周波数情報が温度の刻み毎に記憶さ
れているために、ＶＣＸＯの発振周波数はこの温度の刻
み毎に階段状にしか変化しないと言う問題を解決するこ
とである。 【構成】 本発明のＤＴＣＸＯでは、温度に対する周波
数情報が温度の刻み毎に記憶されているために、ＶＣＸ
Ｏの発振周波数はこの温度の刻み毎に階段状に修正され
る様に変化する。この温度の刻みの間を，その間の温度
の変化を前記の記憶素子の出力に加算することにより、
記憶素子の出力が階段状の変化がなだらかな変化になる
ので、ＶＣＸＯの発振周波数の温度に対する修正もなだ
らかになり、課題が解決された。
して、温度に対する周波数情報が温度の刻み毎に記憶さ
れているために、ＶＣＸＯの発振周波数はこの温度の刻
み毎に階段状にしか変化しないと言う問題を解決するこ
とである。 【構成】 本発明のＤＴＣＸＯでは、温度に対する周波
数情報が温度の刻み毎に記憶されているために、ＶＣＸ
Ｏの発振周波数はこの温度の刻み毎に階段状に修正され
る様に変化する。この温度の刻みの間を，その間の温度
の変化を前記の記憶素子の出力に加算することにより、
記憶素子の出力が階段状の変化がなだらかな変化になる
ので、ＶＣＸＯの発振周波数の温度に対する修正もなだ
らかになり、課題が解決された。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル温度補償水
晶発振器に関する。
晶発振器に関する。
【０００２】
【従来の技術】従来からＤＴＣＸＯ（ディジタル温度補
償水晶発振器）は、図３に示す構成になっている。ＶＣ
ＸＯ（電圧制御水晶発振器）１の近傍に設置された温度
検出器２により水晶発振器近傍の温度が電圧信号として
Ａ／Ｄ変換器（アナログ／ディジタル変換器）３に送出
される。Ａ／Ｄ変換器３からは温度の値に対応するディ
ジタル値が出力され、その値をアドレスとする値が記憶
素子４から読み出される。この読み出された値は、温度
毎にＶＣＸＯ出力周波数の変動を補償するような制御電
圧をディジタル化して、予め記憶素子に書き込まれたも
のである。記憶素子４からの値は、Ｄ／Ａ変換器（ディ
ジタル／アナログ変換器）５に入力され、そのアナログ
出力信号がＶＣＸＯ１に周波数制御電圧として入力さ
れ、ＶＣＸＯ１の出力が一定となるように制御される。
償水晶発振器）は、図３に示す構成になっている。ＶＣ
ＸＯ（電圧制御水晶発振器）１の近傍に設置された温度
検出器２により水晶発振器近傍の温度が電圧信号として
Ａ／Ｄ変換器（アナログ／ディジタル変換器）３に送出
される。Ａ／Ｄ変換器３からは温度の値に対応するディ
ジタル値が出力され、その値をアドレスとする値が記憶
素子４から読み出される。この読み出された値は、温度
毎にＶＣＸＯ出力周波数の変動を補償するような制御電
圧をディジタル化して、予め記憶素子に書き込まれたも
のである。記憶素子４からの値は、Ｄ／Ａ変換器（ディ
ジタル／アナログ変換器）５に入力され、そのアナログ
出力信号がＶＣＸＯ１に周波数制御電圧として入力さ
れ、ＶＣＸＯ１の出力が一定となるように制御される。
【０００３】
【発明が解決しようとする課題】ＤＴＣＸＯの一般的特
質として、温度に対する周波数情報が温度の刻み毎に記
憶されているために、ＶＣＸＯの周波数制御端子に供給
される電圧が、図２（ｃ）に示す様な温度の刻み毎の変
化となり、従ってＶＣＸＯの発振周波数はこの温度の刻
み毎に階段状にしか変化しないと言う問題がある。
質として、温度に対する周波数情報が温度の刻み毎に記
憶されているために、ＶＣＸＯの周波数制御端子に供給
される電圧が、図２（ｃ）に示す様な温度の刻み毎の変
化となり、従ってＶＣＸＯの発振周波数はこの温度の刻
み毎に階段状にしか変化しないと言う問題がある。
【０００５】
【課題を解決するための手段】本発明のＤＴＣＸＯで
は、温度に対する周波数情報が温度の刻み毎に記憶され
ているために、ＶＣＸＯの発振周波数はこの温度の刻み
毎に階段状に修正される様に変化する。この温度の刻み
の間を，その間の温度の変化を前記の記憶素子の出力に
加算することにより、Ｄ／Ａ変換器の出力が階段状の変
化が図２（ｃ）に比べて図２（ｇ）の様になだらかな変
化になるので、ＶＣＸＯの発振周波数の温度に対する修
正もなだらかになり、課題が解決された。
は、温度に対する周波数情報が温度の刻み毎に記憶され
ているために、ＶＣＸＯの発振周波数はこの温度の刻み
毎に階段状に修正される様に変化する。この温度の刻み
の間を，その間の温度の変化を前記の記憶素子の出力に
加算することにより、Ｄ／Ａ変換器の出力が階段状の変
化が図２（ｃ）に比べて図２（ｇ）の様になだらかな変
化になるので、ＶＣＸＯの発振周波数の温度に対する修
正もなだらかになり、課題が解決された。
【０００６】
【実施例】図１に実施例ブロック図を示す。図１の電圧
制御水晶発振器の温度を検出する温度検出器２の出力
（アナログ信号）を第１アナログ／ディジタル変換器
（Ａ／Ｄ変換器）３により、アナログ信号である温度情
報をディジタル化し、このディジタル信号をアドレスと
して、この温度情報に対応して予め記憶した補償データ
が読み出される記憶素子４のディジタル出力として取り
出される。一方温度検出器２の出力は、サンプルホール
ド回路６にも供給され、その出力は差動増幅器７に供給
され、差動増幅器７のもう一方入力には温度検出器２の
出力が供給される。差動増幅器７では、サンプルホール
ド回路６からの入力を基準にして、温度検出器２からの
入力の差を検出増幅して出力する。
制御水晶発振器の温度を検出する温度検出器２の出力
（アナログ信号）を第１アナログ／ディジタル変換器
（Ａ／Ｄ変換器）３により、アナログ信号である温度情
報をディジタル化し、このディジタル信号をアドレスと
して、この温度情報に対応して予め記憶した補償データ
が読み出される記憶素子４のディジタル出力として取り
出される。一方温度検出器２の出力は、サンプルホール
ド回路６にも供給され、その出力は差動増幅器７に供給
され、差動増幅器７のもう一方入力には温度検出器２の
出力が供給される。差動増幅器７では、サンプルホール
ド回路６からの入力を基準にして、温度検出器２からの
入力の差を検出増幅して出力する。
【０００７】加算器５では、前記記憶素子４からのディ
ジタル入力を上位の基準ビットとし、該第２Ａ／Ｄ変換
器８からの入力を下位のビットとして基準ビットに加算
する。加算器５からのディジタル信号はディジタル／ア
ナログ変換器（Ｄ／Ａ変換器）９によりアナログ信号に
変換し、その出力をＶＣＸＯ１の周波数制御端子に供給
してＶＣＸＯ１の周波数制御を行うことで、ＶＣＸＯ１
の周波数変動の温度補償が実現できる。なお、差動増幅
器７からの出力が負の場合は、第２Ａ／Ｄ変換器８で変
換後、加算器５へ負の加算を行うことになる。
ジタル入力を上位の基準ビットとし、該第２Ａ／Ｄ変換
器８からの入力を下位のビットとして基準ビットに加算
する。加算器５からのディジタル信号はディジタル／ア
ナログ変換器（Ｄ／Ａ変換器）９によりアナログ信号に
変換し、その出力をＶＣＸＯ１の周波数制御端子に供給
してＶＣＸＯ１の周波数制御を行うことで、ＶＣＸＯ１
の周波数変動の温度補償が実現できる。なお、差動増幅
器７からの出力が負の場合は、第２Ａ／Ｄ変換器８で変
換後、加算器５へ負の加算を行うことになる。
【０００８】図２に電気的な動きの一例を示す。図２
（ａ）は、温度検出器２の温度対出力電圧の一例を示
す。図２（ｂ）は、第１の系を動かしている第１クロッ
クパルスの一例を示す。図２（ｃ）は、従来の方式によ
るＶＣＸＯ１の周波数修正電圧の一例を示す。図２
（ｄ）は、サンプルホールド回路６の出力電圧の一例を
示す。図２（ｅ）は、サンプルホールド回路６の出力電
圧を基準にして、温度検出器２の電圧の差を検出増幅す
る差動増幅器７の出力電圧の一例を示す。図２（ｆ）
は、第２の系を動かしている第２クロックパルスの一例
を示す。図２（ｇ）は、加算器５のディジタル出力を、
Ｄ／Ａ変換器９でアナログ信号に変換した一例を示す。
このＤ／Ａ変換器９の出力電圧が、ＶＣＸＯの周波数制
御端子に加えられる。
（ａ）は、温度検出器２の温度対出力電圧の一例を示
す。図２（ｂ）は、第１の系を動かしている第１クロッ
クパルスの一例を示す。図２（ｃ）は、従来の方式によ
るＶＣＸＯ１の周波数修正電圧の一例を示す。図２
（ｄ）は、サンプルホールド回路６の出力電圧の一例を
示す。図２（ｅ）は、サンプルホールド回路６の出力電
圧を基準にして、温度検出器２の電圧の差を検出増幅す
る差動増幅器７の出力電圧の一例を示す。図２（ｆ）
は、第２の系を動かしている第２クロックパルスの一例
を示す。図２（ｇ）は、加算器５のディジタル出力を、
Ｄ／Ａ変換器９でアナログ信号に変換した一例を示す。
このＤ／Ａ変換器９の出力電圧が、ＶＣＸＯの周波数制
御端子に加えられる。
【０００９】図１の第１Ａ／Ｄ変換器３，記憶素子４、
サンプルホールド回路６は、第１クロックパルスにより
制御さてれ、加算器５，第２Ａ／Ｄ変換器８，Ｄ／Ａ変
換器９は，第２クロックパルスにより制御されている。
また、図２の説明は温度が上昇している場合を示してい
るが、温度が下降している場合は、図２（ｂ）及び図２
（ｆ）クロックパルス以外のグラフの傾きが逆になるだ
けで、同じ様に説明できる。さらに、第１クロックパル
スと第２クロックパルスの関係は、第２クロックパルス
は、第１クロクパルスの正の整数倍でしかも同期してい
る。この第２クロックパルスが第１クロックパルスの整
数倍が、第１クロックパルスの１区間の修正の細かさを
決定している。すなわち、第１クロックパルスの１／
（整数倍） の細かさで修正されることになる。本例で
は、整数を１０に選んでいるので第１クロックパルスの
１区間の間が １／１０ の細かさで修正されることにな
る。
サンプルホールド回路６は、第１クロックパルスにより
制御さてれ、加算器５，第２Ａ／Ｄ変換器８，Ｄ／Ａ変
換器９は，第２クロックパルスにより制御されている。
また、図２の説明は温度が上昇している場合を示してい
るが、温度が下降している場合は、図２（ｂ）及び図２
（ｆ）クロックパルス以外のグラフの傾きが逆になるだ
けで、同じ様に説明できる。さらに、第１クロックパル
スと第２クロックパルスの関係は、第２クロックパルス
は、第１クロクパルスの正の整数倍でしかも同期してい
る。この第２クロックパルスが第１クロックパルスの整
数倍が、第１クロックパルスの１区間の修正の細かさを
決定している。すなわち、第１クロックパルスの１／
（整数倍） の細かさで修正されることになる。本例で
は、整数を１０に選んでいるので第１クロックパルスの
１区間の間が １／１０ の細かさで修正されることにな
る。
【００１０】図１の付加回路群のメモリ回路１０，比較
器１１、スイッチ回路１２は、第１クロックパルスによ
って第１Ａ／Ｄ変換器の出力される記憶素子へのアドレ
ス信号が、変化しない場合は、サンプルホールド回路の
ホールド電圧を変化させないための回路である。メモリ
回路１０は、一つ前のクロック時のアドレスを出力し、
現在のアドレスを読み込んでいる。比較器１１は，メモ
リ回路の出力（一つ前のクロック時のアドレス）と現在
のアドレスを比較して同じならば、スイッチ回路１２を
開かない。異なればスイッチ回路１２を開き、サンブル
ホールド回路６に新たなホールド電圧を加える。スイッ
チ回路１２は、比較器１１の信号によりサンプルホール
ド回路６に加わるクロックをＯＮ／ＯＦＦするスイッチ
である。
器１１、スイッチ回路１２は、第１クロックパルスによ
って第１Ａ／Ｄ変換器の出力される記憶素子へのアドレ
ス信号が、変化しない場合は、サンプルホールド回路の
ホールド電圧を変化させないための回路である。メモリ
回路１０は、一つ前のクロック時のアドレスを出力し、
現在のアドレスを読み込んでいる。比較器１１は，メモ
リ回路の出力（一つ前のクロック時のアドレス）と現在
のアドレスを比較して同じならば、スイッチ回路１２を
開かない。異なればスイッチ回路１２を開き、サンブル
ホールド回路６に新たなホールド電圧を加える。スイッ
チ回路１２は、比較器１１の信号によりサンプルホール
ド回路６に加わるクロックをＯＮ／ＯＦＦするスイッチ
である。
【００１１】
【発明の効果】本発明により、従来は図２（ｃ）の様な
階段状の制御電圧がＶＣＸＯ１の周波数制御端子に加わ
っていたので、ＤＴＣＸＯの温度変化に対する周波数の
補償が不連続に変化し、瞬間的に周波数が飛ぶと言う現
象があったが、図２（ｇ）の様に滑らかな制御電圧にす
ることにより、ＤＴＣＸＯの温度変化に対する周波数の
補償が非常に、連続的な変化に近くなり瞬間的に周波数
が飛ぶと言う現象がなくなり、発振器の品質が著しく向
上した。
階段状の制御電圧がＶＣＸＯ１の周波数制御端子に加わ
っていたので、ＤＴＣＸＯの温度変化に対する周波数の
補償が不連続に変化し、瞬間的に周波数が飛ぶと言う現
象があったが、図２（ｇ）の様に滑らかな制御電圧にす
ることにより、ＤＴＣＸＯの温度変化に対する周波数の
補償が非常に、連続的な変化に近くなり瞬間的に周波数
が飛ぶと言う現象がなくなり、発振器の品質が著しく向
上した。
【図１】図１は、本発明のＤＴＣＸＯの一例のブロック
図である。
図である。
【図２】図２（ａ）本発明の、温度検出器の温度対出力
電圧の一例を示すグラフである。 図２（ｂ）本発明の、第１クロックパルスの一例を示す
グラフである。 図２（ｃ）従来方式の、ＶＣＸＯの周波数制御端子へ加
えられる制御電圧の一例を示すグラフである。 図２（ｄ）本発明の、サンプルホールド回路の出力電圧
の一例を示すグラフである。 図２（ｅ）本発明の、差動増幅器の出力電圧の一例を示
すグラフである。 図２（ｆ）本発明の、第２クロックパルスの一例を示す
グラフである。 図２（ｇ）本発明の、Ｄ／Ａ変換器の出力電圧の一例を
示すグラフである。
電圧の一例を示すグラフである。 図２（ｂ）本発明の、第１クロックパルスの一例を示す
グラフである。 図２（ｃ）従来方式の、ＶＣＸＯの周波数制御端子へ加
えられる制御電圧の一例を示すグラフである。 図２（ｄ）本発明の、サンプルホールド回路の出力電圧
の一例を示すグラフである。 図２（ｅ）本発明の、差動増幅器の出力電圧の一例を示
すグラフである。 図２（ｆ）本発明の、第２クロックパルスの一例を示す
グラフである。 図２（ｇ）本発明の、Ｄ／Ａ変換器の出力電圧の一例を
示すグラフである。
【図３】図３は、従来のＤＴＣＸＯの一例のブロック図
である。
である。
１ 電圧制御水晶発振器 ２ 温度検出器 ３ 第１アナログ／ディジタル変換器 ４ 記憶素子 ５ 加算器 ６ サンプルホールド回路 ７ 差動増幅器 ８ 第２アナログ／ディジタル変換器 ９ ディジタル／アナログ変換器
Claims (1)
- 【請求項１】 電圧制御水晶発振器と、該電圧制御水晶
発振器の温度を検出する温度検出器と、該温度検出器の
出力をアドレスに変換する第１アナログ／ディジタル変
換器と、該第１アナログ／ディジタル変換器によるアド
レスにより予め記憶した補償データが読み出される記憶
素子と、該温度検出器の出力をサンプルホールドするサ
ンプルホールド回路と、該温度検出器の出力と該サンプ
ルホールド回路の出力とを入力して差動増幅する差動幅
器と、該差動増幅器の出力をディジタル信号に変換する
第２アナログ／ディジタル変換器と、該記憶素子から読
み出されたディジタル信号と該第２アナログ／ディジタ
ル変換器で変換されたディジタル信号を加算する加算器
と、該加算器から出力されたディジタル信号をアナログ
信号に変換し、その出力を該電圧制御水晶発振器の周波
数制御出力とするディジタル／アナログ変換器とを備え
たことを特徴とするディジタル温度補償水晶発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35392693A JPH07202569A (ja) | 1993-12-29 | 1993-12-29 | ディジタル温度補償水晶発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35392693A JPH07202569A (ja) | 1993-12-29 | 1993-12-29 | ディジタル温度補償水晶発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202569A true JPH07202569A (ja) | 1995-08-04 |
Family
ID=18434157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35392693A Pending JPH07202569A (ja) | 1993-12-29 | 1993-12-29 | ディジタル温度補償水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202569A (ja) |
-
1993
- 1993-12-29 JP JP35392693A patent/JPH07202569A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926515A (en) | Phase locked loop for improving a phase locking time | |
| US4684897A (en) | Frequency correction apparatus | |
| JPH10341177A (ja) | 自動周波数制御方法及び回路 | |
| US4573024A (en) | PLL having two-frequency VCO | |
| JPH07202568A (ja) | ディジタル温度補償水晶発振器 | |
| JP2621058B2 (ja) | デジタル制御形温度補償水晶発振器 | |
| JP3189386B2 (ja) | 温度補償型水晶発振器 | |
| JPH10322198A (ja) | フェーズロックドループ回路 | |
| JP2001211072A (ja) | Ｐｌｌ回路 | |
| US12556190B2 (en) | Startup calibration and digital temperature compensation for an open-loop VCO based ADC architecture | |
| JP2979043B2 (ja) | マルチル―プゲイン弱結合発振器 | |
| JPH08101749A (ja) | 波形記憶装置 | |
| JP2001076437A (ja) | クロック信号発生装置 | |
| AU661091B2 (en) | FM demodulation circuit | |
| JP2862596B2 (ja) | 位相同期回路およびデジタル信号処理装置 | |
| JPH01215122A (ja) | 位相同期信号発生回路 | |
| JP2003008348A (ja) | 発振回路 | |
| JPH0564488B2 (ja) | ||
| JPH05145339A (ja) | デイジタル温度補償水晶発振器 | |
| JPH0141063B2 (ja) | ||
| JPH01246920A (ja) | Ｐｌｌ変動補償装置 | |
| WO2003047109A3 (en) | Bit-detection arrangement and apparatus for reproducing information | |
| JPH0629737A (ja) | クロック周波数補正方式 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JP2626287B2 (ja) | Ｐｌｏ回路 |