JPH07202592A

JPH07202592A - 差動増幅器のオフセット低減回路

Info

Publication number: JPH07202592A
Application number: JP7027314A
Authority: JP
Inventors: Shigeyoshi Hayashi; 成嘉林
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1995-01-23
Filing date: 1995-01-23
Publication date: 1995-08-04

Abstract

(57)【要約】【目的】定電流のばらつきによる差動増幅器の入力間
に発生するオフセットを低減する。【構成】第１のトランジスタ（２１）及び第２のトラ
ンジスタ（２２）のエミッタ間を抵抗（２３）によって
結合した差動対（２４）を備える差動増幅器（２）と、
前記第１のトランジスタのエミッタ側に接続された第１
の定電流源（２５）と、前記第２のトランジスタのエミ
ッタ側に接続された第２の定電流源（２６）と、前記第
１のトランジスタのコレクタ側に第３のトランジスタ
（２８）を接続するとともに、この第３のトランジスタ
のベース・コレクタに第４のトランジスタ（２９）のベ
ースを接続したカレントミラー回路（２７）と、前記差
動増幅器の前記トランジスタの電極間に生じる電圧差を
検出し、その電圧差に応じた直流電流を前記差動対のエ
ミッタ側に供給して前記電圧差を生じさせる電流を相殺
する電流相殺回路（１４）とを備えたものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＤドライバー等、
各種駆動回路に用いられる差動増幅器のオフセット低減
回路に関する。

【０００２】

【従来の技術】従来、ＣＤドライバー等、各種駆動回路
には、例えば、図３に示すように、簡易な演算増幅器が
用いられる。この演算増幅器には前段部に差動増幅器２
が設置されており、この場合、差動増幅器２には一対の
トランジスタ２１、２２のエミッタ間を抵抗２３によっ
て結合した一つの差動対２４が設置され、各トランジス
タ２１、２２のエミッタ側には個別に定電流源２５、２
６が接続されている。即ち、この差動増幅器２では定電
流源２５、２６に定電流Ｉを引き込むことで、各トラン
ジスタ２１、２２に動作電流が供給される。そして、ト
ランジスタ２１、２２のコレクタ側には差動対２４の能
動負荷としてカレントミラー回路２７が設置されてい
る。即ち、トランジスタ２１のコレクタ側と電源との間
にはベース・コレクタを共通、即ち、ダイオード化され
たトランジスタ２８が接続されているとともに、トラン
ジスタ２２のコレクタ側と電源との間にはトランジスタ
２９が接続されている。

【０００３】この差動増幅器２では、差動対２４の出力
がトランジスタ２９のコレクタ側から取り出され、その
出力取出し手段とともにその出力をトランジスタ２２の
ベースに帰還する帰還ループ４を構成するトランジスタ
６が設置されている。トランジスタ６は電源とトランジ
スタ２２のベースとの間に接続され、トランジスタ６の
ベースがトランジスタ２２のコレクタに接続されてい
る。そして、トランジスタ２２のベースと基準電位点
（接地点）との間には定電流源８が接続され、トランジ
スタ６から定電流が定電流源８に引き込まれる。

【０００４】そこで、このような演算増幅器では、入力
端子１０を通して入力信号が加えられると、その入力信
号が差動増幅器２で増幅され、その出力がカレントミラ
ー回路２７のトランジスタ２９を通してトランジスタ６
のベースに加えられ、定電流源８に引き込まれる定電流
との関係によりトランジスタ６を介して出力端子１２か
ら取り出されるとともに、その出力電流の一部がトラン
ジスタ２２のベースに帰還されるのである。このように
エミッタ間を抵抗２３で結合した差動対２４を用いた差
動増幅器２は、定電流値を上げてスルーレートを上昇さ
せながら増幅利得を取る必要がない場合等に多用されて
いる。

【０００５】

【発明が解決しようとする課題】ところで、このような
差動増幅器２では、ＩＣの製造上、定電流源２５、２６
を構成するトランジスタの不揃いによって定電流Ｉにば
らつきが生じたとき、そのばらつきによるオフセットが
発生することが知られている。このオフセットが発生す
るメカニズムを説明する。説明を簡略化するため、図４
の（Ａ）に示すように、帰還ループ４を簡略化するとと
もに、各トランジスタ２１、２２、２８、２９を理想的
なトランジスタとする。トランジスタ２８は、図面上ダ
イオードとして表記しているが、ベース・コレクタを共
通化したトランジスタであり、図３に示した差動増幅器
２と同様のカレントミラー回路２７を構成するものであ
る。そこで、この差動増幅器２において、トランジスタ
２１のコレクタ電流はカレントミラー回路２７で反転さ
れてトランジスタ２２のコレクタ側に流れるものとすれ
ば、その電流バランスを取るため、各トランジスタ２
１、２２、２８、２９に流れる電流は等しくなければな
らない。トランジスタ２１、２２のコレクタ電流をＩｃ
₁、Ｉｃ₂とすれば、Ｉｃ₁＝Ｉｃ₂となる。例えば、
定電流源２５側の定電流ＩがΔＩだけ増加したとする。
トランジスタ２１、２２のエミッタ電流をＩｅ₁、Ｉｅ
₂とすれば、Ｉｃ₁＝Ｉｃ₂からＩｅ₁＝Ｉｅ₂とな
る。このため、トランジスタ２１、２２の各エミッタ電
流Ｉｅ₁、Ｉｅ₂は、Ｉｅ₁＝Ｉｅ₂＝Ｉ＋ΔＩ／２と
なる。したがって、抵抗２３に流れる電流は、ΔＩ／２
となり、抵抗２３の抵抗値をＲとすると、抵抗２３には
抵抗値と流れる電流との積による電圧降下により、抵抗
２３の端子間、即ち、エミッタ間には電圧（Ｒ×ΔＩ／
２）が発生する。そして、Ｉｃ₁＝Ｉｃ₂、Ｉｅ₁＝Ｉ
ｅ₂を満足するため、トランジスタ２１、２２のエミッ
タ間に発生した電圧（Ｒ×ΔＩ／２）と同じ電圧値がト
ランジスタ２２のベースとトランジスタ２１のベースと
の間にオフセット電圧ΔＶ（＝Ｒ×ΔＩ／２）として発
生することになる。

【０００６】ところで、この差動増幅器２において、図
４の（Ｂ）に示すように、帰還ループ４を切断するとと
もに、各トランジスタ２１、２２のベースを接地して回
路を見ると、トランジスタ２１、２２に流れる電流はそ
れぞれエミッタ測定電流値であり、抵抗２３に流れる電
流は、トランジスタ２１、２２で指数圧縮されてダイオ
ード電圧差で流れる電流であるから、定電流Ｉにおける
ばらつき電流ΔＩが小さければ無視できる程度のもので
ある。

【０００７】ところが、図４の（Ａ）に示すように、帰
還ループ４を以てトランジスタ２２のベース側にトラン
ジスタ２９からばらつき電流ΔＩによる電流が帰還され
るため、ΔＩ＝０の帰還動作によって、Ｉｃ₁＝Ｉｃ₂
が成立し、定電流Ｉ＋ΔＩ、Ｉが各トランジスタ２１、
２２に電流Ｉ＋ΔＩ／２に均等に配分される結果、オフ
セットが発生することになる。

【０００８】そこで、この発明は、このような差動対に
流すべき定電流のばらつきによる差動増幅器の入力間に
発生するオフセットを低減した差動増幅器のオフセット
低減回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】即ち、この発明の差動増
幅器のオフセット低減回路は、図１及び図２に例示する
ように、第１のトランジスタ（２１）及び第２のトラン
ジスタ（２２）のエミッタ間を抵抗（２３）によって結
合した第１の差動対（２４）を備えるとともに、前記第
１のトランジスタに第１の定電流源（２５）、前記第２
のトランジスタに第２の定電流源（２６）によって動作
電流を流す差動増幅器（２）と、この差動増幅器の前記
第１及び第２のトランジスタのコレクタ側に設置され、
前記第１のトランジスタに流れる電流を前記第２のトラ
ンジスタに流すカレントミラー回路（２７）と、前記第
１のトランジスタのベースに第３のトランジスタ（１４
４）のベース、前記第２のトランジスタのベースに第４
のトランジスタ（１４５）のベースを接続するととも
に、前記第１のトランジスタのエミッタ側に前記第３の
トランジスタのコレクタ、前記第２のトランジスタのエ
ミッタ側に前記第４のトランジスタのコレクタを接続
し、前記第３及び第４のトランジスタのエミッタ間を結
合して第２の差動対（制御増幅器１４０）とし、この第
２の差動対の前記エミッタ側に第３の定電流源（１４
６）を接続したことにより、前記第１及び第２のトラン
ジスタのベース間に生じる電圧差を検出し、その電圧差
に応じた直流電流を前記第３及び第４のトランジスタに
生じさせ、その直流電流を前記第１のトランジスタには
前記第３のトランジスタ、前記第２のトランジスタには
前記第４のトランジスタを通して供給し、前記第１の差
動対に前記電圧差を生じさせている電流を相殺する電流
相殺回路（１４）とを備えたことを特徴とする。

【００１０】

【作用】第１の差動対を構成する第１及び第２のトラン
ジスタに個別に接続された第１及び第２の定電流源の定
電流にばらつきがあると、トランジスタのエミッタ間を
結合する抵抗の端子間にそのばらつき電流に応じた電圧
差が生じ、これがオフセットとしてベース間に現れる。

【００１１】そこで、電流相殺回路は、第１の差動対を
構成する第１及び第２のトランジスタのベース間に発生
する電圧差を検出し、その電圧差に応じた直流電流を第
１の差動対の第１及び第２のトランジスタのエミッタ側
に供給することにより、電圧差を生じさせている電流を
相殺し、差動増幅器に発生するオフセットを低減させ
る。

【００１２】

【実施例】図１は、この発明の差動増幅器のオフセット
低減回路の一実施例を示す。この差動増幅器２には、
第１及び第２のトランジスタとしてＮＰＮ型のトランジ
スタ２１、２２が設置され、これらトランジスタ２１、
２２は、エミッタ間を抵抗２３によって結合されて第１
の差動対２４を構成している。抵抗２３は差動増幅器２
の増幅利得を設定する手段であり、その抵抗値によって
所望の増幅利得が得られる。

【００１３】各トランジスタ２１、２２のエミッタ側と
基準電位点（接地点）との間には第１及び第２の定電流
源２５、２６が接続されており、各トランジスタ２１、
２２の動作電流がその定電流によって与えられるように
なっている。また、トランジスタ２１、２２のコレクタ
側には、差動対２４の能動負荷としてカレントミラー回
路２７が接続されている。このカレントミラー回路２７
は、ベース・コレクタを共通にしてダイオードを構成す
るトランジスタ２８と、このトランジスタ２８のベース
・コレクタとベースが共通に接続されたトランジスタ２
９とから構成されている。したがって、この差動増幅器
２は、トランジスタ２１、２２のベース側の入力端子１
０、１１に対する入力信号を増幅し、その出力をトラン
ジスタ２９のコレクタ側から取り出すことができるもの
である。

【００１４】そして、この差動増幅器２には、定電流源
２５、２６の定電流のばらつきによって抵抗２３に発生
する電圧差で生じるオフセットを低減する手段としてオ
フセットの原因となる直流電流を帰還して相殺させる電
流相殺回路１４が設置されている。この電流相殺回路１
４には第２の差動対として制御増幅器１４０が用いられ
ており、その正相入力端子にトランジスタ２１のベー
ス、その逆相入力端子にトランジスタ２２のベースが接
続され、ベース間に発生する電圧差が制御増幅器１４０
で検出される。この制御増幅器１４０では、その検出し
た電圧差に応じた直流電流を発生し、電圧差の検出とは
逆相関係を以て、その正相出力をトランジスタ２２のエ
ミッタ側、その逆相出力をトランジスタ２１のエミッタ
側に供給し、電圧差の原因となる電流を相殺するように
している。

【００１５】この実施例の制御増幅器１４０は、第３及
び第４のトランジスタからなる第２の差動対として、エ
ミッタを共通にしたＰＮＰ型のトランジスタ１４４、１
４５からなる差動対を備えるとともに、電源との間に第
３の定電流源１４６を接続した差動増幅器で構成されて
いる。即ち、トランジスタ１４４のベースはトランジス
タ２１のベース、トランジスタ１４５のベースはトラン
ジスタ２２のベースに接続することにより、トランジス
タ１４４、１４５でトランジスタ２１、２２のベース間
に発生する電圧差を検出し、その電圧差に応じた電流を
電源側の定電流源１４６からトランジスタ１４４、１４
５を通してトランジスタ２１、２２のエミッタ側に供給
することにより、抵抗２３に生じる電圧差の原因である
定電流源２５、２６における定電流のばらつき電流を相
殺してオフセットの低減を図っている。

【００１６】このように電流相殺回路１４が付加された
差動増幅器２の動作を図２を参照して説明すると、差動
増幅器２は、トランジスタ２１のベースを接地し、ま
た、トランジスタ２２のベース・コレクタ間に帰還ルー
プ４を形成するとともに、トランジスタ２２のベースに
出力端子１２を形成する。制御増幅器１４０には差動入
力、差動電流出力型の増幅器を使用し、その正相入力、
逆相入力をＶｉ（＋）、Ｖｉ（−）とすると、その出力
電流である正相出力電流Ｉｏ（＋）、逆相出力電流Ｉｏ
（−）は、Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝・・・（１）Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝・・・（２）となる。ただし、ｋは、制御増幅器１４０の差動入力電
圧差を出力電流に変換する変換利得係数である。

【００１７】ここで、定電流源２５、２６の定電流をＩ
＋ΔＩ、Ｉとすれば、制御増幅器１４０を付加する前の
差動増幅器２において、抵抗２３に発生する電圧は、Ｒ
・ΔＩ／２となる。したがって、制御増幅器１４０を接
続し、この制御増幅器１４０には、Ｉｏ（＋）＝ｋ（−Ｒ・ΔＩ／２）＝−ｋ・Ｒ・ΔＩ／２・・・（３）Ｉｏ（−）＝−ｋ（−Ｒ・ΔＩ／２）＝ｋ・Ｒ・ΔＩ／２・・・（４）が出力されることになり、正相出力電流Ｉｏ（＋）に逆
相電流−ｋ・Ｒ・ΔＩ／２、逆相出力電流Ｉｏ（−）に
正相電流ｋ・Ｒ・ΔＩ／２が出力される。これらの出力
電流を差動対２４のエミッタ側に帰還させると、トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２−
ｋ・Ｒ・ΔＩ／２トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２＋
ｋ・Ｒ・ΔＩ／２となり、この電流が帰還ループ４によって帰還され、差
動増幅器２における電流の入出力は相殺されるため、トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２に平衡する。

【００１８】このとき、トランジスタ２１、２２の各コ
レクタ電流をＩｃ₁、Ｉｃ₂とすると、Ｉｃ₁＝Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２・・・（５）Ｉｃ₂＝Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２・・・（６）となる。ここで、トランジスタ２１、２２を理想的なト
ランジスタとすれば、各トランジスタ２１、２２の各エ
ミッタ電流をＩｅ₁、Ｉｅ₂とすると、Ｉｃ₁＝Ｉ
ｅ₁、Ｉｃ₂＝Ｉｅ₂となる。各トランジスタ２１、２
２のエミッタ側の各定電流Ｉ＋ΔＩ、Ｉがエミッタ電流
Ｉｅ₁、Ｉｅ₂に配分されることを考え、トランジスタ
２１、２２のエミッタ間電流をΔＩｒとすると、 ΔＩｒ＝ΔＩ／２−ｋ・Ｒ・ΔＩ／２＝ΔＩ／２（１−ｋ・Ｒ）・・・（７）となる。したがって、抵抗２３の端子間に発生する電圧
ΔＶｒは、 ΔＶｒ＝Ｒ・ΔＩｒ＝Ｒ・ΔＩ／２（１−ｋ・Ｒ）・・・（８）となり、制御増幅器１４０の接続前より明らかに減少す
ることが分かる。特に、式（８）において、１−ｋ・Ｒ
＝０、即ち、１＝ｋ・Ｒ、ｋ＝１／Ｒとなるように定数
を設定したときには、電圧ΔＶｒ＝０となり、オフセッ
トを皆無にすることができる。

【００１９】以上の説明は制御増幅器１４０を単純な差
動増幅器とした場合にも成立し、その場合、制御増幅器
１４０の動作を示す式（１）、（２）は、Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ・・・（９）Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ・・・（１０）に変形されるのみで、同様の電圧差を相殺する動作が行
われる。

【００２０】

【発明の効果】以上説明したように、この発明によれ
ば、差動増幅器に定電流源による定電流のばらつきによ
って生じるオフセットをそのばらつきに応じて低減する
ことができ、入出力特性の信頼性を向上させ、差動増幅
器の増幅利得の制御性を高めることができる。

【図面の簡単な説明】

【図１】この発明の差動増幅器のオフセット低減回路の
一実施例を示す回路図である。

【図２】この発明の差動増幅器のオフセット低減回路の
動作を説明するために示した回路図である。

【図３】従来の差動増幅器を用いた演算増幅器を示す回
路図である。

【図４】図３に示した差動増幅器に発生するオフセット
を説明するための回路図である。

【符号の説明】

２差動増幅器１４電流相殺回路２１第１のトランジスタ２２第２のトランジスタ２３抵抗２４第１の差動対２５第１の定電流源２６第２の定電流源２７カレントミラー回路１４０制御増幅器（第２の差動対）１４４第３のトランジスタ１４５第４のトランジスタ１４６第３の定電流源

Claims

【特許請求の範囲】

【請求項１】第１のトランジスタ及び第２のトランジ
スタのエミッタ間を抵抗によって結合した第１の差動対
を備えるとともに、前記第１のトランジスタに第１の定
電流源、前記第２のトランジスタに第２の定電流源によ
って動作電流を流す差動増幅器と、この差動増幅器の前記第１及び第２のトランジスタのコ
レクタ側に設置され、前記第１のトランジスタに流れる
電流を前記第２のトランジスタに流すカレントミラー回
路と、前記第１のトランジスタのベースに第３のトランジスタ
のベース、前記第２のトランジスタのベースに第４のト
ランジスタのベースを接続するとともに、前記第１のト
ランジスタのエミッタ側に前記第３のトランジスタのコ
レクタ、第２のトランジスタのエミッタ側に前記第４の
トランジスタのコレクタを接続し、前記第３及び第４の
トランジスタのエミッタ間を結合して第２の差動対と
し、この第２の差動対の前記エミッタ側に第３の定電流
源を接続したことにより、前記第１及び第２のトランジ
スタのベース間に生じる電圧差を検出し、その電圧差に
応じた直流電流を前記第３及び第４のトランジスタに生
じさせ、その直流電流を前記第１のトランジスタには第
３のトランジスタ、前記第２のトランジスタには第４の
トランジスタを通して供給し、前記第１の差動対に前記
電圧差を生じさせている電流を相殺する電流相殺回路
と、を備えたことを特徴とする差動増幅器のオフセット低減
回路。