JPH07202637A - スイッチドキャパシタ形デジタルフィルタ - Google Patents

Abstract

(57)【要約】 【目的】 演算増幅器のノイズ７回路の低周波ノイズを
除去し、ダイナミックレンジを拡大する。又、帯域フィ
ルタの容量比の周波数応答への影響を除去する。 【構成】 スイッチドキャパシタ形デジタルフィルタｂ
ｋ１は、離散的時間シーケンスｂｋ１２と離散的時間乗
算器ｂｋ２を備える。離散的時間乗算器ｂｋ２は、入力
信号ｘを受信し、これに離散的時間シーケンスｂｋ１２
からの信号ｃ（ｎ）を乗算し、チョッピングを施された
入力信号ｘ’を発生する。離散的時間乗算器ｂｋ２に
は、離散的時間フィルタｂｋ３が接続されていて、入力
信号ｘを受信し、これにフィルタリングを施した出力信
号ｙ’を発生する。離散的時間フィルタは、ロウパスフ
ィルタまたは帯域フィルタといったチョッパ安定化スイ
ッチドキャパシタ形デジタルフィルタの所望の機能に従
って、離散的時間高域フィルタｂｋ３または低域フィル
タｂｋ７とすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般に、スイッチドキ
ャパシタ形デジタルフィルタに関するものであり、とり
わけチョッパの手法を採用したスイッチドキャパシタ形
デジタルフィルタに関するものである。

【０００２】

【従来の技術】スイッチドキャパシタ形デジタルフィル
タは、ＩＣ（集積回路）テクノロジによって実現するの
が極めて適しており、従って、特に遠隔通信のための諸
回路に、ＶＬＳＩ（超大規模集積回路）として実現され
た製品に広く用いられている。例えば、この種のフィル
タは、ＩＳＤＮ（統合サービス、デジタル、ネットワー
ク）Ｕインターフェイス、９６００ＭＯＤＥＭ（モデム
Ｖ．３２、９６００ｂｐｓ）、あるいは移動電話等に用
いられている。

【０００３】従来のスイッチドキャパシタ形デジタルフ
ィルタには、いくつかの欠点があった。例えば、スイッ
チドキャパシタ形デジタルフィルタが、低域におけるフ
ィルタリングの用途に用いられる場合、１／ｆノイズの
ような低周波ノイズ、あるいは回路構成上生じる演算増
幅器のオフセット電圧や電荷注入ノイズ等によって、出
力信号に重大な劣化を生じる。これらの低周波ノイズ等
によって、スイッチドキャパシタ形デジタルフィルタの
ダイナミック・レンジが制限され、更にはこのデジタル
フィルタの用途が制約される。

【０００４】従来より、このスイッチドキャパシタ形デ
ジタル低域フィルタ回路における低周波ノズルを減少さ
せるために、２種類の解決策が提案されていた。解決策
の１つは、フィルタ内の従来の演算増幅器の代わりに、
チョッパ安定化演算増幅器を利用することである。こう
した技法については、１９８１年１２月のＩＥＥＥＪ．
Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．
ＳＣ１６，ｎｏ．６，ｐｐ７０８−７１５の、Ｋ．Ｈｓ
ｉｅｈ他による「Ａ Ｌｏｗ−ＮｏｉｓｅＣｈｏｐｐｅ
ｒ−Ｓｔａｂｉｌｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ
Ｓｗｉｔｃｈｅｄ−Ｃａｐａｃｉｔｏｒ Ｆｉｌｔｅ
ｒｉｎｇ Ｔｅｃｈｎｉｑｕｅ」と題する論文に記載が
ある。もう１つの解決策は、既知の「相関二重サンプリ
ング法」を利用することである。

【０００５】

【発明が解決しようとする課題】しかしながら、これら
の２つの従来の技法は、既存のフィルタ構成に対して、
回路の観点から問題にアプローチしているに過ぎないの
で、低周波ノイズの改善は、その一部分に留まってい
た。

【０００６】一方、スイッチドキャパシタ形デジタルフ
ィルタが、帯域フィルタリング用途に用いられる場合、
容量比が大きくなるという問題が生じる。すなわち、帯
域通過中心周波数によっては、スイッチドキャパシタ形
デジタル帯域フィルタの構成に必要とされる容量比が、
極めて大きくなってしまうのである。更に、帯域通過中
心周波数は、容量比と演算増幅器の利得によって決まる
ので、フィルタの周波数応答が、回路を構成する要素の
特性に対して大きく左右され、フィルタの帯域通過機能
がＩＣプロセスのばらつきによって影響を受けやすくな
るという問題が指摘されていた。現在のところ、この問
題を解決するために、次の２つのアプローチが存在す
る。

【０００７】第１のアプローチは、回路構成要素の特性
に対する影響を抑さえるために、極めて困難なフィルタ
設計及び極めて特殊な回路方法を提案している。こうし
た技法については、１９８３年１２月のＩＥＥＥ Ｊ．
Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ｖｏｌ．
ＳＣ１８，ｎｏ．６，ｐｐ６５２−６６４のＴ．Ｃ．Ｃ
ｈｏｉ他による「Ｈｉｇｈ−Ｆｒｅｑｕｅｎｓｙ ＣＯ
ｓ Ｓｗｉｔｃｈｅｄ−Ｃａｐａｃｉｔｏｒ Ｆｉｌｔ
ｅｒｓ ｆｏｒ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ａｐ
ｐｌｉｃａｔｉｏｎ」と題する論文に記載がある。

【０００８】もう１つのアプローチは、米国特許第４，
６４４，３０４号及び第４，４４６，４３８号に示され
たもので、ここではＮ路フィルタが開示されている。

【０００９】しかしながら、前者のアプローチは、現実
には困難すぎて、簡単には実施できない。また、後者の
アプローチの場合、そのフィルタのダイナミック・レン
ジが、容量比の正確さによって制限される。更に、これ
ら２つのアプローチは共に、回路の観点から問題を解決
することを意図したものであり、このため、その結果は
実際的に満足のいくものではなかった。

【００１０】本発明のスイッチドキャパシタ形デジタル
フィルタの目的は次の通りである。本発明の主たる目的
は「チョッパ」技法を利用して、上述の問題を解決する
スイッチドキャパシタ形デジタルフィルタを提供するこ
とにある。この目的のために本発明では、先行技術にお
いて提案された回路の観点とは全く異なる観点、即ちシ
ステムの観点から問題を解決している。

【００１１】本発明のもう１つの目的は、低域フィルタ
リングに適用されるデジタルフィルタであって、演算増
幅器のノイズだけでなく、回路の低周波ノイズを除去す
ることの可能なスイッチドキャパシタ形デジタルフィル
タを提供することにある。従って、スイッチドキャパシ
タ形デジタルフィルタのダイナミック・レンジは飛躍的
に拡大する。

【００１２】更に、本発明のもう１つの目的は、帯域フ
ィルタリングに適用して、困難なフィルタ設計及び特殊
な回路方法に頼ることなく、容量比を大幅に小さくし、
回路構成要素の特性に対するフィルタの周波数応答への
影響を大幅に低下させることの可能なスイッチドキャパ
シタ形デジタルフィルタを提供することにある。しか
も、Ｎ路フィルタを利用しない本発明のスイッチドキャ
パシタ形デジタルフィルタのダイナミック・レンジは、
容量比の精度に影響を受けることもない。

【００１３】

【課題を解決するための手段】本発明のスイッチドキャ
パシタ形デジタルフィルタは、離散的に状態が遷移する
第１の離散的時間シーケンスと、受信した入力信号に前
記第１の離散的時間シーケンスを乗算してチョッピング
を施す第１の離散的時間乗算器と、該第１の離散的時間
乗算器に接続されて前記チョッピングを施した信号にフ
ィルタリングを施した出力信号を発生する離散的時間フ
ィルタから構成される。

【００１４】ここで、離散的時間フィルタを離散型ハイ
パスフィルタとすれば、スイッチドキャパシタ形デジタ
ルフィルタを低域フィルタとして構成することができ
る。また、離散的時間フィルタを離散型ロウパスフィル
タとすれば、スイッチドキャパシタ形デジタルフィルタ
を、帯域フィルタとして構成することができる。

【００１５】更に、第１の離散的時間シーケンスは、所
定時間毎に交番する「１」及び「−１」の信号で構成す
ることが可能である。また、スイッチドキャパシタ形デ
ジタルフィルタは、更に、今一つの第２の離散的時間シ
ーケンスと、該第２の離散的時間シーケンス及び前記離
散的時間フィルタに接続されてフィルタリングを施した
前記出力信号に前記第２の離散的時間シーケンスを乗算
してチョッピングを施した出力信号を発生する第２の離
散的時間乗算器から構成することも可能である。もとよ
り、第２の離散的時間シーケンスは、交番する「１」及
び「−１」の信号を発生する回路として構成することが
可能である。

【００１６】

【作用】以上のように構成された本発明のスイッチドキ
ャパシタ形デジタルフィルタは、第１の離散的時間乗算
器が、離散的に状態を遷移する第１の離散的時間シーケ
ンスを入力信号に乗算してチョッピングを施す。第１の
離散的時間乗算器がチョッピングを施した信号に、離散
的時間フィルタは、フィルタリングを施し、その出力信
号を出力する。

【００１７】

【実施例】以上説明した本発明の構成・作用を一層明ら
かにするために、以下本発明の好適な実施例を従来例と
比較しつつ説明する。既知のように、スイッチドキャパ
シタ形デジタルフィルタは離散的フィルタであり、入力
信号と出力信号との間の関係は、ｚ領域における伝達関
数Ｈ（ｚ）として表すことが可能である。ここで、ｚ＝
ｅｊωであり、ωは角周波数である。

【００１８】角周波数ωと連続信号の周波数ｆとの関係
は、ｆｓを本デジタルフィルタのサンプリング周波数と
して、ω＝２π・ｆ／ｆｓである。また、サンプリング
周波数ｆｓはｆｓ＝１／Ｔとして表現される。ここでＴ
は、サンプリング周期である。従って、連続信号ｆ＝ｆ
ｓ／２の場合には、角周波数ω＝πとなる。本明細書に
おいて、以下のスイッチドキャパシタ形デジタルフィル
タに関する説明は、すべてサンプリング周期Ｔでサンプ
リングされたｚ領域に関するものである。

【００１９】図１を参照しながら、本発明の望ましい実
施例としてのチョッパ安定化スイッチドキャパシタ形デ
ジタル低域フィルタについて説明する。本発明の主たる
原理は、低域フィルタリング及び帯域フィルタリングに
適用可能であり、「チョッパ」技法を巧みに利用してい
る。この点は、詳細に後述する。

【００２０】図１に示すように、チョッパ安定化スイッ
チドキャパシタ形デジタル低域フィルタｂｋ１には、交
番する「１」と「−１」の信号ｃ（ｎ）からなる離散的
時間シーケンスｂｋ１２と、受信した低周波入力信号ｘ
に離散的時間シーケンスｂｋ１２の信号ｃ（ｎ）を乗算
して出力端子から信号ｘ’を送り出す離散的時間乗算器
ｂｋ２が含まれている。また、この離散的時間乗算器ｂ
ｋ２の出力には離散型ハイパスフィルタｂｋ３が接続さ
れていて、離散的時間乗算器ｂｋ２の出力信号ｘ’を受
信して、これにフィルタリングを施し、その出力端子か
らフィルタリングが施された信号ｙ’を発生するように
なっている。ここで、離散型ハイパスフィルタｂｋ３の
伝達関数Ｈ’（ｚ）と本デジタル低域フィルタｂｋ１の
伝達関数Ｈ（ｚ）の間の関係は、Ｈ’（ｚ）＝Ｈ（−
ｚ）と表すことが可能である。

【００２１】本実施例のチョッパ安定化スイッチドキャ
パシタ形デジタル低域フィルタｂｋ１には、更に、交番
する「１」と「−１」のデジタル信号ｃ（ｎ）を出力す
る離散的時間シーケンスｂｋ１４と、前記離散型ハイパ
スフィルタｂｋ３の出力信号ｙ’を受信してこれに離散
的時間シーケンスｂｋ１４の信号ｃ（ｎ）を乗算して本
デジタル低域フィルタｂｋ１の最終信号ｙを送り出す離
散的時間乗算器ｂｋ４が含まれている。この構成によ
り、本デジタル低域フィルタｂｋ１の伝達関数は、所望
の伝達関数Ｈ（ｚ）に等しくなる。これは、下記の数学
的演算によって簡単に証明することができる。

【００２２】離散的時間シーケンスｂｋ１２、ｂｋ１４
の信号ｃ（ｎ）は、１，−１を繰り返すから、ｚ変換す
れば公比−１の級数として展開でき、Ｘ（ｚ）＝Ｘ’
（−ｚ）、Ｙ（ｚ）＝Ｙ’（−ｚ）が成立する。また、
図１に示したように、Ｙ’（ｚ）＝Ｈ’（ｚ）・Ｘ’
（ｚ）である。

【００２３】従って、本デジタル低域フィルタｂｋ１の
出力Ｙ（ｚ）は、 Ｙ（ｚ）＝Ｙ’（−ｚ） ＝Ｈ’（−ｚ）・Ｘ’（−ｚ） ＝Ｈ（ｚ）・Ｘ（ｚ） となる。

【００２４】これは、図１のフィルタ構造によって、従
来のスイッチドキャパシタ形デジタル低域フィルタと同
じ伝達関数を得ることが可能であることを表している。

【００２５】次に、図２を参照して、本発明の第２の望
ましい実施例としてのチョッパ安定化スイッチドキャパ
シタ形デジタル帯域フィルタにつき説明する。この実施
例は、帯域（バンドパス）フィルタに関するものである
が、第１実施例と同様、「チョッパ」技法を利用してい
る。

【００２６】チョッパ安定化スイッチドキャパシタ形デ
ジタル帯域フィルタｂｋ５には、交番する「１」と「−
１」のデジタル信号ｃ（ｎ）を出力する離散的時間シー
ケンスｂｋ１６と、受信した帯域通過入力信号ｘに前記
離散的時間シーケンスｂｋ１６の信号ｃ（ｎ）を乗算し
て出力端子から信号ｘ’を送り出す離散的時間乗算器ｂ
ｋ６が含まれている。また、この離散的時間乗算器ｂｋ
６には離散型ロウパスフィルタｂｋ７が接続されてい
て、離散的時間乗算器ｂｋ６の出力信号ｘ’を受信し
て、これにフィルタリングを施し、その出力端子からフ
ィルタリングが施された信号ｙ’を発生するようになっ
ている。ここで、離散型ロウパスフィルタｂｋ７の伝達
関数Ｈ’（ｚ）と本デジタル帯域フィルタｂｋ５全体の
伝達関数Ｈ（ｚ）との間の関係は、Ｈ’（ｚ）＝Ｈ（−
ｚ）と表すことが可能である。

【００２７】本実施例のチョッパ安定化スイッチドキャ
パシタ形デジタル帯域フィルタｂｋ５には、更に、交番
する「１」と「−１」のデジタル信号ｃ（ｎ）を出力す
る離散的時間シーケンスｂｋ１８と、前記離散型ロウパ
スフィルタｂｋ７の出力信号ｙ’を受信してこれに離散
的時間シーケンスｂｋ１８の信号ｃ（ｎ）を乗算して本
デジタル帯域フィルタｂｋ５の最終信号ｙを送り出す離
散的時間乗算器ｂｋ８が含まれている。この構成によ
り、本デジタル帯域フィルタｂｋ５の伝達関数は、所望
の伝達関数Ｈ（ｚ）に等しくなる。これは、第１実施例
と同様、下記の数学的演算によって簡単に証明すること
ができる。

【００２８】離散的時間シーケンスｂｋ１６、ｂｋ１８
の信号ｃ（ｎ）は、１，−１を繰り返すから、ｚ変換す
れば公比−１の級数として展開でき、Ｘ（ｚ）＝Ｘ’
（−ｚ）、Ｙ（ｚ）＝Ｙ’（−ｚ）が成立する。また、
図２に示したように、Ｙ’（ｚ）＝Ｈ’（ｚ）・Ｘ’
（ｚ）である。

【００２９】従って、第２実施例のデジタル帯域フィル
タｂｋ５の出力Ｙ（ｚ）は、 Ｙ（ｚ）＝Ｙ’（−ｚ） ＝Ｈ’（−ｚ）・Ｘ’（−ｚ） ＝Ｈ（ｚ）・Ｘ（ｚ）

【００３０】これは、図２のフィルタ構造によって、従
来のスイッチドキャパシタ形デジタル帯域フィルタと同
じ伝達関数を得ることが可能であることを表している。

【００３１】図２のデジタル帯域フィルタｂｋ５は、図
１のデジタル低域フィルタｂｋ１と極めて近似の構造を
有する。唯一違うのは、離散型のフィルタｂｋ３および
ｂｋ７の構造である。デジタル帯域フィルタｂｋ５では
離散型ロウパスフィルタを用いているが、デジタル低域
フィルタｂｋ１は離散型ハイパスフィルタを利用してい
るのである。

【００３２】更に、図１，図３および図４を参照して、
チョッパ安定化スイッチドキャパシタ形デジタル低域フ
ィルタｂｋ１のそれぞれの部分に関する動作及び機能に
ついて、詳細な説明を行なう。チョッパ安定化スイッチ
ドキャパシタ形デジタル低域フィルタｂｋ１が低域フィ
ルタリング用の特性を有する場合、図１に示すように離
散型ハイパスフィルタｂｋ３が用いられることは既に説
明した。

【００３３】図３（ａ）（ｂ）は、このチョッパ安定化
スイッチドキャパシタ形デジタル低域フィルタｂｋ１に
おける信号ｘ，ｘ’のハーフ・スペクトルの略図であ
り、図４（ａ）（ｂ）は、同じくｙ，ｙ’のハーフ・ス
ペクトルの略図である。離散的時間乗算器ｂｋ２によっ
て実施される乗算は、「チョッパ」乗算と呼ばれ、図３
（ａ）に示すような中心周波数ωｘの低周波入力信号ｘ
を、図３（ｂ）に示すような中心周波数が（π−ωｘ）
の信号ｘ’に変調することに相当する。この様に変調さ
れた信号ｘ’が離散型ハイパスフィルタｂｋ３を通過す
ると、回路による低周波ノイズｅ（ｎ）が生じる。図４
（ａ）には信号ｙ’のハーフ・スペクトルを示したが、
低周波ノイズｅ（ｎ）のｚ領域の伝達関数がＥ（ｚ）を
同図に破線で示した。

【００３４】離散的時間乗算器ｂｋ４の「チョッパ」乗
算は、図４（ａ）に示す離散型ハイパスフィルタｂｋ３
の出力信号ｙ’にチョッピングを施すものであり、こう
して最終的な所望の信号ｙを得ている。こうして得られ
た最終的な信号ｙのスペクトルは、図４（ｂ）に示され
るようになる。この様に、離散的時間乗算器ｂｋ４の
「チョッパ」乗算によって、回路の低周波ノイズｅ
（ｎ）に対しては高周波領域へのチョッピングが施され
るため、低周波領域にはノイズは存在せず、従って、回
路による低周波ノイズｅ（ｎ）が、デジタル低域フィル
タｂｋ１のダイナミック・レンジに影響を及ぼすことは
ない。これは、下記の数学的演算によって簡単に証明す
ることができる。

【００３５】Ｈ（ｚ）＝Ｈ’（−ｚ），Ｘ（ｚ）＝Ｘ’
（−ｚ）が成立することは、既に説明した。また、図１
のブロック図から明らかなように、低周波ノイズｅ
（ｎ）を加味して、 Ｙ’（ｚ）＝Ｈ’（ｚ）・Ｘ’（ｚ）＋Ｅ（ｚ） である。

【００３６】従って、本デジタル低域フィルタｂｋ１の
出力信号Ｙ（ｚ）は、 Ｙ（ｚ）＝Ｙ’（−ｚ） ＝Ｈ’（−ｚ）・Ｘ’（−ｚ）＋Ｅ（−ｚ） ＝Ｈ（ｚ）・Ｘ（ｚ）＋Ｅ（−ｚ） … （１）

【００３７】式（１）から分かるように、出力信号のノ
イズ項はＥ（−ｚ）である。すなわち、ノイズ項Ｅ（−
ｚ）は高周波項であるため、出力信号Ｙ（ｚ）に影響を
与えることはない。

【００３８】本発明の利点を明らかにするため、従来の
スイッチドキャパシタ形デジタルフィルタと、第１実施
例のチョッパ安定化スイッチドキャパシタ形デジタルフ
ィルタの一例とを、シミュレーションを利用して検証し
た。この点を以下に説明する。

【００３９】図５には、既知の回路によって、図示する
ｚ領域伝達関数を実現した従来の２次スイッチドキャパ
シタ形デジタル低域フィルタ回路１０のブロックダイア
グラムである。また、図６は、図５のブロックダイアグ
ラムに基づき、２段のキャパシタ及び作動増幅器を用い
て設計された従来の２次スイッチドキャパシタ形デジタ
ル低域フィルタ２０の電気回路略図である。図６におい
て「１」及び「２」はスイッチング素子を示し、そのオ
ン・オフのタイミングは、図７に示したとおりである。
図７は、スイッチング素子を駆動するクロックを示し、
そのサンプリング周期Ｔは、システムのサンプリング周
波数に対応している。図示するように、スイッチング素
子を駆動する２つの制御クロックは、サンプリング周期
Ｔが同じであり、逆位相なので、互いに重なることはな
い。

【００４０】図８には、図１に示したチョッパ安定化ス
イッチドキャパシタ形デジタル低域フィルタｂｋ１の原
理に基づき、かつ図５のフィルタ回路１０と同じフィル
タリング機能を得ることが可能な２次チョッパ安定化ス
イッチドキャパシタ形デジタル低域フィルタ３０のブロ
ックダイアグラムが示されている。この低域フィルタ３
０は、図８に示したｚ領域の伝達関数は、適合する既知
の回路によって実現することが可能である。

【００４１】図８のブロックダイアグラムに基づいて設
計された２次チョッパ安定化スイッチドキャパシタ形デ
ジタル低域フィルタ３５の電気回路を、図９に示す。こ
の低域フィルタ３５は、図６に示した低域フィルタ回路
２０と同様、２段のキャパシタ，スイッチング素子群及
び作動増幅器による離散型ハイパスフィルタ部３６、こ
の離散型ハイパスフィルタ部３６の前段に設けられた第
１の離散的時間シーケンス及び離散的時間乗算器として
のスイッチング素子群３７、離散型ハイパスフィルタ部
３６の後段に設けられた第２の離散的時間シーケンス及
び離散的時間乗算器としてのスイッチング素子群３８か
ら構成されている。

【００４２】離散型ハイパスフィルタ部３６のスイッチ
ング素子「１」「２」、スイッチング素子群３７，３８
のスイッチング素子「１１」「１２」を駆動する制御ク
ロックを、図１２示す。図１０に示す周期Ｔも、システ
ムのサンプリング周波数に対応している。スイッチング
素子「１」及び「２」を駆動する制御クロックは、図７
に示すものと同じである。スイッチング素子「１１」及
び「１２」を駆動する制御クロックは、サンプリング周
期２Ｔであり、互いに重なることはないが、スイッチン
グ素子「１」及び「２」を駆動するクロックとは重なる
ことになる。スイッチング素子「１１」及び「１２」を
駆動するクロックは、結果的に信号入力及び出力の極性
を周期Ｔで交番させており、図１の離散的時間シーケン
スｂｋ１２，ｂｋ１４及び乗算器ｂｋ２，ｂｋ４が実現
される。離散型ハイパスフィルタｂｋ３自体は、従来の
スイッチドキャパシタ形デジタルフィルタ設計によって
実現可能である。

【００４３】この図６および図９の回路は、シミュレー
ションを実施するベ−スとして利用した。このシミュレ
ーションには、米国コロンビア大学のＫ．Ｓｕｙａｍａ
及びＳ．Ｃ．Ｆａｎｇによって開発されたＳＷＩＣＡＰ
ＩＩとして知られるスイッチドキャパシタ形デジタル
回路シミュレ−タ・ソフトウェアが利用されている。シ
ミュレーションに必要とされる回路の等価ノイズ源ｅ１
及びｅ２は、図６及び図９に示すそれぞれの演算増幅器
の前に追加される。不平衡なノイズの影響を確認するた
め、シンメトリーな構成を有するフィルタ回路の上方回
路部分のスイッチは電荷注入ノイズの影響があるスイッ
チをシミュレートし、下方回路部分のスイッチは理想の
スイッチをシミュレートするものとした。従って、上方
回路のノイズは、下方回路部分のノイズを相殺しない。

【００４４】シミュレーションは、入力信号を周波数１
０ＫＨｚの正弦波とし、サンプリング周波数を１０２４
ＫＨｚとして行なった。また、スペクトル分析のために
４０９６個の出力信号にサンプリングを施した。第１の
シミュレーションは、ノイズのない状態、すなわち、ｅ
１＝ｅ２＝０の状態で行なった。また、第２のシミュレ
ーションは、ノイズのある状態、すなわちノイズ源ｅ１
として１ＫＨｚの正弦波、ノイズ源ｅ２として４ＫＨｚ
の正弦波を加えて行なった。これらのシミュレーション
の結果を、図１１〜図１３に示す。これらの図には、第
１のシミュレーション（ノイズなし）の結果を点線で、
第２のシミュレーション（ノイズあり）の結果を実線
で、各々示した。

【００４５】図１１は、従来の演算増幅器を利用したフ
ィルタ、すなわち、チョッパ安定化演算増幅器を利用し
ない従来のスイッチドキャパシタ形デジタル低域フィル
タ２０（図６参照）のシミュレーション結果である。な
お、図１２は、従来のスイッチドキャパシタ形デジタル
低域フィルタ２０において、演算増幅器としてチョッパ
安定化演算増幅器を利用した場合のシミュレーション結
果である。

【００４６】図１１及び図１２を比較してはっきりと分
かるように、従来のスイッチドキャパシタ形デジタル低
域フィルタは、いかなる種類の演算増幅器が用いられて
いるにせよ、必ず図１１における特性６０または図１２
における特性６２に示される演算増幅器ノイズまたは電
荷注入ノイズによる影響が顕著に現われてしまう。

【００４７】一方、図１３に、図９に示した第１実施例
のチョッパ安定化スイッチドキャパシタ形デジタル低域
フィルタ３５のシミュレーション結果を示した。この結
果からはっきりと分かるように、ノイズのない状態及び
ノイズのある状態の何れにおける出力信号も略同一であ
り、本実施例のデジタル低域フィルタは、理想的な周波
数特性を示している。すなわち、本チョッパ安定化スイ
ッチドキャパシタ形デジタル低域フィルタは、例え従来
の演算増幅器を用いた構成（即ちチョッパ安定化演算増
幅器を利用しない構成）を採用しても、低周波ノイズに
よる影響を完全に回避することができる。もとより、チ
ョッパ安定化演算増幅器を用いてフィルタ部を３６を構
成することも望ましい。

【００４８】理論的導出及びコンピュ−タ・シミュレー
ションの両方によって、本発明の場合、低周波ノイズの
影響は極めて低いので、スイッチドキャパシタ形デジタ
ル低域フィルタのダイナミック・レンジが大幅に改善さ
れることが確認された。従って、本発明は、高解像度の
スイッチドキャパシタ形デジタル低域フィルタ回路に適
用するのに極めて適した特性を示すのである。

【００４９】次に、図２，図１４および図１５を参照し
て、第２実施例としての、チョッパ安定化スイッチドキ
ャパシタ形デジタル帯域フィルタｂｋ５のそれぞれの部
分の動作及び機能について、更に詳細な説明を行なう。
図２に示すように、チョッパ安定化スイッチドキャパシ
タ形デジタル帯域フィルタｂｋ５が帯域フィルタリング
の特性を示す場合、離散的時間フィルタとしては離散型
ロウパスフィルタｂｋ７が用いられる。

【００５０】このチョッパ安定化スイッチドキャパシタ
形デジタル帯域フィルタｂｋ５における帯域通過信号の
中心周波数は、システムのサンプリング周波数の半分、
すなわち角周波数π−ωｘである。図１４（ａ）（ｂ）
は、チョッパ安定化スイッチドキャパシタ形デジタル帯
域フィルタｂｋ５における信号ｘ及びｘ’のハーフスペ
クトルの図である。また、図１５（ａ）（ｂ）は、同じ
く信号ｙ’及びｙのハーフ・スペクトルの図である。図
１４（ａ）に示すように入力信号ｘには、中心周波数が
π−ωｘの帯域通過信号ｘ１と、非帯域通過信号ｅが含
まれている。図１４では、それぞれｚ領域の信号Ｘ１
（ｚ），Ｅ（ｚ）として示した。離散的時間乗算器ｂｋ
６において実施される「チョッパ」乗算によってこれら
の入力信号ｘは信号ｘ’に変調される。この場合には、
図１４（ｂ）に示すように、中心周波数がπ−ωｘの帯
域通過信号ｘ１は中心周波数がωｘの信号ｘ１’に変調
され、非帯域通過信号ｅは高周波信号ｅ’に変調され
る。

【００５１】次に信号ｘ’は、離散型ロウパスフィルタ
ｂｋ７を通過することで低域フィルタリングが施され
る。図１５（ａ）は、この離散型ロウパスフィルタｂｋ
７の出力信号ｙ’に関するハーフ・スペクトルが示され
ている。離散的時間乗算器ｂｋ８の「チョッパ」乗算に
よって、更に出力信号ｙ’にチョッピングが施され、最
終的に所望の信号ｙが得られる。この最終的な出力信号
ｙのスペクトルは、図１５（ｂ）に示されている。図示
するように、帯域通過信号ｘ１は本デジタル帯域フィル
タを通過して希望する帯域フィルタリングが行なわれる
のは明らかであり、非帯域通過入力信号ｅは大きく減衰
している。これは、下記の数学的演算によって証明する
ことができる。

【００５２】上記説明より、 Ｘ（ｚ）＝Ｘ１（ｚ）＋Ｅ（ｚ） Ｘ’（ｚ）＝Ｘ１’（ｚ）＋Ｅ（−ｚ） Ｘ１’（ｚ）＝Ｘ１（−ｚ） Ｙ’（ｚ）＝Ｈ’（ｚ）・Ｘ’（ｚ） Ｈ（ｚ）＝Ｈ’（−ｚ） Ｘ（ｚ）＝Ｘ’（−ｚ） の関係が成立する。

【００５３】従って、本デジタル帯域フィルタの出力Ｙ
（ｚ）は、 Ｙ（ｚ）＝Ｙ’（−ｚ） ＝Ｈ’（−ｚ）・Ｘ’（−ｚ） ＝Ｈ（ｚ）・Ｘ（ｚ） の関係を有するから、ノイズを考慮した出力Ｙ（ｚ）
は、 Ｙ（ｚ）＝Ｈ（ｚ）・Ｘ１（ｚ）＋Ｈ（ｚ）・Ｅ（ｚ） …式（２） となる。

【００５４】式（２）から分かるように、フィルタの本
来の帯域以外の帯域を通過した非帯域通過入力信号ｅ
は、その出力信号Ｙ（ｚ）においてはＨ（ｚ）・Ｅ
（ｚ）まで減衰する。一方、帯域通過入力信号Ｘ１
（ｚ）は、そのままフィルタを通過するので、帯域フィ
ルタリング機能が証明される。

【００５５】留意すべきは、帯域フィルタリングに本発
明を適用する場合、チョッパ安定化スイッチドキャパシ
タ形デジタル帯域フィルタｂｋ５のフィルタ・ブロック
（図２中のｂｋ７）は低域フィルタであって、帯域フィ
ルタではないという点である。

【００５６】この様に、チョッパ安定化スイッチドキャ
パシタ形デジタル帯域フィルタｂｋ５は、所望の帯域フ
ィルタリング機能を果たすことが可能である。この場合
に必要とされる離散型ロウパスフィルタｂｋ７の仕様
は、その中心周波数が、角周波数πからゼロ周波数に移
動する点を除けば、設計される帯域フィルタの仕様と同
じである。従って、本実施例に基づくデジタル帯域フィ
ルタの設計は、仕様が大幅に単純化される。

【００５７】更に、本チョッパ安定化スイッチドキャパ
シタ形デジタル帯域フィルタｂｋ５は、従来必要として
いた帯域フィルタを利用することなく構成される。この
ため、従来の帯域フィルタリング用途に用いられるスイ
ッチドキャパシタ形デジタル帯域フィルタの有していた
問題点、すなわち容量比が極めて大きく、しかも、回路
構成要素の特性に対してフィルタの周波数応答が大きく
左右されるといった問題は、もはや存在しない。

【００５８】図１６には、図２に示すチョッパ安定化ス
イッチドキャパシタ形デジタル帯域フィルタｂｋ５に基
づいて設計された回路のブロックダイアグラムが示され
ている。図１６のｚ領域の伝達関数は、適合する既知の
回路によって実現することができる。図１７には、図１
６のブロックダイアグラムに基づいて設計されたチョッ
パ安定化スイッチドキャパシタ形デジタル帯域フィルタ
４０の一例が示されている。この帯域フィルタ４０も、
２段のキャパシタ，スイッチング素子群及び作動増幅器
からなる離散型ロウパスフィルタ部４６、この離散型ロ
ウパスフィルタ部４６の前段に設けられ第１の離散時間
的シーケンス及び離散的時間乗算として機能するスイッ
チング素子群４７、同じく後段に設けられ第２の離散的
シーケンス及び離散的時間乗算として機能するスイッチ
ング素子群４８から構成されている。

【００５９】図１７に示した離散型ロウパスフィルタ部
４６のスイッチング素子「１」「２」よびスイッチング
素子群４７，４８のスイッチング素子「１１」「１２」
を駆動する制御信号は、図１０に示したものと同一であ
る。スイッチング素子「１１」及び「１２」を駆動する
クロックは、結果的に信号入力及び出力の極性を周期Ｔ
で交番させており、図２の離散的時間シーケンスｂｋ１
６，ｂｋ１８及び離散的時間乗算器ｂｋ６，ｂｋ８を実
現する。また、離散型ロウパスフィルタｂｋ７は、図６
に示すように、従来のスイッチドキャパシタ形デジタル
低域フィルタと同一の構成によって実現することができ
る。

【００６０】なお、以上説明した実施例では、図１及び
図２の離散的時間シーケンスｂｋ１２，ｂｋ１６は、両
方とも、交番する「１」及び「−１」の信号ｃ（ｎ）か
ら構成されるシーケンスとして解説されているが、本発
明では、これと異なる状態遷移を実現する他の離散的時
間シーケンスを利用して同様の「チョッパ」演算を行な
うことも何等差し支えない。

【００６１】また、オプションにより、本発明のフィル
タの後に接続された他の信号処理回路として、図１及び
図２の離散的時間シーケンスｂｋ１４，ｂｋ４及び離散
的時間乗算器ｂｋ１８，ｂｋ８を用いることもできる。
すなわち、本発明のチョッパ安定化スイッチドキャパシ
タ形デジタルフィルタは、実施例における離散的時間シ
ーケンスｂｋ１４，ｂｋ４及び離散的時間乗算器ｂｋ１
８，ｂｋ８を省略することが可能である。

【００６２】以上、現在のところ最も実用的で、望まし
い実施例であると考えられるものについて解説してきた
が、理解しなければならないのは、ここに開示した実施
例により本発明を限定する必要はないということであ
る。逆に、さまざまな修正及び同様の構成が、付属の請
求項の精神及び範囲内に含まれることを意図したもので
あり、その範囲については最も広く解釈して、こうした
修正及び同様の構造の全てを包含するようにするのが望
ましい。

【００６３】

【発明の効果】以上説明したように本発明のスイッチド
キャパシタ形デジタルフィルタでは、ノイズのある状態
でも出力信号はノイズがない場合とほぼ同一となり、理
想的な周波数特性を示すという効果を奏する。すなわ
ち、本発明のスイッチドキャパシタ形デジタル低域フィ
ルタは、回路をいかなる演算増幅器で構成するかに関わ
らず、ノイズ、特に回路構成上生じる低周波ノイズによ
る影響を完全に回避することができる。

【００６４】また、本発明のスイッチドキャパシタ形デ
ジタルフィルタは、その回路トポロジーが単純であり、
設計しやすく、特殊なＩＣプロセスを必要とせず製造す
ることができるという利点が得られる。

【図面の簡単な説明】

【図１】本発明の第１の望ましい実施例としてのチョッ
パ安定化スイッチドキャパシタ形デジタル低域フィルタ
の機能ブロック図である。

【図２】本発明の第２の望ましい実施例としてのチョッ
パ安定化スイッチドキャパシタ形デジタル帯域フィルタ
の機能ブロック図である。

【図３】図１のチョッパ安定化スイッチドキャパシタ形
デジタル低域フィルタの入力信号の特性を示すグラフで
ある。

【図４】同じくその出力信号の特性を示すグラフであ
る。

【図５】従来の２次スイッチドキャパシタ形デジタル低
域フィルタ回路のブロックダイアグラムを示す説明図で
ある。

【図６】図５に示すブロックダイアグラムに基づいて設
計された従来の２次スイッチドキャパシタ形デジタル低
域フィルタ２０の電気回路図である。

【図７】図６に示したフィルタ２０のスイッチング素子
を駆動する制御クロックを示すタイミングチャートであ
る。

【図８】図１に示す構造に基づいて実際に設計された、
２次チョッパ安定化スイッチドキャパシタ形デジタル低
域フィルタのブロックダイアグラムを示す説明図であ
る。

【図９】図８に示すブロックダイアグラムに基づいて設
計された実施例としての２次チョッパ安定化スイッチド
キャパシタ形デジタル低域フィルタ３５の電気回路図で
ある。

【図１０】図９に示したフィルタ３５のスイッチング素
子を駆動する制御クロックを示すタイミングチャートで
ある。

【図１１】チョッパ安定化演算増幅器ではない演算増幅
器を利用して構成した従来回路におけるシミュレーショ
ン結果を示すグラフである。

【図１２】チョッパ安定化演算増幅器を利用して構成し
た従来回路におけるシミュレーション結果を示すグラフ
である。

【図１３】チョッパ安定化演算増幅器ではない演算増幅
器を利用して構成した第１実施例のフィルタ回路におけ
るシミュレーション結果を示すグラフである。

【図１４】図２のチョッパ安定化スイッチドキャパシタ
形デジタル帯域フィルタの入力信号の特性を示すグラフ
である。

【図１５】同じく出力信号の特性を示すグラフである。

【図１６】図２に示した機能ブロック図に基づいて設計
されたチョッパ安定化スイッチドキャパシタ形デジタル
帯域フィルタのブロックダイアグラムを示す説明図であ
る。

【図１７】図１６に示すブロックダイアグラムに基づい
て設計された実施例としてのチョッパ安定化スイッチド
キャパシタ形デジタル帯域フィルタ４０の電気回路図で
ある。

【符号の説明】

１０…２次スイッチドキャパシタ形デジタル低域フィル
タ回路 ２０…スイッチドキャパシタ形デジタル低域フィルタ ３５…スイッチドキャパシタ形デジタル低域フィルタ ４０…スイッチドキャパシタ形デジタル帯域フィルタ ｂｋ１…チョッパ安定化スイッチドキャパシタ形デジタ
ル低域フィルタ ｂｋ２…離散的時間乗算器 ｂｋ３…離散的時間高域フィルタ ｂｋ４…離散的時間乗算器 ｂｋ５…チョッパ安定化スイッチドキャパシタ形デジタ
ル帯域フィルタ ｂｋ６…離散的時間乗算器 ｂｋ７…離散的時間低域フィルタ ｂｋ８…離散的時間乗算器 ｂｋ１２…離散的時間シーケンス ｂｋ１４…離散的時間シーケンス ｂｋ１６…離散的時間シーケンス ｂｋ１８…離散的時間シーケンス ｅ１，ｅ２…等価ノイズ源

Claims (6)

【特許請求の範囲】
1. 【請求項１】 離散的に状態が遷移する第１の離散的時
   間シーケンスと、 前記第１の時間シーケンスに接続され、入力信号を受信
   すると、該入力信号に前記第１の離散的時間シーケンス
   を乗算し、チョッピングを施した入力信号を発生する第
   １の離散的時間乗算器と、 前記第１の離散的時間乗算器に接続されて、前記チョッ
   ピングを施した入力信号を受信し、これにフィルタリン
   グを施した出力信号を発生する離散的時間フィルタとを
   備えるスイッチドキャパシタ形デジタルフィルタ。
2. 【請求項２】 前記離散的時間フィルタが、離散型ハイ
   パスフィルタである請求項１に記載のスイッチドキャパ
   シタ形デジタルフィルタ。
3. 【請求項３】 前記離散的時間フィルタが、離散型ロウ
   パスフィルタである請求項１に記載のスイッチドキャパ
   シタ形デジタルフィルタ。
4. 【請求項４】 前記第１の離散的時間シーケンスが、交
   番する「１」及び「−１」の信号から構成される請求項
   １ないし請求項３の何れかに記載のスイッチドキャパシ
   タ形デジタルフィルタ。
5. 【請求項５】 離散的に状態が遷移する第２の離散的時
   間シーケンスと、 該第２の離散的時間シーケンス及び前記離散的時間フィ
   ルタに接続されていて、前記フィルタリングを施した出
   力信号を受信すると、これに前記第２の離散的時間シー
   ケンスを乗算し、チョッピングを施された出力信号を発
   生する第２の離散的時間乗算器とを備える請求項１ない
   し請求項４の何れかに記載のスイッチドキャパシタ形デ
   ジタルフィルタ。
6. 【請求項６】 前記第２の離散的時間シーケンスが、交
   番する「１」及び「−１」の信号から構成される請求項
   ５に記載のスイッチドキャパシタ形デジタルフィルタ。