JPH07209385A - 半導体回路装置 - Google Patents
半導体回路装置Info
- Publication number
- JPH07209385A JPH07209385A JP6007458A JP745894A JPH07209385A JP H07209385 A JPH07209385 A JP H07209385A JP 6007458 A JP6007458 A JP 6007458A JP 745894 A JP745894 A JP 745894A JP H07209385 A JPH07209385 A JP H07209385A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- converter
- internal logic
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000007689 inspection Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ｄ／Ａ変換器内蔵の半導体回路装置の内部ロ
ジック回路を安価な検査装置を用いて、少ない端子数で
検査する。 【構成】 Ｄ／Ａ変換器１２内蔵の半導体回路装置１１
内に、内部ロジック回路１３の出力値と出力期待値を比
較し比較結果を２値データとして出力する比較回路１４
を内蔵し、内部ロジック回路１３の出力と比較回路１４
の出力とを選択してＤ／Ａ変換回路１２へ供給するセレ
クタ１６を設け、内部ロジック回路１３の良否の判定を
Ｄ／Ａ変換器の出力端子１６を用いて行う。
ジック回路を安価な検査装置を用いて、少ない端子数で
検査する。 【構成】 Ｄ／Ａ変換器１２内蔵の半導体回路装置１１
内に、内部ロジック回路１３の出力値と出力期待値を比
較し比較結果を２値データとして出力する比較回路１４
を内蔵し、内部ロジック回路１３の出力と比較回路１４
の出力とを選択してＤ／Ａ変換回路１２へ供給するセレ
クタ１６を設け、内部ロジック回路１３の良否の判定を
Ｄ／Ａ変換器の出力端子１６を用いて行う。
Description
【０００１】
【産業上の利用分野】この発明は、Ｄ／Ａ変換器（デジ
タル・アナログ変換器）内蔵の半導体回路装置におい
て、内部ロジック回路の検査回路を備えた半導体回路装
置に関するものである。
タル・アナログ変換器）内蔵の半導体回路装置におい
て、内部ロジック回路の検査回路を備えた半導体回路装
置に関するものである。
【０００２】
【従来の技術】図４は従来のＤ／Ａ変換器を内蔵した半
導体回路装置のブロック図を示す。図４において、１は
半導体回路装置、２は半導体回路装置１に内蔵されてい
るＤ／Ａ変換器、３は半導体回路装置１に内蔵されてい
る内部ロジック回路、４は内部ロジック回路３を検査す
るためのテスト回路、５はテスト回路４を制御する制御
信号入力端子、６はテスト回路４からの外部出力端子、
７はＤ／Ａ変換器２からのアナログ信号の外部出力端子
である。
導体回路装置のブロック図を示す。図４において、１は
半導体回路装置、２は半導体回路装置１に内蔵されてい
るＤ／Ａ変換器、３は半導体回路装置１に内蔵されてい
る内部ロジック回路、４は内部ロジック回路３を検査す
るためのテスト回路、５はテスト回路４を制御する制御
信号入力端子、６はテスト回路４からの外部出力端子、
７はＤ／Ａ変換器２からのアナログ信号の外部出力端子
である。
【０００３】以上のように構成された半導体回路装置１
の内部ロジック回路３の検査方法について、図４を用い
て説明する。まず、制御信号入力端子５よりテスト回路
４に信号を入力することにより、内部ロジック回路３の
出力値をテスト回路４を通り、外部出力端子６に出力す
るように設定する。外部出力端子６に出力された値を検
証することにより内部ロジック回路３の良否が判定され
る。
の内部ロジック回路３の検査方法について、図４を用い
て説明する。まず、制御信号入力端子５よりテスト回路
４に信号を入力することにより、内部ロジック回路３の
出力値をテスト回路４を通り、外部出力端子６に出力す
るように設定する。外部出力端子６に出力された値を検
証することにより内部ロジック回路３の良否が判定され
る。
【０００４】なお、通常動作時は、内部ロジック回路３
の出力値がテスト回路４を通ってＤ／Ａ変換器２へ送ら
れて、内部ロジック回路３の出力値に対応したアナログ
信号が外部出力端子７より出力される。
の出力値がテスト回路４を通ってＤ／Ａ変換器２へ送ら
れて、内部ロジック回路３の出力値に対応したアナログ
信号が外部出力端子７より出力される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の検査方法では、Ｄ／Ａ変換器２が８ビットのとき外
部出力端子６は８本必要となり、パーケージの種類や回
路規模などにより端子数が足りないという問題があっ
た。また、このようなテスト回路４を用いないで内部ロ
ジック回路３の検証を直接Ｄ／Ａ変換器２を用いてアナ
ログ出力で行うと、端子数はＤ／Ａ変換器のアナログ信
号の外部出力端子７のみでよいが、高価な検査装置を使
用しなければならない。
来の検査方法では、Ｄ／Ａ変換器２が８ビットのとき外
部出力端子６は８本必要となり、パーケージの種類や回
路規模などにより端子数が足りないという問題があっ
た。また、このようなテスト回路４を用いないで内部ロ
ジック回路３の検証を直接Ｄ／Ａ変換器２を用いてアナ
ログ出力で行うと、端子数はＤ／Ａ変換器のアナログ信
号の外部出力端子７のみでよいが、高価な検査装置を使
用しなければならない。
【０００６】この発明は上記従来の問題点を解決するも
ので、端子数を少なく、しかも安価な検査装置で、Ｄ／
Ａ変換器内蔵の半導体回路装置に内蔵された内部ロジッ
ク回路を検査することのできる半導体回路装置を提供す
ることを目的とする。
ので、端子数を少なく、しかも安価な検査装置で、Ｄ／
Ａ変換器内蔵の半導体回路装置に内蔵された内部ロジッ
ク回路を検査することのできる半導体回路装置を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、この発明の半導体回路装置は、内部ロジック回路の
出力値と出力期待値とを比較し、両値の一致・不一致を
示す２値データを出力する検査用の比較回路と、内部ロ
ジック回路の出力と比較回路の出力を選択してＤ／Ａ変
換回路へ入力するセレクタとを設けている。
に、この発明の半導体回路装置は、内部ロジック回路の
出力値と出力期待値とを比較し、両値の一致・不一致を
示す２値データを出力する検査用の比較回路と、内部ロ
ジック回路の出力と比較回路の出力を選択してＤ／Ａ変
換回路へ入力するセレクタとを設けている。
【０００８】
【作用】この構成によって、比較回路が内部ロジック回
路の出力値と出力期待値とを比較して、両値の一致・不
一致を示す２値データを出力するので、この２値データ
をＤ／Ａ変換器を通して取り出し、そのレベルを検査装
置でしきい値と比べることにより内部ロジック回路の良
否の判定を行うことができる。このため、新たに出力端
子を設けることなく、しかも安価な検査装置で検査を行
うことが可能である。
路の出力値と出力期待値とを比較して、両値の一致・不
一致を示す２値データを出力するので、この２値データ
をＤ／Ａ変換器を通して取り出し、そのレベルを検査装
置でしきい値と比べることにより内部ロジック回路の良
否の判定を行うことができる。このため、新たに出力端
子を設けることなく、しかも安価な検査装置で検査を行
うことが可能である。
【０００９】
【実施例】以下、この発明の一実施例について、図面を
参照しながら説明する。図１は内部ロジック回路を検査
するための構成を有したこの発明の一実施例のＤ／Ａ変
換器内蔵半導体回路装置を示すブロック図である。図１
において、１１は半導体回路装置、１２は半導体回路装
置１１に内蔵されているＤ／Ａ変換器、１３は半導体回
路装置１１に内蔵されている内部ロジック回路、１４は
半導体回路装置１１に内蔵されている比較回路、１５は
比較回路１４の期待値入力端子、１６はＤ／Ａ変換器１
２に入力するデータを選択するセレクタ、１７はセレク
タ１６を制御する制御信号入力端子、１８はＤ／Ａ変換
器１２の外部出力端子である。
参照しながら説明する。図１は内部ロジック回路を検査
するための構成を有したこの発明の一実施例のＤ／Ａ変
換器内蔵半導体回路装置を示すブロック図である。図１
において、１１は半導体回路装置、１２は半導体回路装
置１１に内蔵されているＤ／Ａ変換器、１３は半導体回
路装置１１に内蔵されている内部ロジック回路、１４は
半導体回路装置１１に内蔵されている比較回路、１５は
比較回路１４の期待値入力端子、１６はＤ／Ａ変換器１
２に入力するデータを選択するセレクタ、１７はセレク
タ１６を制御する制御信号入力端子、１８はＤ／Ａ変換
器１２の外部出力端子である。
【００１０】以上のように構成された半導体回路装置１
１に内蔵された内部ロジック回路１３の検査方法につい
て、図１を用いて説明する。まず、比較回路１４の入力
端子１５へ、内部ロジック回路１３の出力期待値を入力
する。内部ロジック回路１３の出力値も比較回路１４に
入力する。比較回路１４では、内部ロジック回路１３の
出力値と入力端子１５からの出力期待値とを比較し、比
較結果を一致または不一致を示す２値データで出力す
る。制御信号入力端子１７よりセレクタ１６に信号を入
力することにより、比較回路１４の出力値をセレクタ１
６を通してＤ／Ａ変換器１２に入力する。Ｄ／Ａ変換器
１２では比較回路１４の出力をＤ／Ａ変換し、２値の１
ビット信号を、アナログ信号に変換して外部出力端子１
８に出力する。この結果、外部出力端子１８の出力信号
レベルのハイ・ローを検出するだけの簡単な検査装置を
接続することで、内部ロジック回路１３の良否の検査を
行うことができる。
１に内蔵された内部ロジック回路１３の検査方法につい
て、図１を用いて説明する。まず、比較回路１４の入力
端子１５へ、内部ロジック回路１３の出力期待値を入力
する。内部ロジック回路１３の出力値も比較回路１４に
入力する。比較回路１４では、内部ロジック回路１３の
出力値と入力端子１５からの出力期待値とを比較し、比
較結果を一致または不一致を示す２値データで出力す
る。制御信号入力端子１７よりセレクタ１６に信号を入
力することにより、比較回路１４の出力値をセレクタ１
６を通してＤ／Ａ変換器１２に入力する。Ｄ／Ａ変換器
１２では比較回路１４の出力をＤ／Ａ変換し、２値の１
ビット信号を、アナログ信号に変換して外部出力端子１
８に出力する。この結果、外部出力端子１８の出力信号
レベルのハイ・ローを検出するだけの簡単な検査装置を
接続することで、内部ロジック回路１３の良否の検査を
行うことができる。
【００１１】この検査は、ウェハの段階でも、樹脂封止
後でも、行うことができる。また、期待値入力端子１
５，制御信号入力端子１７，内部ロジック回路１３への
入力は外部パッドを通して行う。なお、通常動作時は、
内部ロジック回路１３の出力値がセレクタ１６を通って
Ｄ／Ａ変換器１２へ送られて、内部ロジック回路１３の
出力値に対応したアナログ信号が外部出力端子１８より
出力される。
後でも、行うことができる。また、期待値入力端子１
５，制御信号入力端子１７，内部ロジック回路１３への
入力は外部パッドを通して行う。なお、通常動作時は、
内部ロジック回路１３の出力値がセレクタ１６を通って
Ｄ／Ａ変換器１２へ送られて、内部ロジック回路１３の
出力値に対応したアナログ信号が外部出力端子１８より
出力される。
【００１２】図２は、この発明の一実施例における４ビ
ットＤ／Ａ変換器内蔵の半導体回路装置に内蔵される比
較回路１４の回路例である。図３は、この発明の一実施
例における比較回路１４のタイムチャートである。図２
において、１９，２０，２１，２２は比較回路１４の内
部ロジック回路１３からの出力値の入力端子、２３，２
４，２５，２６は比較回路１４の内部ロジック回路１３
の出力期待値の入力端子、２７は比較回路１４の比較結
果出力端子である。
ットＤ／Ａ変換器内蔵の半導体回路装置に内蔵される比
較回路１４の回路例である。図３は、この発明の一実施
例における比較回路１４のタイムチャートである。図２
において、１９，２０，２１，２２は比較回路１４の内
部ロジック回路１３からの出力値の入力端子、２３，２
４，２５，２６は比較回路１４の内部ロジック回路１３
の出力期待値の入力端子、２７は比較回路１４の比較結
果出力端子である。
【００１３】図３において、（ａ）は入力端子１９〜２
２の４ビット出力値（１６進表示）、（ｂ）は入力端子
２３〜２６の４ビット出力期待値（１６進表示）、
（ｃ）は比較回路１４の比較結果出力端子２７の出力値
（２進表示）であり、Ｔ1 期間では図３（ａ），（ｂ）
間のデータ一致を示し、Ｔ2 期間では図３（ａ），
（ｂ）間のデータ不一致を示す。
２の４ビット出力値（１６進表示）、（ｂ）は入力端子
２３〜２６の４ビット出力期待値（１６進表示）、
（ｃ）は比較回路１４の比較結果出力端子２７の出力値
（２進表示）であり、Ｔ1 期間では図３（ａ），（ｂ）
間のデータ一致を示し、Ｔ2 期間では図３（ａ），
（ｂ）間のデータ不一致を示す。
【００１４】以上のように、この実施例によれば、半導
体回路装置１１内に内部ロジック回路１３のデータの検
査用の比較回路１４と、内部ロジック回路１３の出力と
比較回路１４の出力を選択してＤ／Ａ変換回路１２へ供
給するセレクタ１６を設けることにより、新たに出力端
子を設けることなしに、Ｄ／Ａ変換器１２の外部出力端
子１８のみで、しかも安価な検査装置で検査することが
実現できる。
体回路装置１１内に内部ロジック回路１３のデータの検
査用の比較回路１４と、内部ロジック回路１３の出力と
比較回路１４の出力を選択してＤ／Ａ変換回路１２へ供
給するセレクタ１６を設けることにより、新たに出力端
子を設けることなしに、Ｄ／Ａ変換器１２の外部出力端
子１８のみで、しかも安価な検査装置で検査することが
実現できる。
【００１５】
【発明の効果】この発明によれば、Ｄ／Ａ変換器内蔵の
半導体回路装置において、内部ロジックの検査用の比較
回路と、内部ロジック回路の出力と比較回路の出力を選
択してＤ／Ａ変換回路へ供給するセレクタを設けること
により、内蔵された内部ロジック回路の検査を、新たに
出力端子を設けることなしに、Ｄ／Ａ変換器の出力端子
のみで、しかも安価な検査装置でできる優れた半導体回
路装置を実現できる。
半導体回路装置において、内部ロジックの検査用の比較
回路と、内部ロジック回路の出力と比較回路の出力を選
択してＤ／Ａ変換回路へ供給するセレクタを設けること
により、内蔵された内部ロジック回路の検査を、新たに
出力端子を設けることなしに、Ｄ／Ａ変換器の出力端子
のみで、しかも安価な検査装置でできる優れた半導体回
路装置を実現できる。
【図１】この発明の一実施例におけるＤ／Ａ変換器内蔵
半導体回路装置の一例を示すブロック図である。
半導体回路装置の一例を示すブロック図である。
【図２】この発明の一実施例における比較回路の構成の
一例を示す回路図である。
一例を示す回路図である。
【図３】この発明の一実施例における比較回路のタイム
チャートである。
チャートである。
【図４】従来のＤ／Ａ変換器内蔵半導体回路装置の内部
ロジック回路の構成の一例を示すブロック図である。
ロジック回路の構成の一例を示すブロック図である。
１１ 半導体回路装置 １２ Ｄ／Ａ変換器 １３ 内部ロジック回路 １４ 比較回路 １５ 期待値入力端子 １６ セレクタ １７ 制御信号入力端子 １８ 外部出力端子
Claims (1)
- 【請求項１】 内部ロジック回路と、前記内部ロジック
回路の出力値を出力期待値と比較し両値の一致・不一致
を示す２値データを出力する比較回路と、前記内部ロジ
ック回路の出力と前記比較回路の出力とを選択的に出力
するセレクタと、このセレクタの出力をアナログ信号に
変換するＤ／Ａ変換器とを備えた半導体回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6007458A JPH07209385A (ja) | 1994-01-27 | 1994-01-27 | 半導体回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6007458A JPH07209385A (ja) | 1994-01-27 | 1994-01-27 | 半導体回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07209385A true JPH07209385A (ja) | 1995-08-11 |
Family
ID=11666385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6007458A Pending JPH07209385A (ja) | 1994-01-27 | 1994-01-27 | 半導体回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07209385A (ja) |
-
1994
- 1994-01-27 JP JP6007458A patent/JPH07209385A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
| JP2580338Y2 (ja) | アナログ／ディジタル変換器のテスト装置 | |
| JP2003139822A (ja) | メモリテスタを用いたテストシステムおよびテスト方法 | |
| US20040093542A1 (en) | Logic circuit test apparatus and logic circuit test method | |
| US6566857B1 (en) | Testing of digital-to-analog converters | |
| CN113885968B (zh) | 一种自适应数模混合的启动模式设置系统及方法 | |
| JPH07209385A (ja) | 半導体回路装置 | |
| US7081841B1 (en) | Analog to digital converter built in self test | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JPH11326465A (ja) | Ａｄ・ｄａコンバータ内蔵半導体集積回路およびそのテスト方法 | |
| JP2001345699A (ja) | Ａ／ｄ変換器の試験回路及びその試験方法 | |
| JPH0645935A (ja) | アナログ・デジタル混載集積回路 | |
| JP3144363B2 (ja) | 集積回路内蔵型ａ／ｄ・ｄ／ａ変換器の試験回路および試験方法 | |
| JP2000111616A (ja) | 論理回路のテスト方法および論理回路のテスト装置 | |
| JPH1164464A (ja) | 半導体装置およびそのテスト方法 | |
| JP2001176300A (ja) | メモリ検査装置 | |
| JP2001203575A (ja) | Ａ／ｄ変換器 | |
| JPH03215764A (ja) | 半導体集積回路 | |
| JPH02268520A (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| JP4351786B2 (ja) | 集積回路 | |
| JPH0335633B2 (ja) | ||
| JPH06258402A (ja) | テスト回路内蔵集積回路 | |
| JP2001257589A (ja) | Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法 | |
| JPH11168380A (ja) | Ａｄコンバータ | |
| JPH10112651A (ja) | ディジタルテスタを用いたｄ／ａ変換器の検査方法 |