JPH0720958A - 基準電流源 - Google Patents
基準電流源Info
- Publication number
- JPH0720958A JPH0720958A JP5166865A JP16686593A JPH0720958A JP H0720958 A JPH0720958 A JP H0720958A JP 5166865 A JP5166865 A JP 5166865A JP 16686593 A JP16686593 A JP 16686593A JP H0720958 A JPH0720958 A JP H0720958A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- reference current
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 従来よりも低い電圧で動作する基準電流源を
得ることを目的とする。 【構成】 カレントミラー回路に含まれるＰＮＰトラン
ジスタＱ11のエミッタは第１の電流供給手段に含まれる
ＮＰＮトランジスタＱ10のコレクタに接続され、ＰＮＰ
トランジスタＱ11のコレクタは第２の電流供給手段に含
まれるＮＰＮトランジスタＱ8 のコレクタに接続されて
いる。 【効果】 カレントミラー回路に電流を与える第１の電
流供給手段が第１のトランジスタを介さずに第１の電位
近くに接続されるので、第１の電流供給手段に要求され
る電圧条件が緩和されることになる。また、基準電流源
の動作電圧は電流供給手段の回路に要求される電圧によ
って決定されるので、結果として基準電流源の動作電圧
を低減する効果がある。
得ることを目的とする。 【構成】 カレントミラー回路に含まれるＰＮＰトラン
ジスタＱ11のエミッタは第１の電流供給手段に含まれる
ＮＰＮトランジスタＱ10のコレクタに接続され、ＰＮＰ
トランジスタＱ11のコレクタは第２の電流供給手段に含
まれるＮＰＮトランジスタＱ8 のコレクタに接続されて
いる。 【効果】 カレントミラー回路に電流を与える第１の電
流供給手段が第１のトランジスタを介さずに第１の電位
近くに接続されるので、第１の電流供給手段に要求され
る電圧条件が緩和されることになる。また、基準電流源
の動作電圧は電流供給手段の回路に要求される電圧によ
って決定されるので、結果として基準電流源の動作電圧
を低減する効果がある。
Description
【０００１】
【産業上の利用分野】本発明は基準電流源に関し、特に
低電圧で動作可能な基準電流源に関する。
低電圧で動作可能な基準電流源に関する。
【０００２】
【従来の技術】図４は従来の基準電流源を示す回路図で
ある。図４において、電源電圧端子３にコレクタを接続
されたＮＰＮトランジスタＱ0 が配置され、そのエミッ
タは抵抗Ｒ0 を介して接地電位に接続されている。ま
た、電源電圧端子３と接地電位との間には、エミッタが
抵抗Ｒ1 を介して電源電圧端子３に接続されたＰＮＰト
ランジスタＱ1 と、エミッタが抵抗Ｒ3 を介して接地電
位に接続されたＮＰＮトランジスタＱ3 とが直列に配置
され、それに対向して、エミッタが抵抗Ｒ2 を介して電
源電圧端子３に接続されたＰＮＰトランジスタＱ2 と、
エミッタが抵抗Ｒ4を介して接地電位に接続されたＮＰ
ＮトランジスタＱ4 とが直列に配置されている。ＰＮＰ
トランジスタＱ1 のベースにはＰＮＰトランジスタＱ2
のベースが接続され、さらにコレクタを接地電位に接続
されたＰＮＰトランジスタＱ5 のエミッタが接続されて
いる。また、ＮＰＮトランジスタＱ0 とＰＮＰトランジ
スタＱ5 のベースは共にＰＮＰトランジスタＱ1 のコレ
クタに接続されている。ＮＰＮトランジスタＱ3 のベー
スにはＮＰＮトランジスタＱ4 のベースが接続され、さ
らにコレクタを電源電圧端子３に接続されたＮＰＮトラ
ンジスタＱ6 のエミッタが接続されている。また、ＮＰ
ＮトランジスタＱ6 のベースはＮＰＮトランジスタＱ4
のコレクタに接続されている。また、電源電圧端子３と
接地電位との間には、エミッタが抵抗Ｒ5 を介して電源
電圧端子３に接続されたＰＮＰトランジスタＱ7 と、エ
ミッタが接地電位に接続されたＮＰＮトランジスタＱ9
とが直列に配置され、ＰＮＰトランジスタＱ7 のベース
はＰＮＰトランジスタＱ2 のベースに接続されている。
また、電源電圧端子３と接地電位との間には、エミッタ
が抵抗Ｒ8 を介して電源電圧端子３に接続されたＰＮＰ
トランジスタＱ11と、エミッタが抵抗Ｒ7 を介して接地
電位に接続されたＮＰＮトランジスタＱ10とが直列に配
置され、ＮＰＮトランジスタＱ10のベースはＮＰＮトラ
ンジスタＱ9 のコレクタに接続され、ＮＰＮトランジス
タＱ9 のベースはＮＰＮトランジスタＱ10のエミッタに
接続されている。また、ＰＮＰトランジスタＱ11のコレ
クタには、エミッタが抵抗Ｒ6 を介して接地電位に接続
され、ベースがＮＰＮトランジスタＱ4のベースに接続
されたＮＰＮトランジスタＱ8 のコレクタが接続されて
いる。さらに、ＰＮＰトランジスタＱ11に対向して、エ
ミッタが抵抗Ｒ9 を介して電源電圧端子３に接続され、
ベースがＰＮＰトランジスタＱ11のベースに接続された
ＰＮＰトランジスタＱ12が接続されている。ＰＮＰトラ
ンジスタＱ12のコレクタは、複数のカレントミラー回路
を介して複数の回路ブロックに接続される。また、ＰＮ
ＰトランジスタＱ12のベースには、コレクタが接地電位
に接続されたＰＮＰトランジスタＱ13のエミッタが接続
され、ＰＮＰトランジスタＱ13のベースはＰＮＰトラン
ジスタＱ11のコレクタに接続されている。
ある。図４において、電源電圧端子３にコレクタを接続
されたＮＰＮトランジスタＱ0 が配置され、そのエミッ
タは抵抗Ｒ0 を介して接地電位に接続されている。ま
た、電源電圧端子３と接地電位との間には、エミッタが
抵抗Ｒ1 を介して電源電圧端子３に接続されたＰＮＰト
ランジスタＱ1 と、エミッタが抵抗Ｒ3 を介して接地電
位に接続されたＮＰＮトランジスタＱ3 とが直列に配置
され、それに対向して、エミッタが抵抗Ｒ2 を介して電
源電圧端子３に接続されたＰＮＰトランジスタＱ2 と、
エミッタが抵抗Ｒ4を介して接地電位に接続されたＮＰ
ＮトランジスタＱ4 とが直列に配置されている。ＰＮＰ
トランジスタＱ1 のベースにはＰＮＰトランジスタＱ2
のベースが接続され、さらにコレクタを接地電位に接続
されたＰＮＰトランジスタＱ5 のエミッタが接続されて
いる。また、ＮＰＮトランジスタＱ0 とＰＮＰトランジ
スタＱ5 のベースは共にＰＮＰトランジスタＱ1 のコレ
クタに接続されている。ＮＰＮトランジスタＱ3 のベー
スにはＮＰＮトランジスタＱ4 のベースが接続され、さ
らにコレクタを電源電圧端子３に接続されたＮＰＮトラ
ンジスタＱ6 のエミッタが接続されている。また、ＮＰ
ＮトランジスタＱ6 のベースはＮＰＮトランジスタＱ4
のコレクタに接続されている。また、電源電圧端子３と
接地電位との間には、エミッタが抵抗Ｒ5 を介して電源
電圧端子３に接続されたＰＮＰトランジスタＱ7 と、エ
ミッタが接地電位に接続されたＮＰＮトランジスタＱ9
とが直列に配置され、ＰＮＰトランジスタＱ7 のベース
はＰＮＰトランジスタＱ2 のベースに接続されている。
また、電源電圧端子３と接地電位との間には、エミッタ
が抵抗Ｒ8 を介して電源電圧端子３に接続されたＰＮＰ
トランジスタＱ11と、エミッタが抵抗Ｒ7 を介して接地
電位に接続されたＮＰＮトランジスタＱ10とが直列に配
置され、ＮＰＮトランジスタＱ10のベースはＮＰＮトラ
ンジスタＱ9 のコレクタに接続され、ＮＰＮトランジス
タＱ9 のベースはＮＰＮトランジスタＱ10のエミッタに
接続されている。また、ＰＮＰトランジスタＱ11のコレ
クタには、エミッタが抵抗Ｒ6 を介して接地電位に接続
され、ベースがＮＰＮトランジスタＱ4のベースに接続
されたＮＰＮトランジスタＱ8 のコレクタが接続されて
いる。さらに、ＰＮＰトランジスタＱ11に対向して、エ
ミッタが抵抗Ｒ9 を介して電源電圧端子３に接続され、
ベースがＰＮＰトランジスタＱ11のベースに接続された
ＰＮＰトランジスタＱ12が接続されている。ＰＮＰトラ
ンジスタＱ12のコレクタは、複数のカレントミラー回路
を介して複数の回路ブロックに接続される。また、ＰＮ
ＰトランジスタＱ12のベースには、コレクタが接地電位
に接続されたＰＮＰトランジスタＱ13のエミッタが接続
され、ＰＮＰトランジスタＱ13のベースはＰＮＰトラン
ジスタＱ11のコレクタに接続されている。
【０００３】次に動作について説明する。ＰＮＰトラン
ジスタＱ1 およびＱ2 およびＱ5 と、ＮＰＮトランジス
タＱ3 およびＱ4 およびＱ6 と、抵抗Ｒ1 〜Ｒ4 とによ
って形成される回路は自己バイアス回路を構成してい
る。ここで発生された電流は正の温度特性を有してＮＰ
ＮトランジスタＱ8 のコレクタから取り出される。この
仕組みを以下に示す。図５は、図１あるいは図４に記載
の自己バイアス回路のみを示した図である。図５におい
て、ＰＮＰトランジスタＱ1 、Ｑ2 およびＮＰＮトラン
ジスタＱ3 、Ｑ4 のトランジスタサイズを各々ｎ1 〜ｎ
4 で表し、抵抗Ｒ1 〜Ｒ4 およびＲ6 の抵抗値を各々ｒ
1 〜ｒ4 およびｒ6 で表し、ＰＮＰトランジスタＱ1 お
よびＮＰＮトランジスタＱ3 に流れる電流をｉ1 で表
し、ＰＮＰトランジスタＱ2 およびＮＰＮトランジスタ
Ｑ4 に流れる電流をｉ2 で表し、ＮＰＮトランジスタＱ
8 のコレクタ電流をＩC8で表すならば、ＰＮＰトランジ
スタＱ1 とＱ2 およびＮＰＮトランジスタＱ3 とＱ4 の
関係は以下に示すように表される。
ジスタＱ1 およびＱ2 およびＱ5 と、ＮＰＮトランジス
タＱ3 およびＱ4 およびＱ6 と、抵抗Ｒ1 〜Ｒ4 とによ
って形成される回路は自己バイアス回路を構成してい
る。ここで発生された電流は正の温度特性を有してＮＰ
ＮトランジスタＱ8 のコレクタから取り出される。この
仕組みを以下に示す。図５は、図１あるいは図４に記載
の自己バイアス回路のみを示した図である。図５におい
て、ＰＮＰトランジスタＱ1 、Ｑ2 およびＮＰＮトラン
ジスタＱ3 、Ｑ4 のトランジスタサイズを各々ｎ1 〜ｎ
4 で表し、抵抗Ｒ1 〜Ｒ4 およびＲ6 の抵抗値を各々ｒ
1 〜ｒ4 およびｒ6 で表し、ＰＮＰトランジスタＱ1 お
よびＮＰＮトランジスタＱ3 に流れる電流をｉ1 で表
し、ＰＮＰトランジスタＱ2 およびＮＰＮトランジスタ
Ｑ4 に流れる電流をｉ2 で表し、ＮＰＮトランジスタＱ
8 のコレクタ電流をＩC8で表すならば、ＰＮＰトランジ
スタＱ1 とＱ2 およびＮＰＮトランジスタＱ3 とＱ4 の
関係は以下に示すように表される。
【０００４】
【数１】
【０００５】
【数２】
【０００６】また、ベースエミッタ間電圧は一般に、ボ
ルツマン定数をＫ、電荷をｑ、絶対温度をＴ、飽和電流
をＩ0 、エミッタ電流をＩE とするならば、
ルツマン定数をＫ、電荷をｑ、絶対温度をＴ、飽和電流
をＩ0 、エミッタ電流をＩE とするならば、
【０００７】
【数３】
【０００８】で表されるので、数１および数２は、
【０００９】
【数４】
【００１０】
【数５】
【００１１】となる。ここで、ｒ2 ＝ｒ4 かつ、ｎ1 ＝
ｎ4 ＝１であるならば、電流ｉ1 は、
ｎ4 ＝１であるならば、電流ｉ1 は、
【００１２】
【数６】
【００１３】となる。よって、電流ｉ1 は正の温度特性
を有することになり、ＮＰＮトランジスタＱ8 のコレク
タ電流ＩC8は、
を有することになり、ＮＰＮトランジスタＱ8 のコレク
タ電流ＩC8は、
【００１４】
【数７】
【００１５】で与えられるので、電流ＩC8も正の温度特
性を有することになる。また、ＮＰＮトランジスタＱ10
のコレクタ電流ＩC10 は、ＮＰＮトランジスタＱ9 のベ
ースエミッタ間電圧をＶBE9 、抵抗Ｒ7 の抵抗値をｒ7
とすると、
性を有することになる。また、ＮＰＮトランジスタＱ10
のコレクタ電流ＩC10 は、ＮＰＮトランジスタＱ9 のベ
ースエミッタ間電圧をＶBE9 、抵抗Ｒ7 の抵抗値をｒ7
とすると、
【００１６】
【数８】
【００１７】で表される。この電流は、ＮＰＮトランジ
スタＱ9 のベースエミッタ間電圧ＶBE9 が約−０．２ｍ
Ｖ／℃の温度係数を有しているので、負の温度特性とな
る。以上説明したＮＰＮトランジスタＱ8 およびＱ10の
コレクタ電流の和、すなわちＰＮＰトランジスタＱ11の
コレクタ電流が温度補償された基準電流Ｉとなる。ここ
で、トランジスタＱ0 は自己バイアス回路を電流０では
動作させないために配置されている。また、ＰＮＰトラ
ンジスタＱ7 はＰＮＰトランジスタＱ1 とでカレントミ
ラー回路を構成し、ＰＮＰトランジスタＱ9 を駆動する
ための電流を発生させ、ＮＰＮトランジスタＱ10はＮＰ
ＮトランジスタＱ9 のベース電流を補償するためのもの
である。ＰＮＰトランジスタＱ11およびＱ12はカレント
ミラー回路を構成しており、基準電流ＩはＰＮＰトラン
ジスタＱ12のコレクタ電流として取り出され、以下に続
く復数のカレントミラー回路に与えられ、所定の回路ブ
ロックに供給される。また、トランジスタＱ13はカレン
トミラー回路を構成するＰＮＰトランジスタＱ11および
Ｑ12のベース電流を補償するためのものである。
スタＱ9 のベースエミッタ間電圧ＶBE9 が約−０．２ｍ
Ｖ／℃の温度係数を有しているので、負の温度特性とな
る。以上説明したＮＰＮトランジスタＱ8 およびＱ10の
コレクタ電流の和、すなわちＰＮＰトランジスタＱ11の
コレクタ電流が温度補償された基準電流Ｉとなる。ここ
で、トランジスタＱ0 は自己バイアス回路を電流０では
動作させないために配置されている。また、ＰＮＰトラ
ンジスタＱ7 はＰＮＰトランジスタＱ1 とでカレントミ
ラー回路を構成し、ＰＮＰトランジスタＱ9 を駆動する
ための電流を発生させ、ＮＰＮトランジスタＱ10はＮＰ
ＮトランジスタＱ9 のベース電流を補償するためのもの
である。ＰＮＰトランジスタＱ11およびＱ12はカレント
ミラー回路を構成しており、基準電流ＩはＰＮＰトラン
ジスタＱ12のコレクタ電流として取り出され、以下に続
く復数のカレントミラー回路に与えられ、所定の回路ブ
ロックに供給される。また、トランジスタＱ13はカレン
トミラー回路を構成するＰＮＰトランジスタＱ11および
Ｑ12のベース電流を補償するためのものである。
【００１８】以下に従来の基準電流源を動作させるため
に必要な動作電圧を求める。本回路では、ＮＰＮトラン
ジスタＱ9 のベースエミッタ間電圧ＶBE9 およびＮＰＮ
トランジスタＱ10の飽和電圧ＶS10 およびＰＮＰトラン
ジスタＱ11の飽和電圧ＶS11および抵抗Ｒ8 での降下電
圧Ｖr8との総和電圧Ｖ(1) 、あるいは抵抗Ｒ3 あるいは
Ｒ4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮトラ
ンジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいはＶS
4、およびＰＮＰトランジスタＱ1 あるいはＱ2の飽和電
圧ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2 での
降下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(2) が必要で
ある。トランジスタのベースエミッタ間電圧が何れも等
しくＶbeであり、飽和電圧が何れも等しくＶsat で与え
られるならば、総和電圧Ｖ(1) およびＶ(2) は各々、Ｖ
(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr 、Ｖ(2) ＝Ｖr ＋２・Ｖ
sat ＋Ｖr となる。通常Ｖr はＶbeに比べて小さくなる
ように設計するため、本回路で必要な最大電圧は、Ｖ
(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr で与えられる電圧であっ
た。
に必要な動作電圧を求める。本回路では、ＮＰＮトラン
ジスタＱ9 のベースエミッタ間電圧ＶBE9 およびＮＰＮ
トランジスタＱ10の飽和電圧ＶS10 およびＰＮＰトラン
ジスタＱ11の飽和電圧ＶS11および抵抗Ｒ8 での降下電
圧Ｖr8との総和電圧Ｖ(1) 、あるいは抵抗Ｒ3 あるいは
Ｒ4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮトラ
ンジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいはＶS
4、およびＰＮＰトランジスタＱ1 あるいはＱ2の飽和電
圧ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2 での
降下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(2) が必要で
ある。トランジスタのベースエミッタ間電圧が何れも等
しくＶbeであり、飽和電圧が何れも等しくＶsat で与え
られるならば、総和電圧Ｖ(1) およびＶ(2) は各々、Ｖ
(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr 、Ｖ(2) ＝Ｖr ＋２・Ｖ
sat ＋Ｖr となる。通常Ｖr はＶbeに比べて小さくなる
ように設計するため、本回路で必要な最大電圧は、Ｖ
(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr で与えられる電圧であっ
た。
【００１９】
【発明が解決しようとする課題】以上のように、従来の
基準電流源では動作のためにＶbe＋２・Ｖsat ＋Ｖr の
電圧が必要であり、動作電圧の低減が要求されていた。
基準電流源では動作のためにＶbe＋２・Ｖsat ＋Ｖr の
電圧が必要であり、動作電圧の低減が要求されていた。
【００２０】本発明は上記のような問題点を解決するた
めになされたもので、従来よりも低い電圧で動作する基
準電流源を得ることを目的とする。
めになされたもので、従来よりも低い電圧で動作する基
準電流源を得ることを目的とする。
【００２１】
【課題を解決するための手段】本発明に係る基準電流源
は、制御電極が互いに接続され、各々の一方の電極が抵
抗を介して第１の電位に接続された第１および第２のト
ランジスタと、前記第１および第２のトランジスタの制
御電極に一方の電極を接続され、制御電極を前記第１の
トランジスタの他方の電極に接続された第３のトランジ
スタとを有するカレントミラー回路を備え、前記第１の
トランジスタの一方の電極に第１の電流供給手段を接続
し、前記第１のトランジスタの他方の電極に第２の電流
供給手段を接続したことを特徴とする。
は、制御電極が互いに接続され、各々の一方の電極が抵
抗を介して第１の電位に接続された第１および第２のト
ランジスタと、前記第１および第２のトランジスタの制
御電極に一方の電極を接続され、制御電極を前記第１の
トランジスタの他方の電極に接続された第３のトランジ
スタとを有するカレントミラー回路を備え、前記第１の
トランジスタの一方の電極に第１の電流供給手段を接続
し、前記第１のトランジスタの他方の電極に第２の電流
供給手段を接続したことを特徴とする。
【００２２】
【作用】本発明に係る基準電流源によれば、第１の電流
供給手段が第１のトランジスタを介さずに第１の電位に
近い電位に接続されるので、第１の電流供給手段に要求
される電圧が緩和されることになる。また、第１のトラ
ンジスタに接続された抵抗に流れる電流が変化しないの
で、カレントミラー回路で得られる電流は変化しない。
供給手段が第１のトランジスタを介さずに第１の電位に
近い電位に接続されるので、第１の電流供給手段に要求
される電圧が緩和されることになる。また、第１のトラ
ンジスタに接続された抵抗に流れる電流が変化しないの
で、カレントミラー回路で得られる電流は変化しない。
【００２３】
【実施例】本発明に係る基準電流源の一実施例を図１に
示す。図１において、ＮＰＮトランジスタＱ10のコレク
タはＰＮＰトランジスタＱ11のエミッタに接続され、Ｐ
ＮＰトランジスタＱ11のコレクタはＮＰＮトランジスタ
Ｑ8 のコレクタに接続されている。その他の構成は図２
で説明した従来の基準電流源と同様である。
示す。図１において、ＮＰＮトランジスタＱ10のコレク
タはＰＮＰトランジスタＱ11のエミッタに接続され、Ｐ
ＮＰトランジスタＱ11のコレクタはＮＰＮトランジスタ
Ｑ8 のコレクタに接続されている。その他の構成は図２
で説明した従来の基準電流源と同様である。
【００２４】次に基準電流源を動作させるために必要な
動作電圧を求める。本回路では、ＮＰＮトランジスタＱ
9 のベースエミッタ間電圧ＶBE9 およびおよびＰＮＰト
ランジスタＱ10の飽和電圧ＶS10 および抵抗Ｒ8 での降
下電圧Ｖr8との総和電圧Ｖ(3) 、あるいは抵抗Ｒ3 ある
いはＲ4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮ
トランジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいは
ＶS4、およびＰＮＰトランジスタＱ1 あるいはＱ2 の飽
和電圧ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2
での降下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(4) が必
要である。トランジスタのベースエミッタ間電圧が何れ
も等しくＶbeであり、飽和電圧が何れも等しくＶsat で
与えられるならば、総和電圧Ｖ(3) およびＶ(4) は各
々、Ｖ(3)＝Ｖbe＋Ｖsat ＋Ｖr 、Ｖ(4) ＝Ｖr ＋２・
Ｖsat ＋Ｖr となる。ここで、両式によって得られる電
圧を比較するために各電圧の代表値を代入する。例え
ば、代表値が各々、Ｖbe＝０．７Ｖ、Ｖsat ＝１．０
Ｖ、Ｖr ＝０．３Ｖであるならば、Ｖ(3) ＝２．０Ｖ、
Ｖ(4) ＝２．６Ｖとなり、Ｖ(3) ＜Ｖ(4) となって、本
回路で必要な最大電圧は、Ｖ(4) ＝Ｖr ＋２・Ｖsat ＋
Ｖr で与えられることになる。一方、従来の基準電流源
の動作のためにはＶ(1) ＝Ｖbe＋２・Ｖsat ＋Ｖrの電
圧が必要であった。ここで、両式によって得られる電圧
を比較すると、その差はＶbe−Ｖr で表される。よっ
て、本発明に係る基準電流源は、従来の基準電流源より
もＶbe−Ｖr だけ低い電圧で動作が可能である。
動作電圧を求める。本回路では、ＮＰＮトランジスタＱ
9 のベースエミッタ間電圧ＶBE9 およびおよびＰＮＰト
ランジスタＱ10の飽和電圧ＶS10 および抵抗Ｒ8 での降
下電圧Ｖr8との総和電圧Ｖ(3) 、あるいは抵抗Ｒ3 ある
いはＲ4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮ
トランジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいは
ＶS4、およびＰＮＰトランジスタＱ1 あるいはＱ2 の飽
和電圧ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2
での降下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(4) が必
要である。トランジスタのベースエミッタ間電圧が何れ
も等しくＶbeであり、飽和電圧が何れも等しくＶsat で
与えられるならば、総和電圧Ｖ(3) およびＶ(4) は各
々、Ｖ(3)＝Ｖbe＋Ｖsat ＋Ｖr 、Ｖ(4) ＝Ｖr ＋２・
Ｖsat ＋Ｖr となる。ここで、両式によって得られる電
圧を比較するために各電圧の代表値を代入する。例え
ば、代表値が各々、Ｖbe＝０．７Ｖ、Ｖsat ＝１．０
Ｖ、Ｖr ＝０．３Ｖであるならば、Ｖ(3) ＝２．０Ｖ、
Ｖ(4) ＝２．６Ｖとなり、Ｖ(3) ＜Ｖ(4) となって、本
回路で必要な最大電圧は、Ｖ(4) ＝Ｖr ＋２・Ｖsat ＋
Ｖr で与えられることになる。一方、従来の基準電流源
の動作のためにはＶ(1) ＝Ｖbe＋２・Ｖsat ＋Ｖrの電
圧が必要であった。ここで、両式によって得られる電圧
を比較すると、その差はＶbe−Ｖr で表される。よっ
て、本発明に係る基準電流源は、従来の基準電流源より
もＶbe−Ｖr だけ低い電圧で動作が可能である。
【００２５】次にトランジスタＱ12のコレクタ電流を求
める。図３は従来の基準電流源の、カレントミラー回路
を構成するトランジスタＱ11およびＱ12の電流の流れを
示す図である。図３において負の温度特性を有する電流
をＩ- と表し、正の温度特性を有する電流をＩ+ で表す
と、抵抗Ｒ8 に流れる電流はＩ+ ＋Ｉ- となる。ここ
で、トランジスタＱ11のベース電位を求める。電源電圧
端子の電圧をＶccとし、抵抗Ｒ8 の抵抗値をｒ8 とし、
トランジスタＱ11のベースエミッタ間電圧をＶBE11とす
るならばトランジスタＱ11のベース電位は、Ｖcc−ｒ8
・（Ｉ+ ＋Ｉ- ）−ＶBE11で表され、これによって、基
準電流ＩとなるトランジスタＱ12のコレクタ電流が決定
される。また、本発明に係る基準電流源の、カレントミ
ラー回路を構成するトランジスタＱ11およびＱ12の電流
の流れを図２に示す。図２においても、図３と同様に負
の温度特性によって流れる電流をＩ- と表し、正の温度
特性によって流れる電流をＩ+ で表すと、抵抗Ｒ8 に流
れる電流はＩ+ ＋Ｉ- となり、トランジスタＱ11のベー
ス電位も、Ｖcc−ｒ8 ・（Ｉ+ ＋Ｉ- ）−ＶBE11で表さ
れるので、基準電流Ｉは従来の基準電流源によっても、
本発明によっても同様の値が得られることになる。
める。図３は従来の基準電流源の、カレントミラー回路
を構成するトランジスタＱ11およびＱ12の電流の流れを
示す図である。図３において負の温度特性を有する電流
をＩ- と表し、正の温度特性を有する電流をＩ+ で表す
と、抵抗Ｒ8 に流れる電流はＩ+ ＋Ｉ- となる。ここ
で、トランジスタＱ11のベース電位を求める。電源電圧
端子の電圧をＶccとし、抵抗Ｒ8 の抵抗値をｒ8 とし、
トランジスタＱ11のベースエミッタ間電圧をＶBE11とす
るならばトランジスタＱ11のベース電位は、Ｖcc−ｒ8
・（Ｉ+ ＋Ｉ- ）−ＶBE11で表され、これによって、基
準電流ＩとなるトランジスタＱ12のコレクタ電流が決定
される。また、本発明に係る基準電流源の、カレントミ
ラー回路を構成するトランジスタＱ11およびＱ12の電流
の流れを図２に示す。図２においても、図３と同様に負
の温度特性によって流れる電流をＩ- と表し、正の温度
特性によって流れる電流をＩ+ で表すと、抵抗Ｒ8 に流
れる電流はＩ+ ＋Ｉ- となり、トランジスタＱ11のベー
ス電位も、Ｖcc−ｒ8 ・（Ｉ+ ＋Ｉ- ）−ＶBE11で表さ
れるので、基準電流Ｉは従来の基準電流源によっても、
本発明によっても同様の値が得られることになる。
【００２６】以上述べた基準電流源によれば、得られる
電流は変わらず、従来よりも低い電圧で動作する基準電
流源を得ることができる。
電流は変わらず、従来よりも低い電圧で動作する基準電
流源を得ることができる。
【００２７】
【発明の効果】請求項１記載の基準電流源によれば、カ
レントミラー回路に電流を与える第１の電流供給手段
が、第１のトランジスタを介さずに第１の電位に近い電
位に接続されるので、第１の電流供給手段に要求される
電圧が緩和されることになる。また、基準電流源の動作
電圧は電流供給手段の回路に要求される電圧によって決
定されるので、結果として基準電流源の動作電圧を低減
する効果がある。
レントミラー回路に電流を与える第１の電流供給手段
が、第１のトランジスタを介さずに第１の電位に近い電
位に接続されるので、第１の電流供給手段に要求される
電圧が緩和されることになる。また、基準電流源の動作
電圧は電流供給手段の回路に要求される電圧によって決
定されるので、結果として基準電流源の動作電圧を低減
する効果がある。
【図１】本発明に係る基準電流源の一実施例を示す回路
図である。
図である。
【図２】本発明に係る基準電流源の電流の流れを示す回
路図である。
路図である。
【図３】従来の基準電流源の電流の流れを示す回路図で
ある。
ある。
【図４】従来の基準電流源を示す回路図である。
【図５】自己バイアス回路の電流の流れを示す回路図で
ある。
ある。
Ｑ11 ＰＮＰトランジスタ（第１のトランジスタ） Ｑ12 ＰＮＰトランジスタ（第２のトランジスタ） Ｑ13 ＰＮＰトランジスタ（第３のトランジスタ）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】で表される。この電流は、一般的にベース
エミッタ間電圧ＶBEが約−０．２ｍＶ／℃の温度係数を
有しているので、負の温度特性となる。以上説明したＮ
ＰＮトランジスタＱ8 およびＱ10のコレクタ電流の和、
すなわちＰＮＰトランジスタＱ11のコレクタ電流が温度
補償された基準電流Ｉとなる。ここで、トランジスタＱ
0 は自己バイアス回路を電流０では動作させないために
配置されている。また、ＰＮＰトランジスタＱ7 はＰＮ
ＰトランジスタＱ1 とでカレントミラー回路を構成し、
ＰＮＰトランジスタＱ9 を駆動するための電流を発生さ
せ、ＮＰＮトランジスタＱ10はＮＰＮトランジスタＱ9
のベース電流を補償するためのものである。ＰＮＰトラ
ンジスタＱ11およびＱ12はカレントミラー回路を構成し
ており、基準電流ＩはＰＮＰトランジスタＱ12のコレク
タ電流として取り出され、以下に続く復数のカレントミ
ラー回路に与えられ、所定の回路ブロックに供給され
る。また、トランジスタＱ13はカレントミラー回路を構
成するＰＮＰトランジスタＱ11およびＱ12のベース電流
を補償するためのものである。
エミッタ間電圧ＶBEが約−０．２ｍＶ／℃の温度係数を
有しているので、負の温度特性となる。以上説明したＮ
ＰＮトランジスタＱ8 およびＱ10のコレクタ電流の和、
すなわちＰＮＰトランジスタＱ11のコレクタ電流が温度
補償された基準電流Ｉとなる。ここで、トランジスタＱ
0 は自己バイアス回路を電流０では動作させないために
配置されている。また、ＰＮＰトランジスタＱ7 はＰＮ
ＰトランジスタＱ1 とでカレントミラー回路を構成し、
ＰＮＰトランジスタＱ9 を駆動するための電流を発生さ
せ、ＮＰＮトランジスタＱ10はＮＰＮトランジスタＱ9
のベース電流を補償するためのものである。ＰＮＰトラ
ンジスタＱ11およびＱ12はカレントミラー回路を構成し
ており、基準電流ＩはＰＮＰトランジスタＱ12のコレク
タ電流として取り出され、以下に続く復数のカレントミ
ラー回路に与えられ、所定の回路ブロックに供給され
る。また、トランジスタＱ13はカレントミラー回路を構
成するＰＮＰトランジスタＱ11およびＱ12のベース電流
を補償するためのものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】以下に従来の基準電流源を動作させるため
に必要な動作電圧を求める。本回路では、ＮＰＮトラン
ジスタＱ9 のベースエミッタ間電圧ＶBE9 およびＮＰＮ
トランジスタＱ10の飽和電圧ＶS10 およびＰＮＰトラン
ジスタＱ11の飽和電圧ＶS11および抵抗Ｒ8 での降下電
圧Ｖr8との総和電圧Ｖ(1) 、あるいは抵抗Ｒ3 あるいは
Ｒ4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮトラ
ンジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいはＶS
4、およびＰＮＰトランジスタＱ1 あるいはＱ2の飽和電
圧ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2 での
降下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(2) が必要で
ある。トランジスタのベースエミッタ間電圧が何れもほ
ぼ等しくＶbeであり、飽和電圧が何れもほぼ等しくＶsa
t で与えられるならば、総和電圧Ｖ(1) およびＶ(2) は
各々、Ｖ(1) ＝Ｖbe＋２・Ｖsat＋Ｖr 、Ｖ(2) ＝Ｖr
＋２・Ｖsat ＋Ｖr となる。通常Ｖr はＶbeに比べて小
さくなるように設計するため、本回路で必要な最大電圧
は、Ｖ(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr で与えられる電圧
であった。
に必要な動作電圧を求める。本回路では、ＮＰＮトラン
ジスタＱ9 のベースエミッタ間電圧ＶBE9 およびＮＰＮ
トランジスタＱ10の飽和電圧ＶS10 およびＰＮＰトラン
ジスタＱ11の飽和電圧ＶS11および抵抗Ｒ8 での降下電
圧Ｖr8との総和電圧Ｖ(1) 、あるいは抵抗Ｒ3 あるいは
Ｒ4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮトラ
ンジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいはＶS
4、およびＰＮＰトランジスタＱ1 あるいはＱ2の飽和電
圧ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2 での
降下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(2) が必要で
ある。トランジスタのベースエミッタ間電圧が何れもほ
ぼ等しくＶbeであり、飽和電圧が何れもほぼ等しくＶsa
t で与えられるならば、総和電圧Ｖ(1) およびＶ(2) は
各々、Ｖ(1) ＝Ｖbe＋２・Ｖsat＋Ｖr 、Ｖ(2) ＝Ｖr
＋２・Ｖsat ＋Ｖr となる。通常Ｖr はＶbeに比べて小
さくなるように設計するため、本回路で必要な最大電圧
は、Ｖ(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr で与えられる電圧
であった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】次に基準電流源を動作させるために必要な
動作電圧を求める。本回路では、ＮＰＮトランジスタＱ
9 のベースエミッタ間電圧ＶBE9 およびＰＮＰトランジ
スタＱ10の飽和電圧ＶS10 および抵抗Ｒ8 での降下電圧
Ｖr8との総和電圧Ｖ(3) 、あるいは抵抗Ｒ3 あるいはＲ
4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮトラン
ジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいはＶS4、
およびＰＮＰトランジスタＱ1 あるいはＱ2 の飽和電圧
ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2 での降
下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(4) が必要であ
る。トランジスタのベースエミッタ間電圧が何れもほぼ
等しくＶbeであり、飽和電圧が何れもほぼ等しくＶsat
で与えられるならば、総和電圧Ｖ(3) およびＶ(4) は各
々、Ｖ(3) ＝Ｖbe＋Ｖsat ＋Ｖr 、Ｖ(4) ＝Ｖr ＋２・
Ｖsat ＋Ｖr となる。ここで、両式によって得られる電
圧を比較するために各電圧の代表値を代入する。例え
ば、代表値が各々、Ｖbe＝０．７Ｖ、Ｖsat ＝１．０
Ｖ、Ｖr ＝０．３Ｖであるならば、Ｖ(3) ＝２．０Ｖ、
Ｖ(4) ＝２．６Ｖとなり、Ｖ(3) ＜Ｖ(4) となって、本
回路で必要な最大電圧は、Ｖ(4) ＝Ｖr ＋２・Ｖsat ＋
Ｖr で与えられることになる。一方、従来の基準電流源
の動作のためにはＶ(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr の電
圧が必要であった。ここで、両式によって得られる電圧
を比較すると、その差はＶbe−Ｖr で表される。よっ
て、本発明に係る基準電流源は、従来の基準電流源より
もＶbe−Ｖr だけ低い電圧で動作が可能である。
動作電圧を求める。本回路では、ＮＰＮトランジスタＱ
9 のベースエミッタ間電圧ＶBE9 およびＰＮＰトランジ
スタＱ10の飽和電圧ＶS10 および抵抗Ｒ8 での降下電圧
Ｖr8との総和電圧Ｖ(3) 、あるいは抵抗Ｒ3 あるいはＲ
4 での降下電圧Ｖr3あるいはＶr4、およびＮＰＮトラン
ジスタＱ3 あるいはＱ4 の飽和電圧ＶS3あるいはＶS4、
およびＰＮＰトランジスタＱ1 あるいはＱ2 の飽和電圧
ＶS1あるいはＶS2、および抵抗Ｒ1 あるいはＲ2 での降
下電圧Ｖr1あるいはＶr2との総和電圧Ｖ(4) が必要であ
る。トランジスタのベースエミッタ間電圧が何れもほぼ
等しくＶbeであり、飽和電圧が何れもほぼ等しくＶsat
で与えられるならば、総和電圧Ｖ(3) およびＶ(4) は各
々、Ｖ(3) ＝Ｖbe＋Ｖsat ＋Ｖr 、Ｖ(4) ＝Ｖr ＋２・
Ｖsat ＋Ｖr となる。ここで、両式によって得られる電
圧を比較するために各電圧の代表値を代入する。例え
ば、代表値が各々、Ｖbe＝０．７Ｖ、Ｖsat ＝１．０
Ｖ、Ｖr ＝０．３Ｖであるならば、Ｖ(3) ＝２．０Ｖ、
Ｖ(4) ＝２．６Ｖとなり、Ｖ(3) ＜Ｖ(4) となって、本
回路で必要な最大電圧は、Ｖ(4) ＝Ｖr ＋２・Ｖsat ＋
Ｖr で与えられることになる。一方、従来の基準電流源
の動作のためにはＶ(1) ＝Ｖbe＋２・Ｖsat ＋Ｖr の電
圧が必要であった。ここで、両式によって得られる電圧
を比較すると、その差はＶbe−Ｖr で表される。よっ
て、本発明に係る基準電流源は、従来の基準電流源より
もＶbe−Ｖr だけ低い電圧で動作が可能である。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (1)
- 【請求項１】 制御電極が互いに接続され、各々の一方
の電極が抵抗を介して第１の電位に接続された第１およ
び第２のトランジスタと、 前記第１および第２のトランジスタの制御電極に一方の
電極を接続され、第２の電位に他方の電極を接続され、
制御電極を前記第１のトランジスタの他方の電極に接続
された第３のトランジスタとを有するカレントミラー回
路を備える基準電流源において、 前記第１のトランジスタの一方の電極に第１の電流供給
手段を接続し、前記第１のトランジスタの他方の電極に
第２の電流供給手段を接続したことを特徴とする基準電
流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5166865A JPH0720958A (ja) | 1993-07-06 | 1993-07-06 | 基準電流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5166865A JPH0720958A (ja) | 1993-07-06 | 1993-07-06 | 基準電流源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720958A true JPH0720958A (ja) | 1995-01-24 |
Family
ID=15839074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5166865A Pending JPH0720958A (ja) | 1993-07-06 | 1993-07-06 | 基準電流源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323721B1 (ko) * | 2000-02-29 | 2002-02-19 | 박종섭 | 커런트 트리밍 장치 |
| JP2010517464A (ja) * | 2007-03-13 | 2010-05-20 | エルジー エレクトロニクス インコーポレイティド | 移動通信システムで適応的変調及び符号化技法を行う方法 |
-
1993
- 1993-07-06 JP JP5166865A patent/JPH0720958A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100323721B1 (ko) * | 2000-02-29 | 2002-02-19 | 박종섭 | 커런트 트리밍 장치 |
| JP2010517464A (ja) * | 2007-03-13 | 2010-05-20 | エルジー エレクトロニクス インコーポレイティド | 移動通信システムで適応的変調及び符号化技法を行う方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| JPH0123802B2 (ja) | ||
| US4590419A (en) | Circuit for generating a temperature-stabilized reference voltage | |
| JP2001134330A (ja) | 定電流回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPH0720958A (ja) | 基準電流源 | |
| KR0128251B1 (ko) | 정전압 회로 | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| US3495182A (en) | Temperature compensated transistor amplifiers | |
| JPH04334105A (ja) | 電流源回路 | |
| JPS6154286B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| JPH09146648A (ja) | 基準電圧発生回路 | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JPH0330888B2 (ja) | ||
| JPH0534690B2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH0434567Y2 (ja) | ||
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPH0315844B2 (ja) | ||
| JPH07175546A (ja) | 電流源 |