JPH07210490A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH07210490A JPH07210490A JP151294A JP151294A JPH07210490A JP H07210490 A JPH07210490 A JP H07210490A JP 151294 A JP151294 A JP 151294A JP 151294 A JP151294 A JP 151294A JP H07210490 A JPH07210490 A JP H07210490A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- microprocessor
- input
- processing
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】複数のチャネルを単一のマイクロプロセッサに
より制御する入出力制御方式に係り、マイクロプロセッ
サの割込み処理の中断、再開を可能とする事で入出力命
令実行時間を短縮する。 【構成】マイクロプロセッサ３に接続されるチャネル４
に対して、マイクロプロセッサ３から任意に設定可能な
割込み発生手段６と、チャネル４からの割込みか前記割
込み発生手段７を設ける事でマイクロプロセッサ３の割
込み処理を中断、再開する事が可能な入出力制御方式。 【効果】割込み処理時間に影響すること無く、必要最小
限の処理で入出力命令を完了する事ができる。
より制御する入出力制御方式に係り、マイクロプロセッ
サの割込み処理の中断、再開を可能とする事で入出力命
令実行時間を短縮する。 【構成】マイクロプロセッサ３に接続されるチャネル４
に対して、マイクロプロセッサ３から任意に設定可能な
割込み発生手段６と、チャネル４からの割込みか前記割
込み発生手段７を設ける事でマイクロプロセッサ３の割
込み処理を中断、再開する事が可能な入出力制御方式。 【効果】割込み処理時間に影響すること無く、必要最小
限の処理で入出力命令を完了する事ができる。
Description
【０００１】
【産業上の利用分野】本発明は、入出力制御方式に係
り、特に複数のチャネルを単一のマイクロプロセッサに
より制御する入出力制御方式に関する物である。
り、特に複数のチャネルを単一のマイクロプロセッサに
より制御する入出力制御方式に関する物である。
【０００２】
【従来の技術】入出力システムにおける一般的な構成を
図４に示す。
図４に示す。
【０００３】ＣＨＣ（チャネルコントローラ）２は、Ｃ
ＰＵ（中央処理装置）１とＣＨ（チャネル）４との間の
通信制御をおこなう。ＣＰＵ１はＣＨＣ２単位で通信を
行なうのでＣＨＣ２配下の複数のＣＨ４からＣＰＵ１へ
の報告要求はＣＨＣ２が統括し、各ＣＨ４の通信制御の
競合を防いでいる。ＣＨ４はＩ／Ｏ（入出力装置）５と
のデータ転送制御やＩ／Ｏ５からの報告要求によるＣＨ
Ｃ２を経由したＣＰＵ１への状態報告等を行なう。
ＰＵ（中央処理装置）１とＣＨ（チャネル）４との間の
通信制御をおこなう。ＣＰＵ１はＣＨＣ２単位で通信を
行なうのでＣＨＣ２配下の複数のＣＨ４からＣＰＵ１へ
の報告要求はＣＨＣ２が統括し、各ＣＨ４の通信制御の
競合を防いでいる。ＣＨ４はＩ／Ｏ（入出力装置）５と
のデータ転送制御やＩ／Ｏ５からの報告要求によるＣＨ
Ｃ２を経由したＣＰＵ１への状態報告等を行なう。
【０００４】ＣＨＣ２とＣＨ４は同一のマイクロプロセ
ッサ３上のプログラムで制御しており、ＣＨＣ２を非割
込みレベル、ＣＨ４を特定の割込みレベルに割り当てて
いる。この入出力システムでの一連の入出力命令動作の
タイムチャートを図３に示す。
ッサ３上のプログラムで制御しており、ＣＨＣ２を非割
込みレベル、ＣＨ４を特定の割込みレベルに割り当てて
いる。この入出力システムでの一連の入出力命令動作の
タイムチャートを図３に示す。
【０００５】ＣＨＣ２はＣＰＵ１から入出力起動指示を
受付けると、起動受付処理９によって指示されたＩ／Ｏ
５への起動を行ない、監視ループ１０でＩ／Ｏ５の起動
応答報告を待つ。
受付けると、起動受付処理９によって指示されたＩ／Ｏ
５への起動を行ない、監視ループ１０でＩ／Ｏ５の起動
応答報告を待つ。
【０００６】次にＩ／Ｏ５からの起動応答報告により割
込みが発生し、割込み受付け処理１１に続き起動応答コ
ード作成処理１２を行ない、Ｉ／Ｏ５からの起動応答報
告の内容に従い起動応答コードを作成する。その後、デ
ータ転送が可能ならばデータ転送開始処理１５を行なっ
た後、ＣＨＣ２への起動応答報告要求を行ない再びＣＨ
Ｃ２の監視ループ１０へ復帰する。ＣＨＣ２は監視ルー
プ１０中でＣＨ４の起動応答報告要求を検出し、起動応
答処理１３によってＣＨ４が作成した起動応答コードを
ＣＰＵ１へ報告する。
込みが発生し、割込み受付け処理１１に続き起動応答コ
ード作成処理１２を行ない、Ｉ／Ｏ５からの起動応答報
告の内容に従い起動応答コードを作成する。その後、デ
ータ転送が可能ならばデータ転送開始処理１５を行なっ
た後、ＣＨＣ２への起動応答報告要求を行ない再びＣＨ
Ｃ２の監視ループ１０へ復帰する。ＣＨＣ２は監視ルー
プ１０中でＣＨ４の起動応答報告要求を検出し、起動応
答処理１３によってＣＨ４が作成した起動応答コードを
ＣＰＵ１へ報告する。
【０００７】以上でＣＰＵ１の一つの入出力命令が終了
する。
する。
【０００８】なお、この種の装置として関連する物に
は、例えば特開昭５８−８６６４５号公報等が挙げられ
る。
は、例えば特開昭５８−８６６４５号公報等が挙げられ
る。
【０００９】
【発明が解決しようとする課題】前記従来技術では、Ｃ
Ｈ４の処理が全て終結するまでＣＰＵ１への起動応答が
できない。
Ｈ４の処理が全て終結するまでＣＰＵ１への起動応答が
できない。
【００１０】近年はＣＰＵ１の処理速度が向上され、Ｃ
Ｈ４との処理性能の差が大きくなる傾向にある。加えて
ＣＨ４のデータ転送方式の高度化、複雑化に伴いＣＨ４
が占める入出力命令時間の割合いが増える為に、ＣＰＵ
１の入出力命令性能の低下を招く問題があった。
Ｈ４との処理性能の差が大きくなる傾向にある。加えて
ＣＨ４のデータ転送方式の高度化、複雑化に伴いＣＨ４
が占める入出力命令時間の割合いが増える為に、ＣＰＵ
１の入出力命令性能の低下を招く問題があった。
【００１１】本発明は、上記問題を解決するものであ
り、上位への応答を優先して行なわせる事ができる入出
力制御方式を提供する事を目的としている。
り、上位への応答を優先して行なわせる事ができる入出
力制御方式を提供する事を目的としている。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、ＣＨ４にマイクロプロセッサ３側から任意に設定可
能な割込み発生手段と、ＣＨ４からの割込みか前記割込
み発生手段による割込みであるかの割込み識別手段を設
けた。
に、ＣＨ４にマイクロプロセッサ３側から任意に設定可
能な割込み発生手段と、ＣＨ４からの割込みか前記割込
み発生手段による割込みであるかの割込み識別手段を設
けた。
【００１３】
【作用】よって、マイクロプロセッサ３は起動応答が可
能となった時点でＣＨ４の割込み処理を中断し、ＣＨＣ
２の制御へ移りＣＰＵ１への起動応答動作を終了させ
る。
能となった時点でＣＨ４の割込み処理を中断し、ＣＨＣ
２の制御へ移りＣＰＵ１への起動応答動作を終了させ
る。
【００１４】起動応答動作終了後は、前記割込み手段に
よりＣＨ４から再度割込みを発生させ、割込みを受付け
たマイクロプロセッサ３は前記割込み識別手段により一
時中断していた割込み処理を再開する。
よりＣＨ４から再度割込みを発生させ、割込みを受付け
たマイクロプロセッサ３は前記割込み識別手段により一
時中断していた割込み処理を再開する。
【００１５】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
説明する。
【００１６】図１は本発明の一実施例であるシステム構
成図であり、ＣＨ４にマイクロプロセッサ３から任意に
割込みを発生させる事ができる割込み発生手段としてＦ
Ｆ（フリップフロップ）６と、ＦＦ６の設定または割込
み識別手段としてのスキャンバス７を設けている。ＦＦ
６の出力はＣＨ４が発生させる割込み信号８とオアされ
ており、ＣＨ４からマイクロプロセッサ３への割込みと
同等の割込みを発生することができる。
成図であり、ＣＨ４にマイクロプロセッサ３から任意に
割込みを発生させる事ができる割込み発生手段としてＦ
Ｆ（フリップフロップ）６と、ＦＦ６の設定または割込
み識別手段としてのスキャンバス７を設けている。ＦＦ
６の出力はＣＨ４が発生させる割込み信号８とオアされ
ており、ＣＨ４からマイクロプロセッサ３への割込みと
同等の割込みを発生することができる。
【００１７】図２は本発明の一実施例の動作を示すタイ
ムチャートである。図２中、図３と同一部については同
一符号を付しその説明を省略する。図２において一連の
起動処理終了後、ＣＨ４は起動応答コード作成処理１２
により起動応答コードを作成し、ＣＨＣ２へ起動応答報
告要求を出して復帰することでＣＨＣ２の監視ループ１
０へ戻る。ＣＨＣ２はＣＨ４からの起動応答報告要求を
監視ループ１０で検出し、ＣＰＵ１へ起動応答コードを
報告する。以上で先ずＣＰＵ１の入出力命令が完了す
る。
ムチャートである。図２中、図３と同一部については同
一符号を付しその説明を省略する。図２において一連の
起動処理終了後、ＣＨ４は起動応答コード作成処理１２
により起動応答コードを作成し、ＣＨＣ２へ起動応答報
告要求を出して復帰することでＣＨＣ２の監視ループ１
０へ戻る。ＣＨＣ２はＣＨ４からの起動応答報告要求を
監視ループ１０で検出し、ＣＰＵ１へ起動応答コードを
報告する。以上で先ずＣＰＵ１の入出力命令が完了す
る。
【００１８】次に、ＣＨＣ２は本発明の割込み発生手段
であるＦＦ６を再割込み要求処理１４で設定し、再度Ｃ
Ｈ４からの割込みを発生させる。マイクロプロセッサ３
はＣＨ４からの割込みを受付けることでＣＨ４に対する
処理を開始するが、その先頭の割込み受付け処理１１に
よって本発明の割込み識別手段であるスキャンバス７を
介してＦＦ６の値を読みだす。その結果、現在行なって
いる割込み処理が割込み発生手段であるＦＦ６により発
生した物であることを認識し、マイクロプロセッサ３は
前に中断していた割込み処理を再開させ、データ転送開
始処理１５を行ない処理を終了する。
であるＦＦ６を再割込み要求処理１４で設定し、再度Ｃ
Ｈ４からの割込みを発生させる。マイクロプロセッサ３
はＣＨ４からの割込みを受付けることでＣＨ４に対する
処理を開始するが、その先頭の割込み受付け処理１１に
よって本発明の割込み識別手段であるスキャンバス７を
介してＦＦ６の値を読みだす。その結果、現在行なって
いる割込み処理が割込み発生手段であるＦＦ６により発
生した物であることを認識し、マイクロプロセッサ３は
前に中断していた割込み処理を再開させ、データ転送開
始処理１５を行ない処理を終了する。
【００１９】
【発明の効果】以上の説明で明らかなように、ＣＨＣ
２、ＣＨ４においてＩ／Ｏ５への起動からＣＰＵ１への
起動応答を行なうまでをＣＨ４の処理時間全体に影響せ
ず必要最小限の処理で完了することができる。
２、ＣＨ４においてＩ／Ｏ５への起動からＣＰＵ１への
起動応答を行なうまでをＣＨ４の処理時間全体に影響せ
ず必要最小限の処理で完了することができる。
【００２０】よってＣＰＵ１の入出力命令の時間を短縮
させ、ＣＰＵ１の命令性能の低下を防ぐ。
させ、ＣＰＵ１の命令性能の低下を防ぐ。
【図１】本発明の一実施例の構成図である。
【図２】本発明の一実施例のタイムチャートである。
【図３】従来方式のタイムチャートである。
【図４】一般的な入出力システムの構成図である。
１…中央処理装置、 ２…チャネルコントローラ、 ３…マイクロプロセッサ、 ４…チャネル、 ５…入出力装置、 ６…本発明による割込み発生手段、 ７…本発明による割込み識別手段、 ８…割込み信号、 ９…起動受付け処理、 １０…監視ループ、 １１…割込み受付け処理、 １２…起動応答コード作成処理、 １３…起動応答処理、 １４…再割込み要求処理、 １５…データ転送開始処理。
Claims (1)
- 【請求項１】複数のチャネルより割込みを受付ける機能
を具備したマイクロプロセッサを有するデータ処理シス
テムにおいて、マイクロプロセッサ側から任意に設定可
能な割込み発生手段と、チャネルからの割込みか前記割
込み発生手段による割込みであるかを区別する割込み識
別手段を設け、マイクロプロセッサが行なう割込み処理
を中断、再開可能とすることを特徴とする入出力制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP151294A JPH07210490A (ja) | 1994-01-12 | 1994-01-12 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP151294A JPH07210490A (ja) | 1994-01-12 | 1994-01-12 | 入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07210490A true JPH07210490A (ja) | 1995-08-11 |
Family
ID=11503543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP151294A Pending JPH07210490A (ja) | 1994-01-12 | 1994-01-12 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07210490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173339B1 (en) | 1997-12-26 | 2001-01-09 | Fujitsu Limited | System for monitoring execution of commands from a host for shared I/O devices by setting a time-out period based on control parameters sent by the host |
-
1994
- 1994-01-12 JP JP151294A patent/JPH07210490A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173339B1 (en) | 1997-12-26 | 2001-01-09 | Fujitsu Limited | System for monitoring execution of commands from a host for shared I/O devices by setting a time-out period based on control parameters sent by the host |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| JPS62184544A (ja) | 仮想計算機システム | |
| JPH07210490A (ja) | 入出力制御方式 | |
| JP3898332B2 (ja) | タイマ自動制御装置および記録媒体 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JP2665372B2 (ja) | 入出力命令実行スケジュール処理方法 | |
| JPH05197577A (ja) | 仮想計算機システムにおける仮想計算機実行プライオリティ制御方式 | |
| JPH07287660A (ja) | プログラマブルコントローラの割り込み処理方法 | |
| JP2000155694A (ja) | タスクマネージャ | |
| JPS6048778B2 (ja) | チャネル制御方式 | |
| JPH04342012A (ja) | 補助記憶装置アクセス方式 | |
| JPS62162104A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPH0374752A (ja) | ダイレクトメモリアクセス再開方式 | |
| JPS6182259A (ja) | 入出力アダプタ制御方法 | |
| JPH0462093B2 (ja) | ||
| JPS62140145A (ja) | 仮想計算機システム | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPS63311462A (ja) | 前置通信処理装置の端末活性方式 | |
| JPH0520049A (ja) | 制御メモリの修正機能を有する情報処理システムおよび制御メモリの修正方法 | |
| JPH06175859A (ja) | プロセッサ応用装置 | |
| JPH05113937A (ja) | 通信制御装置 | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH048826B2 (ja) |