JPH048826B2 - - Google Patents

Info

Publication number
JPH048826B2
JPH048826B2 JP27941084A JP27941084A JPH048826B2 JP H048826 B2 JPH048826 B2 JP H048826B2 JP 27941084 A JP27941084 A JP 27941084A JP 27941084 A JP27941084 A JP 27941084A JP H048826 B2 JPH048826 B2 JP H048826B2
Authority
JP
Japan
Prior art keywords
input
control
output
control data
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP27941084A
Other languages
English (en)
Other versions
JPS61153747A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP27941084A priority Critical patent/JPS61153747A/ja
Publication of JPS61153747A publication Critical patent/JPS61153747A/ja
Publication of JPH048826B2 publication Critical patent/JPH048826B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムにおける入出力制御
方式に関するものであり、特にその中でもチヤネ
ル制御装置からデバイス制御装置へ、たとえば文
字パターンや制御ロジツクなどの制御データを転
送する方法に関する。
〔発明の概要〕
本発明は、デバイス制御装置が入出力デバイス
(入出力装置)に入出力動作を実行させるために
必要となる制御データを、ホストからデバイス制
御装置へ転送する際の転送制御を効率化するため
に、制御データの転送宛先として、ハードウエア
上で識別可能な専用の装置アドレスを指定させ、
デバイス制御装置の制御機構を独立した装置とし
て扱うことにより、制御データの転送を、通常の
入出力データの転送から分離して転送できるよう
にしたものである。
〔従来の技術〕 従来、ホストからデバイス制御装置へ制御デー
タを転送する場合には、ソフトウエア上で定義さ
れている装置アドレスを用いて行われていた。そ
のため、通常の入出力データの入出力制御と、制
御データの入出力制御とを1つの装置アドレスの
もとで独立させて行うには、チヤネル制御側ある
いはデバイス制御側で入出力データと制御データ
とを切り分けることが必要であつた。
第2図は、このような従来の計算機システムの
1構成例を示したものである。図において、1は
ホスト、2はチヤネル制御機能、3はデバイス制
御装置、4はデバイス制御機能、5ないし7は入
出力装置、8ないし10は制御データ処理中に入
出力命令の待ちを行うWAIT部、11ないし1
3は入出力データ制御部、14ないし16は制御
データ制御部、17ないし19は入出力装置制御
部、20ないし22は入出力制御データ制御部を
示している。
第3図は、第2図におけるチヤネル制御機能2
とデバイス制御機能4の動作をわかりやすく説明
するための概念図である。
たとえば入出力装置5がデイスプレイ端末であ
つて、出力データ中の文字について、デバイス制
御装置3内に文字パターンが用意されていなかつ
た場合には、デバイス制御装置3からホスト1に
対して文字パターンの転送要求が出され、制御デ
ータ制御部14が起動される。このとき2内で
は、前述したように、入出力データ転送と制御デ
ータ転送とを切りわけるスイツチングが行われ
る。すなわち、図示の状態は制御データ制御部1
4による制御データの転送時を示しているが、こ
のとき入出力命令がオペレーテイングシステム
OSより出されると、BUSYを応答し、入出力デ
ータ制御部11が起動されないようになつてい
る。またホストからデバイス制御装置へ転送され
る制御データの宛先には、入出力装置5の装置ア
ドレスたとえば#1が指定される。
他方、デバイス制御機能内では、入出力装置5
を宛先の装置アドレスとしてホストから転送され
てきたデータが、入出力データであるか制御デー
タであるかを判別し、制御データであることが認
識されると、入出力制御データ制御部20を起動
し、制御データの受信処理を行わせる。
第4図は、第2図に示した従来システムのさら
に詳細な動作を示す動作フローである。上半分が
チヤネル制御機能の動作、そして下半分がデバイ
ス制御機能の動作を示している。またaは入出力
命令SIOマクロ発行時の入出力データ転送処理、
そしてbは制御データ転送処理の場合を示してい
る。
aの入出力データ転送処理の場合、オペレーテ
イングシステムから入出力命令SIOが発行される
と、BUSYの有無を調べ、BUSYであれば
WAIT状態に入る(WAIT部8〜10による)。
他方、NOT BUSYであれば入出力データの転送
を実行し(入出力データ制御部11〜13によ
る)、終了したなら終結処理を行い、次のSIOの
発行を待つIDLE状態に移る。
次にbの制御データ転送処理の場合には、制御
データ転送制御が開始されると(制御データ制御
部14〜16による)、BUSY状態を設定し、入
出力データ転送処理を禁止して、制御データ転送
処理を実行し、終了後BUSY状態を解除する。
このとき入出力命令のWAIT状態の有無を調べ、
NOT WAITであればIDLE状態に移り、WAIT
であればWAIT状態を解除して入出力データの
転送処理を実行させる。
このようにして、ホストからデバイス制御装置
へ、入出力データあるいは制御データが転送され
る。
デバイス制御機能では、ホストから転送されて
きたデータを受信すると、入出力動作の指示が出
されているか否かを調べ、入出力動作指示の場
合、入出力データを受信し、入出力処理を開始す
る(入出力装置制御部17〜19による)。
入出力処理において、処理のために制御データ
の転送が必要であるか否かを調べ、必要であれば
制御データ要求の割込みをホストに上げる。そし
て制御データが転送されるのを待つ。他方、制御
データが不要の場合および制御データを受信済み
の場合には、入出力動作を実行し、終了したなら
終結処理を行つて、ホストへ通知する(たとえば
デバイスエンドDE割込みによる)。これにより、
チヤネル制御機能内の入出力データ制御部は終結
処理を行う。
〔発明が解決しようとする問題点〕
上述した従来の制御データ転送方式では、チヤ
ネル制御機能およびデバイス制御機能の双方で入
出力データと制御データを切り分けるための処理
が必要となり、また制御データ転送時に、入出力
命令がBUSYで応答されるためキユー制御が必
要になるなど、制御が複雑となり、入出力命令の
応答が遅くなるという問題があつた。
〔問題点を解決するための手段〕
本発明は、ホストからデバイス制御装置へ制御
データを転送する際の宛先アドレスとして特別な
専用の装置アドレスを割り当て、これをハードウ
エア上で識別させることにより、入出力データと
制御データとの転送方式を独立させたものであ
る。
本発明の構成は、それによりチヤネル制御手段
を有するホストと、それぞれが固有の装置アドレ
スをもつ複数の入出力装置と、該複数の入出力装
置を制御するため上記ホストとの間に設けられた
デバイス制御装置とをそなえ、上記デバイス制御
装置は、ホストから制御データを受信するための
専用の装置アドレスをもつとともにハードウエア
上に上記各装置アドレスを識別するための装置ア
ドレス識別部を有し、 ホストは、入出力命令を実行するに際して、入
出力デバイスの装置アドレスを指定してデバイス
制御装置に入出力動作指示と入出力データの転送
とを行い、デバイス制御装置は、上記装置アドレ
ス識別部により装置アドレスを識別して、ホスト
からの入出力動作指示にしたがつて指定された装
置アドレスの入出力デバイスに対する入出力動作
を開始し、その際制御データを新たに必要とする
ときはホストに制御データの転送を要求し、 ホストは、デバイス制御装置からの制御データ
転送要求に応じて、上記デバイス制御装置専用の
装置アドレスを指定して制御データをデバイス制
御装置へ転送し、 デバイス制御装置は、上記装置アドレス識別部
により、上記ホストから指示された専用の装置ア
ドレスを識別したとき受信した制御データを取り
込み、先に指示された入出力動作を実行すること
を特徴とするものである。
〔実施例〕
以下に本発明の詳細を実施例にしたがつて説明
する。
第1図は本発明の1実施例システムの構成図で
ある。図において、1はホスト、3はデバイス制
御装置、5ないし7は入出力装置、23はチヤネ
ル制御機能、24はデバイス制御機能、25ない
し27は入出力データ制御部、28は制御データ
制御部、29は装置アドレス識別部、30ないし
32は入出力装置制御部、33は入出力制御デー
タ制御部、34はWAIT部を示している。
第5図は、第1図に示した実施例システムの動
作をわかりやすく説明するための概念図である。
以下、第5図を中心にして第1図のシステムの動
作を説明する。
ホスト1において入出力命令SIOが発行される
と、チヤネル制御機能23の入出力データ制御部
25は、たとえば入出力装置5の装置アドレス
#1を宛先として入出力データを転送する。この
装置アドレス#1は、デバイス制御装置におい
て、第1図の装置アドレス識別部29により識別
され、入出力装置制御部30が起動される。装置
アドレス識別部29は、ハードウエア(フアーム
ウエアを含む)で構成されており、迅速な応答が
可能である。このようにして入出力装置制御部3
0は、ホストから送出された入出力データを受信
し、入出力装置5に対して入出力動作を実行させ
る。このとき、制御データの補充が必要とされる
場合には、ホストに対して制御データの転送要求
が出される。
制御データ制御部28が制御データをデバイス
制御装置3へ転送する場合には、制御データ転送
宛先として特に割り当てられた装置アドレス、た
とえば第5図の例では、装置アドレス#Nを宛先
に指定する。この装置アドレス#Nは、予め他の
装置アドレスと重複しないように定められる。デ
バイス制御装置3では、入出力データ転送時と同
様に、装置アドレス識別部29により装置アドレ
ス#Nを識別し、予め対応づけられている入出力
制御データ制御部33を起動する。これにより入
出力制御データ制御部33は、ホストから送出さ
れた制御データの受信を行い、入出力装置制御部
30に通知する。入出力装置制御部30は転送さ
れた制御データを用いて入出力動作を実行する。
第6図は、第1図の実施例システムの詳細な動
作フロー図である。図において、aは入出力命令
SIO発行に基づく入出力データ転送処理時の動作
フロー、そしてbは制御データ転送処理時の動作
フローを示す。
まずaの入出力データ転送処理時においては、
入出力命令SIOが発行されると、チヤネル制御機
能の入出力データ制御部は、入出力データ転送処
理を実行し、転送終了により終結処理を行う。
デバイス制御装置側では、入出力装置制御部が
入出力データを受信し入出力処理を行う。その
際、制御データが必要か否かを調べ、必要がなけ
れば入出力動作を実行させ、全て終了したときに
終結処理を行う。しかし、制御データが必要であ
る場合には、入出力制御データ制御部33におけ
る制御データ転送処理がBUSY状態にあるか否
かを調べ、他の入出力装置制御部の要求に基づい
てBUSY状態に設定されていれば、WAIT状態
となり、WAIT部34によりキユーが作成され
る。またNOT BUSY状態であれば、入出力制御
データ制御部33をBUSY状態に設定し、ホス
トに対する制御データ要求の割り込みを発生させ
る。
これにより、bの制御データ転送処理が開始さ
れる。ホストの制御データ制御部28から転送さ
れた制御データは、前述したように装置アドレス
識別の結果入出力制御データ制御部33によつて
受信される。全ての制御データが受信されると、
終了処理により入出力装置制御部に通知が行わ
れ、さらにBUSY状態の解除が行われる。また
このときWAIT状態にある制御データ要求が残
つていれば、そのWAIT状態を解除し、再び
BUSY状態を設定して制御データ要求を行う。
このようにして、WAIT部34は、各入出力
装置制御部からの制御データ要求についてキユー
管理を行い、制御データ制御部28および入出力
制御データ制御部33に対して、順次的に制御デ
ータの転送を行わせることができる。
〔発明の効果〕
以上のように、本発明によれば、制御データ転
送時における入出力命令のWAITがなくなり、
分散処理が可能となるとともに、各入出力装置制
御系の制御データ転送処理を一元化することがで
き、制御の簡素化と集中化とを図ることができ
る。
さらに、入出力制御では制御データの転送処理
を直接実行する必要がなくなるため、入出力割込
みレベルの解放が可能となる。
【図面の簡単な説明】
第1図は本発明の1実施例システムの構成図、
第2図は従来例システムの構成図、第3図は第2
図に示す従来例システムの概念図、第4図は第2
図に示す従来例システムの動作フロー図、第5図
は第1図に示す実施例システムの概念図、第6図
は第1図に示す実施例システムの動作フロー図で
ある。 図中、1はホスト、3はデバイス制御装置、5
ないし7は入出力装置、23はチヤネル制御機
能、24はデバイス制御機能、25ないし27は
入出力データ制御部、28は制御データ制御部、
29は装置アドレス識別部、30ないし32は入
出力装置制御部、33は入出力制御データ制御
部、34はWAIT部を示す。

Claims (1)

  1. 【特許請求の範囲】 1 チヤネル制御手段を有するホストと、それぞ
    れが固有の装置アドレスをもつ複数の入出力装置
    と、該複数の入出力装置を制御するため上記ホス
    トとの間に設けられたデバイス制御装置とをそな
    え、上記デバイス制御装置は、ホストから制御デ
    ータを受信するための専用の装置アドレスをもつ
    とともにハードウエア上に上記各装置アドレスを
    識別するための装置アドレス識別部を有し、 ホストは、入出力命令を実行するに際して、入
    出力デバイスの装置アドレスを指定してデバイス
    制御装置に入出力動作指示と入出力データの転送
    とを行い、デバイス制御装置は、上記装置アドレ
    ス識別部により装置アドレスを識別して、ホスト
    からの入出力動作指示にしたがつて指定された装
    置アドレスの入出力デバイスに対する入出力動作
    を開始し、その際制御データを新たに必要とする
    ときはホストに制御データの転送を要求し、 ホストは、デバイス制御装置からの制御データ
    転送要求に応じて、上記デバイス制御装置専用の
    装置アドレスを指定して制御データをデバイス制
    御装置へ転送し、 デバイス制御装置は、上記装置アドレス識別部
    により、上記ホストから指示された専用の装置ア
    ドレスを識別したとき受信した制御データを取り
    込み、先に指示された入出力動作を実行すること
    を特徴とする制御データ転送方法。
JP27941084A 1984-12-26 1984-12-26 制御デ−タ転送方法 Granted JPS61153747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27941084A JPS61153747A (ja) 1984-12-26 1984-12-26 制御デ−タ転送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27941084A JPS61153747A (ja) 1984-12-26 1984-12-26 制御デ−タ転送方法

Publications (2)

Publication Number Publication Date
JPS61153747A JPS61153747A (ja) 1986-07-12
JPH048826B2 true JPH048826B2 (ja) 1992-02-18

Family

ID=17610706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27941084A Granted JPS61153747A (ja) 1984-12-26 1984-12-26 制御デ−タ転送方法

Country Status (1)

Country Link
JP (1) JPS61153747A (ja)

Also Published As

Publication number Publication date
JPS61153747A (ja) 1986-07-12

Similar Documents

Publication Publication Date Title
JPH0527898B2 (ja)
JPH0426743B2 (ja)
JPH0414375B2 (ja)
JPH0142415B2 (ja)
JPH02210542A (ja) 仮想計算機システムにおける実行制御方式
JPH048826B2 (ja)
US6049840A (en) System for providing an interrogating host with information including start-up processing status of a peripheral device stored in storing means
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JPS6278631A (ja) 複数オペレ−テイングシステムにおける入出力制御方式
JPH01142962A (ja) データ転送制御方式
JPH0431421B2 (ja)
JPS6336469A (ja) 周辺制御装置
JPS63245754A (ja) 情報処理システムの入出力制御方式
JPS60136853A (ja) デ−タ転送方式
JPH04311238A (ja) 入出力インターフェース装置
JPH04349557A (ja) 入出力制御装置
JPS60252977A (ja) 情報処理装置
JPH10105413A (ja) 割込処理システム
JPH02730B2 (ja)
JPS6022383B2 (ja) 入出力制御装置
JPH02201559A (ja) 階層化メモリ制御装置
JPH03113506A (ja) プログラム管理方式
JPH1185683A (ja) 情報処理装置
JPS62254257A (ja) データ転送装置における割込制御装置
JPS62266639A (ja) 入出力用デバイスのインタフエ−ス装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term