JPH07210664A - 画像記録装置 - Google Patents

Abstract

(57)【要約】 【目的】画像記録装置において、その製造コストを、ラ
インメモリに依存することなく、調停手段を有効に活用
することにより低下させる。 【構成】調停回路４０が、画像形成装置９０からの読み
出し要求とＣＰＵ２０からの制御用変数の書き込み要求
とが同一時期に生じたときこれら両要求を時を異にして
満たすように調停し、Ｐ−Ｓデータ変換回路８０が、調
停回路４０によるかかる調停のもとに、ページメモリ３
０からの画像データを直列データに変換し、画像形成装
置９０が同直列データに基づき画像を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複写機、プリンタ、プ
ロッタ、ファクシミリ等に採用するに適した画像記録装
置に関する。

【０００２】

【従来の技術】従来、この種の画像記録装置において
は、プログラムリードオンリーメモリ（以下、プログラ
ムＲＯＭという）に予め記憶した制御プログラムに従
い、中央処理装置（以下、ＣＰＵという）が、ページメ
モリに記憶した１ページ分の画像データを１ライン分ず
つ並列データとして順次読み出して並直列データ変換回
路（以下、Ｐ−Ｓデータ変換回路という）に転送し、こ
のＰ−Ｓデータ変換回路が、各並列データを、順次、直
列データに変換してラインメモリに出力する。すると、
このラインメモリが、Ｐ−Ｓデータ変換回路からの各直
列データを、順次、一時的に記憶した上で、これら各直
列データを、画像形成装置からの各水平同期信号に順次
応答して当該画像形成装置の要求データ転送速度、即ち
一定の速度でこの画像形成装置に出力し、同画像形成装
置が各直列データに基づき１ページ分の画像を画像記録
媒体上に形成する。

【０００３】

【発明が解決しようとする課題】換言すれば、このよう
な画像記録装置においては、ページメモリからの並列デ
ータがＰ−Ｓデータ変換回路を介し直列データとしてラ
インメモリに転送される速度と、このラインメモリから
の直列データに対し画像形成装置が画像形成のために要
求するデータ速度とをマッチングさせて画像形成装置へ
のデータ出力速度を一定にすることが、画像形成装置に
おける適正な画像形成の前提条件である。従って、上述
のラインメモリへの転送速度と画像形成のための要求デ
ータ速度との間の不整合を吸収するために、Ｐ−Ｓデー
タ変換回路と画像形成装置との間に上述のラインメモリ
を接続することが必須の要件とされる。しかしながら、
このラインメモリが非常に高価なため、この種の画像記
録装置の製造コストの上昇を招くという不具合があっ
た。そこで、本発明は、このようなことに対処すべく、
画像記録装置において、その製造コストを、ラインメモ
リに依存することなく、調停手段を有効に活用すること
により低下させるようにしようとするものである。

【０００４】

【課題を解決するための手段】上記課題の解決にあた
り、本発明は、中央処理手段、画像データを記憶する記
憶手段、並直列データ変換手段及び画像形成手段に加
え、調停手段を備えて、前記中央処理手段が制御プログ
ラムに応じて制御用変数の前記記憶手段への書き込みの
ための要求処理をし、前記調停手段が、前記中央処理手
段からの前記制御用変数の書き込み要求に応じて同制御
用変数を前記記憶手段に記憶させ、前記画像形成手段か
らの読み出し要求に応じて前記記憶手段から前記画像デ
ータを並列データとして前記並直列データ変換手段に転
送し、また、前記画像形成手段からの読み出し要求と前
記中央処理手段からの前記制御用変数の書き込み要求と
が同一時期に生じたときこれら両要求を時を異にして満
たすように調停し、前記並直列データ変換手段が前記転
送並列データを直列データに変換し、前記画像形成手段
が同直列データに基づき画像を形成するように構成した
ことにある。

【０００５】

【作用】このように本発明を構成したことにより、前記
調停手段が、前記中央処理手段からの前記制御用変数の
書き込み要求に応じて同制御用変数を前記記憶手段に記
憶させ、また、前記画像形成手段からの読み出し要求に
応じて前記記憶手段から前記画像データを並列データと
して前記並直列データ変換手段に転送するよう調停す
る。また、前記画像形成手段からの読み出し要求と前記
中央処理手段からの前記制御用変数の書き込み要求とが
同一時期に生じたときには、前記調停手段が、これら両
要求を時を異にして満たすように調停する。そして、こ
のような調停手段による調停のもとに、前記並直列デー
タ変換手段が前記調停手段からの転送並列データを直列
データに変換し、また、前記画像形成手段が同直列デー
タに基づき画像を形成する。

【０００６】

【実施例】以下、本発明の一実施例を図面により説明す
ると、図１は、本発明に係る画像記録装置の一例を示し
ている。この画像記録装置は、プログラムＲＯＭ１０、
ＣＰＵ２０、ページメモリ３０及び調停回路４０を備え
ており、プログラムＲＯＭ１０、ＣＰＵ２０及び調停回
路４０は、制御バス５０を介し相互に接続され、また、
ページメモリ３０及び調停回路４０は、制御バス６０を
介し相互に接続されている。かかる場合、制御バス５０
は、アドレスバス５０Ａ及びデータバス５０Ｄにより構
成されており、一方、制御バス６０は、アドレスバス６
０Ａ及びデータバス６０Ｄにより構成されている（図２
乃至図４参照）。

【０００７】プログラムＲＯＭ１０には、ＣＰＵ２０の
作動に必要な制御プログラムが予め記憶されている。Ｃ
ＰＵ２０は、図示しないクロック回路からクロックを入
力されて、所定周波数を有するシステムクロックφ（図
３参照）を生成する。そして、このＣＰＵ２０は、各シ
ステムクロックφに同期してプログラムＲＯＭ１０内の
制御プログラムに応じて作動する。また、ＣＰＵ２０
は、外部メモリや入出力回路のアクセス速度の整合をと
るためのＷＡＩＴ端子２１を有しており、このＷＡＩＴ
端子２１は、調停回路４０に接続されている。しかし
て、ＷＡＩＴ端子２１が調停回路４０により調停されて
アクティブ即ちローレベル（図３にて符号バーＷＡＩＴ
信号参照）のとき、ＣＰＵ２０は、その動作を、システ
ムクロック単位（図３にて符号ΔＴ参照）で停止する。

【０００８】ページメモリ３０は、ＣＰＵ２０からの１
ページ分の画像データ及び制御用変数を一時的に記憶す
るもので、このページメモリ３０は、ダイナミックラン
ダムアクセスメモリ（以下、ダイナミックＲＡＭとい
う）により構成されているため、リフレッシュを必要と
する。Ｐ−Ｓデータ変換回路８０は、バス７０を介し調
停回路４０に接続されているもので、このＰ−Ｓデータ
変換回路８０は、数バイト分のレジスタと、並列データ
を直列データに変換するデータ変換部とにより構成され
ている。このＰ−Ｓデータ変換回路８０は、調停回路４
０からの各並列データを前記レジスタにより順次記憶す
るとともにこの記憶並列データを前記データ変換部によ
り直列データに順次変換してレーザ走査型画像形成装置
９０に出力する。この画像形成装置９０は、レーザ光の
水平同期信号（以下、バーＢＤ信号という）に同期して
画像に対応して変調したレーザ光を感光体上にて走査し
て潜像を形成するもので、画像形成のためのレーザ光変
調中は、一定速度で、画像データを必要とする。

【０００９】次に、本発明の要部を構成する調停回路４
０の構成について図２を参照して詳細に説明する。ま
ず、調停回路４０の概略の構成について説明する。ペー
ジメモリ３０に対するアクセス要求には、画像形成装置
９０からページメモリ３０へのデータ要求、ＣＰＵ２０
からページメモリ３０に対する制御用変数の読み書き要
求、及びページメモリ３０のリフレッシュ要求がある。
このため、調停回路４０は、これら三つのアクセス要求
を調停する役割を果たす。

【００１０】即ち、調停回路４０は、以下のような機能
を果たすように構成されている。画像形成装置９０によ
る画像記録のためにページメモリ３０から画像データを
読み出そうとしたとき、ＣＰＵ２０のページメモリ３０
に対するアクセス中或いはページメモリ３０に対するリ
フレッシュ中であるならば、ページメモリ３０からの画
像データの読み出しを待って、当該アクセス或いはリフ
レッシュが終了した後、直ちに、ページメモリ３０から
画像データを読み出すようにする。また、ページメモリ
３０のリフレッシュをしようとしたときに画像形成装置
９０による画像記録のためのページメモリ３０からの画
像データの読み出し中或いはＣＰＵ２０のページメモリ
３０に対するアクセス中であるならば、当該読み出し或
いはアクセスの終了後、直ちに、ページメモリ３０のリ
フレッシュをかける。また、ＣＰＵ２０がページメモリ
３０をアクセスしようとしたときページメモリ３０から
の画像データの読み出し或いはページメモリ３０のリフ
レッシュ中であるならば、ＣＰＵ２０にＷＡＩＴをかけ
て同ＣＰＵ２０の動作を一時的に停止させ、画像データ
の読み出し或いはリフレッシュの終了後、ＣＰＵ２０に
対するＷＡＩＴを解除する。然る後、改めてページメモ
リ３０に対するアクセスを行ってＣＰＵ２０からページ
メモリ３０へのデータの受け渡しを行う。

【００１１】次に、図２を参照して調停回路４０の構成
を詳細に説明する。まず、調停回路４０の主たる構成要
素であるページメモリアクセス調停部４０ｃの機能につ
いて説明すると、このページメモリアクセス調停部４０
ｃは、ＣＰＵ２０のページメモリ３０に対するアクセス
要求、画像形成装置９０からの画像データ読出し要求及
びリフレッシュタイマー４０ａのページメモリ３０に対
するリフレッシュ要求と、ＣＰＵ２０のページメモリ３
０に対するアクセス完了、画像形成装置９０からの画像
データ読出し完了及びページメモリ３０に対するリフレ
ッシュ完了とを監視し、記録読出タイミング制御部４０
ｄ、リフレッシュタイミング制御部４０ｅ及びＣＰＵア
クセスタイミング制御部４０ｆへそれぞれ記録読出し開
始、リフレッシュ制御開始及びＣＰＵアクセス制御開始
を指令する。かかる場合、各開始の指令及び各完了の監
視によりどのタイミング制御部の動作中かが分かるの
で、これらのいずれかの開始指令は、各タイミング制御
部の動作状態や要求の監視でもって以下のように判断さ
れる。また、このページメモリアクセス調停部４０ｃ
は、画像形成装置９０による画像データ読出し中にＣＰ
Ｕ２０からのアクセス要求があったとき、ＣＰＵ２０の
動作を一時的に停止させるべく同ＣＰＵ２０にＷＡＩＴ
をかける。

【００１２】しかして、このようなページメモリアクセ
ス調停部４０ｃの機能を前提として調停回路４０の構成
及び機能を説明する。画像形成装置９０からのバーＢＤ
信号を起点としＰ−Ｓデータ変換回路８０に対し画像デ
ータを一定速度にて出力するために、記録読出タイマ４
０ｂが、バーＢＤ信号に応答して起動される。これによ
り、この記録読出タイマ４０ｂが、１ライン分の記録デ
ータ（図５参照）を出力する期間の間、一定間隔にて、
ページメモリアクセス調停部４０ｃに対し、記録データ
読み取り要求をする。このページメモリアクセス調停部
４０ｃが記録読出タイマ４０ｂからの要求を受けつけた
とき、記録読出タイミング制御部４０ｄ、リフレッシュ
タイミング制御部４０ｅ及びＣＰＵタイミング制御部４
０ｆが共に動作中でなければ、同ページメモリアクセス
調停部４０ｃが、記録読出タイミング制御部４０ｄに制
御開始を指令するとともに、バス切替信号を発生する。
すると、このバス切替信号により、制御バス６０のデー
タバス６０Ｄが制御バス５０のデータバス５０Ｄから切
り離されるとともに、読出アドレスカウンタ４０ｇの内
容が、記録読出−ＣＰＵアドレス切替部４０ｈにより、
行−列アドレス切替部４０ｉを介してアドレスバス６０
Ａに出力される。

【００１３】一方、記録読出タイミング制御部４０ｄ
は、ページメモリアクセス調停部４０ｃからの制御開始
指令に応答して、ページメモリ３０へ出力するためのバ
ーＧＲＡＳ信号、バーＧＣＡＳ信号及びバーＧＯＥ信号
と、行ー列アドレス切替タイミング信号を形成する。こ
れにより、ページメモリ３０が、記録読出タイミング制
御部４０ｄからのバーＧＲＡＳ信号に応答してＮＯＲゲ
ート４６ａからバーＲＡＳ信号を出力され、記録読出タ
イミング制御部４０ｄからのバーＧＣＡＳ信号に応答し
てＮＯＲゲート４６ｂからバーＣＡＳ信号を出力され、
記録読出タイミング制御部４０ｄからのバーＧＯＥ信号
に応答してＮＡＮＤゲート４２ｂによる制御のもとにＮ
ＯＲゲート４２ｃからバーＯＥ信号を出力され、また、
行−列アドレス切替部４０ｉが、記録読出タイミング制
御部４０ｄからＯＲゲート４５を通して行−列切替えタ
イミング信号を出力されて行及び列の各アドレスをアド
レスバス６０Ａを介してページメモリ３０に出力する。

【００１４】ページメモリ３０は、調停回路４０により
アドレスバス６０Ａ上に指定されたアドレスのデータを
データバス６０Ｄを通して出力する。この出力データ
は、記録読出タイミング制御部４０ｄからのバーＧＯＥ
信号の出力タイミングに合わせて、調停回路４０を介し
てＰ−Ｓデータ変換回路８０に出力される。このように
して記録読出タイミング制御部４０ｄの動作が終了する
と、同記録読出タイミング制御部４０ｄがページメモリ
アクセス調停部４０ｃ及び読出アドレスカウンタ４０ｇ
に記録読出完了信号を出力する。このため、ページメモ
リアクセス調停部４０ｃがバス切替信号の出力を停止
し、一方、読出アドレスカウンタ４０ｇが、次に読み出
されるデータのアドレスをセットする。また、上述のよ
うにバス切替信号の出力が停止すると、記録読出−ＣＰ
Ｕアドレス切替部４０ｈが、ＣＰＵ２０のアドレスの出
力を可能とするように、アドレスバス６０Ａをアドレス
バス５０Ａに接続するとともに、ＣＰＵ２０からのバ─
ＲＤ信号及びバーＷＲ信号に応答して、データバス６０
Ｄをデータバス５０Ｄに接続する。

【００１５】ここで、具体例として、ページメモリ３０
にてそのアドレスＢに基づき記憶されている画像データ
Ｂの読み出し中に、ＣＰＵ２０が画像データＡを書き込
むべくページメモリ３０のアドレスＡをアクセスする場
合について、図３乃至図５を参照して説明する。ページ
メモリ３０のアドレスＢの画像データＢを読み出す場合
には、制御バス５０の内容とは関わりなく、調停回路４
０が、画像形成装置９０からのバーＢＤ信号（図５参
照）に基づくバーＲＡＳ信号及びバーＣＡＳ信号（図４
参照）の出力タイミングに合わせて、制御バス６０のア
ドレスバス６０Ａに、アドレスＢに対応する行及び列の
各アドレスを出力して、データバス６０Ｄを読み出し状
態（図４のバーＯＥ信号を参照）にする。これに伴い、
ページメモリ３０のアドレスＢの画像データＢが、１ラ
イン分ずつ並列データとしてＰ−Ｓデータ変換回路８０
に順次出力され、これら各並列データがＰ−Ｓデータ変
換回路８０により直列データに順次変換されて記録信号
（図５参照）として画像形成装置９０に出力される。

【００１６】このような画像データＢの読み出し時に、
ＣＰＵ２０が、制御バス５０のアドレスバス５０Ａにア
ドレスＡ（図３参照）を出力することにより、ページメ
モリ３０のアドレスＡに画像データＡを書き込む場合に
は、調停回路４０が、バーＷＡＩＴ信号（図３参照）の
出力により、ＣＰＵ２０にＷＡＩＴをかけて、同ＣＰＵ
２０の動作を停止させる（図３のΔＴ参照）。これによ
り、ΔＴの間、画像データＢの読み出しの終了を待つ。
このようにして、画像データＢの読み出しを終了した
後、調停回路４０が、バーＷＡＩＴ信号のハイレベルへ
の反転により、ＣＰＵ２０に対するＷＡＩＴを解除し
て、ＣＰＵ２０からアドレスバス５０Ａへ出力済みのア
ドレスＡに対応する行及び列の各アドレスを、バーＲＡ
Ｓ信号、バーＣＡＳ信号及びバーＷＥ信号とともに、ア
ドレスバス６０Ａに出力し直す。その結果、ＣＰＵ２０
からのアドレスＡの出力後、画像データＢの読み出し終
了を待って、画像データＡがページメモリ３０のアドレ
スＡに書き込まれる。なお、図２にて、符号４０ｊはア
ドレスデコーダを示す。

【００１７】以上のように構成した本実施例において、
まず、ＣＰＵ２０が、外部入力装置（図示しない）から
画像データを入力された後、制御バス５０及び調停回路
４０を通してページメモリ３０内に書き込む。然る後、
上述のような調停回路４０による調停作用のもとに、画
像形成装置９０からの各バーＢＤ信号に同期して、ペー
ジメモリ３０内の画像データが１ライン分ずつ並列デー
タとして順次読み出されＰ−Ｓデータ変換回路８０に付
与される。すると、これら各並列データが、Ｐ−Ｓデー
タ変換回路８０のレジスタに取り込まれた後、そのデー
タ変換部により直列データに変換されて画像形成装置９
０に出力される。しかして、画像形成装置９０が、各直
列データに順次対応してレーザ光を変調し、感光体上に
潜像を形成した後、感光記録媒体上に画像を形成する。
なお、上述した画像データの読み出しは、レーザ光の変
調中においては一定間隔で行われるが、ＣＰＵ２０によ
るページメモリ３０に対するアクセス及びページメモリ
３０のリフレッシュとの関係で画像データの読み出しが
多少遅れることがある。しかし、この遅れは、Ｐ−Ｓデ
ータ変換回路８０のレジスタにより吸収されるので、画
像形成装置９０に対する画像データの出力速度は、一定
に維持され得る。

【００１８】以上説明したように、本実施例において
は、ＣＰＵ２０によるページメモリ３０へのアクセス要
求、リフレッシュタイマー４０ａによるページメモリ３
０のリフレッシュ要求及び画像形成装置９０から画像デ
ータ読出要求のうち少なくとも二つの要求が同一の時期
に生じたときには、調停回路４０が、これらの各要求を
満たす順序を上述のように調停した上で各要求を満足さ
せるようにしたので、画像形成装置９０の画像形成に必
要なページメモリ３０からの画像データ転送速度を一定
に維持できる。かかる場合、制御バス６０を制御バス５
０から分離して、ページメモリ３０からＰ−Ｓデータ変
換回路８０への画像データの転送を、ＣＰＵ２０ではな
く、調停回路４０により行うようにしたので、上述のよ
うな作用効果をより一層促進できる。また、上述のよう
な作用効果が、高価なラインメモリに依存することな
く、調停回路４０により達成されるので、この種の画像
記録装置の製造コストを低減させることができる。な
お、前記実施例においては、ページメモリ３０をダイナ
ミックＲＡＭにより構成したが、これに代えて、ページ
メモリ３０を、スタティックＲＡＭや擬似スタティック
ＲＡＭにより構成するようにして実施してもよい。

【００１９】

【発明の効果】上述のような本発明の構成及び作用に伴
い、前記画像形成手段からの読み出し要求と前記中央処
理手段からの前記制御用変数の書き込み要求とが同一時
期に生じたときには、前記調停手段が、これら両要求を
時を異にして満たすように調停する。従って、前記画像
形成手段への前記記憶手段からの画像データの直列デー
タとしての転送が適正に行われる。かかる場合、このよ
うな作用効果が、高価なラインメモリを採用することな
く、前記調停手段により達成されるので、この種の画像
記録装置の製造コストを大幅に減少させることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の調停回路の詳細回路図である。

【図３】ＣＰＵ２０と調停回路４０の間の信号入出力関
係を表す波形図である。

【図４】調停回路４０の作動を説明するための信号波形
図である。

【図５】画像形成回路９０の動作を説明するための信号
波形図である。

【符号の説明】

１０・・・プログラムＲＯＭ、２０・・・ＣＰＵ、３０
・・・ページメモリ、４０・・・調停回路、５０、６０
・・・制御バス、８０・・・Ｐ−Ｓデータ変換回路、９
０・・・画像形成装置。

Claims (1)

【特許請求の範囲】
1. 【請求項１】中央処理手段、画像データを記憶する記憶
   手段、並直列データ変換手段及び画像形成手段に加え、
   調停手段を備えて、 前記中央処理手段が制御プログラムに応じて制御用変数
   の前記記憶手段への書き込みのための要求処理をし、 前記調停手段が、前記中央処理手段からの前記制御用変
   数の書き込み要求に応じて同制御用変数を前記記憶手段
   に記憶させ、前記画像形成手段からの読み出し要求に応
   じて前記記憶手段から前記画像データを並列データとし
   て前記並直列データ変換手段に転送し、また、前記画像
   形成手段からの読み出し要求と前記中央処理手段からの
   前記制御用変数の書き込み要求とが同一時期に生じたと
   きこれら両要求を時を異にして満たすように調停し、 前記並直列データ変換手段が前記転送並列データを直列
   データに変換し、 前記画像形成手段が同直列データに基づき画像を形成す
   るようにした画像記録装置。