JPH0721079A - ビデオメモリ装置、デジタルビデオ再生装置及びビデオデータ読出し方法 - Google Patents
ビデオメモリ装置、デジタルビデオ再生装置及びビデオデータ読出し方法Info
- Publication number
- JPH0721079A JPH0721079A JP5164783A JP16478393A JPH0721079A JP H0721079 A JPH0721079 A JP H0721079A JP 5164783 A JP5164783 A JP 5164783A JP 16478393 A JP16478393 A JP 16478393A JP H0721079 A JPH0721079 A JP H0721079A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- data
- input video
- video
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 239000000872 buffer Substances 0.000 claims abstract description 42
- 230000003134 recirculating effect Effects 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 6
- 240000007320 Pinus strobus Species 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Memory System (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【構成】 各入力ビデオデータブロックが複数のピクセ
ルデータワードと該入力ビデオデータブロックに関する
補助データワードとを含む、複数の入力ビデオデータブ
ロックを記憶するメモリ２１０を設ける。記憶したピク
セルデータワードを、対応する補助データワードと共
に、順序を変えて読出す。所定順序の入力ビデオデータ
ブロックに関する補助データワードを再循環バッファ２
３０に読込む。上記メモリから出力ビデオデータブロッ
クを順次読出す手段と再循環バッファとは、各出力ビデ
オデータブロックの各ピクセルデータワードと対応する
補助データワードとを同時に出力する。 【効果】 補助データワードをメモリに１度記憶させる
だけでよく、メモリに対し読出し、修正、書込み動作を
個々に行う必要がなくなる。
ルデータワードと該入力ビデオデータブロックに関する
補助データワードとを含む、複数の入力ビデオデータブ
ロックを記憶するメモリ２１０を設ける。記憶したピク
セルデータワードを、対応する補助データワードと共
に、順序を変えて読出す。所定順序の入力ビデオデータ
ブロックに関する補助データワードを再循環バッファ２
３０に読込む。上記メモリから出力ビデオデータブロッ
クを順次読出す手段と再循環バッファとは、各出力ビデ
オデータブロックの各ピクセルデータワードと対応する
補助データワードとを同時に出力する。 【効果】 補助データワードをメモリに１度記憶させる
だけでよく、メモリに対し読出し、修正、書込み動作を
個々に行う必要がなくなる。
Description
【０００１】
【産業上の利用分野】本発明は、主としてビデオメモリ
装置に関するものである。
装置に関するものである。
【０００２】
【従来の技術】デジタルビデオテープレコーダ（ＤＶＴ
Ｒ）は、デジタルビデオテープから再生されたビデオデ
ータを記憶するのにビデオメモリを使用している。以前
に提案されたＤＶＴＲでは、一連のいわゆる「インナ
ー」データブロックより成る再生ビデオデータはまず、
最初の「インナー」段階のエラー訂正を受ける。インナ
ーエラー訂正は、個々のインナーデータブロックに対し
て行われ、或る程度までのひどい再生エラーが訂正さ
れ、もっとひどい再生エラーが検出される（ただし、訂
正はされない。）。インナーエラー訂正により検出され
るが訂正はされない、インナーデータブロック内の再生
エラーは、インナーエラー訂正器が出力し、当該インナ
ーデータブロックに対応するエラーフラグによって知ら
される。
Ｒ）は、デジタルビデオテープから再生されたビデオデ
ータを記憶するのにビデオメモリを使用している。以前
に提案されたＤＶＴＲでは、一連のいわゆる「インナ
ー」データブロックより成る再生ビデオデータはまず、
最初の「インナー」段階のエラー訂正を受ける。インナ
ーエラー訂正は、個々のインナーデータブロックに対し
て行われ、或る程度までのひどい再生エラーが訂正さ
れ、もっとひどい再生エラーが検出される（ただし、訂
正はされない。）。インナーエラー訂正により検出され
るが訂正はされない、インナーデータブロック内の再生
エラーは、インナーエラー訂正器が出力し、当該インナ
ーデータブロックに対応するエラーフラグによって知ら
される。
【０００３】インナーエラー訂正器からの出力、すなわ
ち、インナーデータブロック及びこれらに対応するエラ
ーフラグ並びにビデオフィールド識別信号のような他の
補助データは、それから、ビデオメモリ又はフィールド
メモリに記憶される。ビデオメモリの内容は、それか
ら、個々のピクセル（画素）データワードより成る「ア
ウター」データブロックとして、所定順序のインナーデ
ータブロックから順序を変えて読出される。これは、エ
ラー訂正の次の段階として「アウター」エラー訂正器に
よって行われる。ビデオメモリ内のデータを記憶された
時とは異なる順序で読出すために、各インナーデータブ
ロックに関（対応）するエラーフラグ及び他の補助デー
タが、該インナーデータブロックにおける各個別のピク
セルデータワードと共に記憶される。例えば、各インナ
ーデータブロック内のピクセルデータワードが８ビット
で、各インナーデータブロックに関する補助データが４
ビットの場合、ビデオメモリは１２ビットのデータワー
ドを記憶しなければならない。すなわち、各データワー
ドは、ビデオデータと、上記ピクセルデータワードの該
インナーデータブロックに関する補助データとを含むこ
とになる。
ち、インナーデータブロック及びこれらに対応するエラ
ーフラグ並びにビデオフィールド識別信号のような他の
補助データは、それから、ビデオメモリ又はフィールド
メモリに記憶される。ビデオメモリの内容は、それか
ら、個々のピクセル（画素）データワードより成る「ア
ウター」データブロックとして、所定順序のインナーデ
ータブロックから順序を変えて読出される。これは、エ
ラー訂正の次の段階として「アウター」エラー訂正器に
よって行われる。ビデオメモリ内のデータを記憶された
時とは異なる順序で読出すために、各インナーデータブ
ロックに関（対応）するエラーフラグ及び他の補助デー
タが、該インナーデータブロックにおける各個別のピク
セルデータワードと共に記憶される。例えば、各インナ
ーデータブロック内のピクセルデータワードが８ビット
で、各インナーデータブロックに関する補助データが４
ビットの場合、ビデオメモリは１２ビットのデータワー
ドを記憶しなければならない。すなわち、各データワー
ドは、ビデオデータと、上記ピクセルデータワードの該
インナーデータブロックに関する補助データとを含むこ
とになる。
【０００４】
【発明が解決しようとする課題】８ビットのピクセルデ
ータワードを記憶するのに１２ビット幅のビデオメモリ
を設けることは、もっと幅が広いデータバス並びに余計
なバッファ及び関連部品が必要になることを意味する。
これは、ＤＶＴＲにおける再生処理装置に複雑さ及び物
理的サイズを加えることになる。
ータワードを記憶するのに１２ビット幅のビデオメモリ
を設けることは、もっと幅が広いデータバス並びに余計
なバッファ及び関連部品が必要になることを意味する。
これは、ＤＶＴＲにおける再生処理装置に複雑さ及び物
理的サイズを加えることになる。
【０００５】したがって、本発明の課題は、この点が改
良されたビデオメモリを提供することである。
良されたビデオメモリを提供することである。
【０００６】
【課題を解決するための手段及び作用】本発明ビデオメ
モリ装置は、複数の入力ビデオデータブロックより成る
ビデオデータを記憶するビデオメモリであって、各ビデ
オデータブロックが複数のピクセルデータワード及び該
入力ビデオデータブロックに対応する１以上の補助デー
タワードを含むビデオメモリと、再循環出力バッファ
と、所定順序の入力ビデオデータブロックに対応する上
記補助データワードを、上記ビデオメモリから上記再循
環出力バッファに読込む手段と、上記ビデオメモリから
連続する出力ビデオデータブロックを読出す順次読出し
手段であって、各出力ビデオデータブロックは、上記所
定順序の上記入力ビデオデータブロックからのピクセル
データワードを含む順次読出し手段とを具え、上記順次
読出し手段及び上記再循環出力バッファは、各出力ビデ
オデータブロック内の各ピクセルデータワードと、該ピ
クセルデータワードの上記入力ビデオデータブロックに
対応する上記補助データワードとを同時に出力するよう
に動作することを特徴としている。
モリ装置は、複数の入力ビデオデータブロックより成る
ビデオデータを記憶するビデオメモリであって、各ビデ
オデータブロックが複数のピクセルデータワード及び該
入力ビデオデータブロックに対応する１以上の補助デー
タワードを含むビデオメモリと、再循環出力バッファ
と、所定順序の入力ビデオデータブロックに対応する上
記補助データワードを、上記ビデオメモリから上記再循
環出力バッファに読込む手段と、上記ビデオメモリから
連続する出力ビデオデータブロックを読出す順次読出し
手段であって、各出力ビデオデータブロックは、上記所
定順序の上記入力ビデオデータブロックからのピクセル
データワードを含む順次読出し手段とを具え、上記順次
読出し手段及び上記再循環出力バッファは、各出力ビデ
オデータブロック内の各ピクセルデータワードと、該ピ
クセルデータワードの上記入力ビデオデータブロックに
対応する上記補助データワードとを同時に出力するよう
に動作することを特徴としている。
【０００７】本発明によるビデオメモリでは、ビデオメ
モリは、各アウター（出力）データブロックの各ピクセ
ルデータワードと共に補助データワードを出力するけれ
ども、各インナー（入力）ビデオデータブロックに対応
する補助データワードはただ１度記憶するだけでよい。
こうすると、ビデオメモリは、ピクセルデータワードよ
り多い数のビットを含むデータワードを記憶する必要が
なくなる。
モリは、各アウター（出力）データブロックの各ピクセ
ルデータワードと共に補助データワードを出力するけれ
ども、各インナー（入力）ビデオデータブロックに対応
する補助データワードはただ１度記憶するだけでよい。
こうすると、ビデオメモリは、ピクセルデータワードよ
り多い数のビットを含むデータワードを記憶する必要が
なくなる。
【０００８】各入力ビデオデータブロックは、ただ１つ
のビデオフィールドから発生されるピクセルデータワー
ドを含むのがよく、各入力ビデオデータブロックに関す
る補助データワードは、当該入力ビデオデータブロック
のピクセルデータワードが発生されたビデオフィールド
を示すフィールド識別信号を含むのがよい。
のビデオフィールドから発生されるピクセルデータワー
ドを含むのがよく、各入力ビデオデータブロックに関す
る補助データワードは、当該入力ビデオデータブロック
のピクセルデータワードが発生されたビデオフィールド
を示すフィールド識別信号を含むのがよい。
【０００９】ピクセルデータワード及びこれに関する補
助データワードを確実に同時に出力するため、上記順次
読出し手段及び再循環出力バッファは、共通の読出しク
ロック信号の制御の下に動作する。
助データワードを確実に同時に出力するため、上記順次
読出し手段及び再循環出力バッファは、共通の読出しク
ロック信号の制御の下に動作する。
【００１０】好適な具体構成では、読出しを容易にする
ため、補助データワードを各入力ビデオデータブロック
内の同一位置に記憶させる。これは、各入力ビデオデー
タブロックに関する補助データワードを、ビデオメモリ
に記憶させるため、当該入力ビデオデータブロックから
のピクセルデータワードと連結する手段を用いることに
よって達成される。
ため、補助データワードを各入力ビデオデータブロック
内の同一位置に記憶させる。これは、各入力ビデオデー
タブロックに関する補助データワードを、ビデオメモリ
に記憶させるため、当該入力ビデオデータブロックから
のピクセルデータワードと連結する手段を用いることに
よって達成される。
【００１１】出力ビデオデータブロックにあとで施され
るエラー訂正及び補間（隠蔽）処理を容易にするため、
各入力ビデオデータブロックに関する補助データワード
は、当該入力ビデオデータブロック内のデータエラーを
示すエラーフラグを含むのがよい。
るエラー訂正及び補間（隠蔽）処理を容易にするため、
各入力ビデオデータブロックに関する補助データワード
は、当該入力ビデオデータブロック内のデータエラーを
示すエラーフラグを含むのがよい。
【００１２】ビデオメモリは、補助データワードの少な
くとも一部分を修正された形式で再循環バッファからビ
デオメモリに再び書込む（書直す）手段を有するのがよ
い。特に、補助データワードがエラーフラグを含む好適
な具体構成では、各入力ビデオデータブロックに関する
補助データワード内のエラーフラグをコピーして、当該
入力ビデオデータブロックに関する補助データワード内
の再読出し（読直し）エラーフラグとし、当該入力ビデ
オデータブロックに関する補助データワード内のエラー
フラグをエラー指示ステートにセットする手段を具え
る。この具体構成では、正常の動作モード時入力ビデオ
データブロックを１度読み終えたあと、該入力ビデオデ
ータブロックを再び読出す必要がないことから、エラー
フラグをエラー指示ステートにセットしている。しか
し、ビデオメモリの動作モードの中には（例えば、ビデ
オメモリをもつＤＶＴＲのスローモーション再生時）、
入力ビデオデータブロックを１度より多く読出す必要が
ある場合が考えられる。読直しエラーフラグは、１度読
出された入力ビデオデータブロックに関するエラー指示
を保存し、引続き当該入力ビデオデータブロックを読出
す時に使用するものである。あとの書込み処理でインナ
ーブロックをメモリに書損なった場合、この失敗は、該
メモリの次の読出しサイクルで検出できる。このように
すれば、オフテーブ（高速）再生時、特にシャトル再生
時に書込まれなかったメモリ領域を検出することが可能
となる。
くとも一部分を修正された形式で再循環バッファからビ
デオメモリに再び書込む（書直す）手段を有するのがよ
い。特に、補助データワードがエラーフラグを含む好適
な具体構成では、各入力ビデオデータブロックに関する
補助データワード内のエラーフラグをコピーして、当該
入力ビデオデータブロックに関する補助データワード内
の再読出し（読直し）エラーフラグとし、当該入力ビデ
オデータブロックに関する補助データワード内のエラー
フラグをエラー指示ステートにセットする手段を具え
る。この具体構成では、正常の動作モード時入力ビデオ
データブロックを１度読み終えたあと、該入力ビデオデ
ータブロックを再び読出す必要がないことから、エラー
フラグをエラー指示ステートにセットしている。しか
し、ビデオメモリの動作モードの中には（例えば、ビデ
オメモリをもつＤＶＴＲのスローモーション再生時）、
入力ビデオデータブロックを１度より多く読出す必要が
ある場合が考えられる。読直しエラーフラグは、１度読
出された入力ビデオデータブロックに関するエラー指示
を保存し、引続き当該入力ビデオデータブロックを読出
す時に使用するものである。あとの書込み処理でインナ
ーブロックをメモリに書損なった場合、この失敗は、該
メモリの次の読出しサイクルで検出できる。このように
すれば、オフテーブ（高速）再生時、特にシャトル再生
時に書込まれなかったメモリ領域を検出することが可能
となる。
【００１３】本発明は、他の面からみて、デジタルビデ
オ再生装置を提供する。この装置は、記憶媒体からビデ
オデータを再生する手段であって、該ビデオデータは複
数の入力ビデオデータブロックより成り、各入力ビデオ
データブロックは、複数のピクセルデータワード及び上
記入力ビデオデータブロックに対応する１以上の補助デ
ータワードを含むものであるビデオデータ再生手段と、
上記入力ビデオデータブロックを記憶するビデオメモリ
と、所定順序の入力ビデオデータブロックに対応する上
記補助データワードを、上記ビデオメモリから上記再循
環出力バッファに読込む手段と、上記ビデオメモリから
連続する出力ビデオブロックを読出す順次読出し手段で
あって、各出力ビデオデータブロックは上記所定順序の
上記入力ビデオデータブロックからのピクセルデータワ
ードより成るものである順次読出し手段とを具え、上記
順次読出し手段及び上記再循環出力バッファは、上記ピ
クセルデータワードの上記入力ビデオデータブロックに
対応する上記補助データワードと同時に、各出力ビデオ
データブロックの各ピクセルデータワードを出力する動
作をすることを特徴としている。
オ再生装置を提供する。この装置は、記憶媒体からビデ
オデータを再生する手段であって、該ビデオデータは複
数の入力ビデオデータブロックより成り、各入力ビデオ
データブロックは、複数のピクセルデータワード及び上
記入力ビデオデータブロックに対応する１以上の補助デ
ータワードを含むものであるビデオデータ再生手段と、
上記入力ビデオデータブロックを記憶するビデオメモリ
と、所定順序の入力ビデオデータブロックに対応する上
記補助データワードを、上記ビデオメモリから上記再循
環出力バッファに読込む手段と、上記ビデオメモリから
連続する出力ビデオブロックを読出す順次読出し手段で
あって、各出力ビデオデータブロックは上記所定順序の
上記入力ビデオデータブロックからのピクセルデータワ
ードより成るものである順次読出し手段とを具え、上記
順次読出し手段及び上記再循環出力バッファは、上記ピ
クセルデータワードの上記入力ビデオデータブロックに
対応する上記補助データワードと同時に、各出力ビデオ
データブロックの各ピクセルデータワードを出力する動
作をすることを特徴としている。
【００１４】本発明は、更に他の面からみて、ビデオメ
モリに記憶されたビデオデータを読出す方法であって、
上記の記憶されたビデオデータが複数の入力ビデオデー
タブロックより成り、各入力ビデオデータブロックが複
数のピクセルデータワード及び上記入力ビデオデータブ
ロックに対応する１以上の補助データワードを含むもの
であるビデオデータ読出し方法を提供する。この方法
は、所定順序の入力ビデオデータブロックに対応する上
記補助データワードを再循環出力バッファに読込むこ
と、上記所定順序の入力ビデオデータブロックからピク
セルデータワードを順次読出して、これらのピクセルデ
ータワードの上記入力ビデオデータブロックに対応する
上記補助データワードの、上記再循環出力バッファによ
る出力と同時に、連続する出力ビデオデータブロックを
発生することの各ステップを含んでいる。
モリに記憶されたビデオデータを読出す方法であって、
上記の記憶されたビデオデータが複数の入力ビデオデー
タブロックより成り、各入力ビデオデータブロックが複
数のピクセルデータワード及び上記入力ビデオデータブ
ロックに対応する１以上の補助データワードを含むもの
であるビデオデータ読出し方法を提供する。この方法
は、所定順序の入力ビデオデータブロックに対応する上
記補助データワードを再循環出力バッファに読込むこ
と、上記所定順序の入力ビデオデータブロックからピク
セルデータワードを順次読出して、これらのピクセルデ
ータワードの上記入力ビデオデータブロックに対応する
上記補助データワードの、上記再循環出力バッファによ
る出力と同時に、連続する出力ビデオデータブロックを
発生することの各ステップを含んでいる。
【００１５】
【実施例】以下、図面により本発明を具体的に説明す
る。図１は、デジタルビデオテープレコーダの再生処理
の初期の段階を示すブロック図である。ビデオデータ
は、１以上の回転ヘリカル走査磁気再生ヘッドを含むテ
ープ走行機により、磁気ビデオテープ上の斜めトラック
から取出される。再生されたビデオデータは、複数の連
続する一定長「インナー」データブロックより成り、ま
ずクロック発生器及びブロックスタート検出器２０に供
給される。このクロック発生器／ブロックスタート検出
器２０では、チャンネル書込みクロック信号が再生デー
タから再発生され（再生データの各データワードに対応
するクロックパルスを与えるため）、再生データが検査
され、各インナーデータブロックのスタートを示す同期
情報が検出される。クロック発生器／ブロックスタート
検出器２０は、各インナーデータブロックのスタートを
示す一連のストローブ即ちクロックパルスより成るブロ
ックスタートストローブ信号と共に、再生データを順次
出力する。
る。図１は、デジタルビデオテープレコーダの再生処理
の初期の段階を示すブロック図である。ビデオデータ
は、１以上の回転ヘリカル走査磁気再生ヘッドを含むテ
ープ走行機により、磁気ビデオテープ上の斜めトラック
から取出される。再生されたビデオデータは、複数の連
続する一定長「インナー」データブロックより成り、ま
ずクロック発生器及びブロックスタート検出器２０に供
給される。このクロック発生器／ブロックスタート検出
器２０では、チャンネル書込みクロック信号が再生デー
タから再発生され（再生データの各データワードに対応
するクロックパルスを与えるため）、再生データが検査
され、各インナーデータブロックのスタートを示す同期
情報が検出される。クロック発生器／ブロックスタート
検出器２０は、各インナーデータブロックのスタートを
示す一連のストローブ即ちクロックパルスより成るブロ
ックスタートストローブ信号と共に、再生データを順次
出力する。
【００１６】再生データは、クロック発生器／ブロック
スタート検出器２０からインナーエラー訂正器３０に送
られる。インナーエラー訂正器３０は、個々のインナー
データブロックに対し、該インナーデータブロックに含
まれるエラー訂正コードを用いて、該インナーデータブ
ロックにおける再生エラーを訂正しようとする。インナ
ーエラー訂正器３０は、エラー訂正コードを用いて或る
程度までのデータエラーを訂正し、その訂正能力を越え
る他のデータエラーを検出することができる。検出され
るが訂正されないエラーは、インナーエラー訂正器３０
により出力される、当該データブロックに対応するエラ
ーフラグによって知らされる。
スタート検出器２０からインナーエラー訂正器３０に送
られる。インナーエラー訂正器３０は、個々のインナー
データブロックに対し、該インナーデータブロックに含
まれるエラー訂正コードを用いて、該インナーデータブ
ロックにおける再生エラーを訂正しようとする。インナ
ーエラー訂正器３０は、エラー訂正コードを用いて或る
程度までのデータエラーを訂正し、その訂正能力を越え
る他のデータエラーを検出することができる。検出され
るが訂正されないエラーは、インナーエラー訂正器３０
により出力される、当該データブロックに対応するエラ
ーフラグによって知らされる。
【００１７】訂正されたインナーデータブロック及びエ
ラーフラグは、フィールドメモリ４０に送られ、そこ
で、ブロックスタートストローブ信号の制御の下に記憶
される。訂正されたインナーデータブロックは、該フィ
ールドメモリのエラーフラグ状態（ステート）をリセッ
トする。訂正されなかったインナーブロックは、フィー
ルドメモリ４０に記憶されず、該メモリのエラーフラグ
・ステートをリセットしない。再生されたデータ及びエ
ラーフラグ（Ｅ．Ｆ．）は、フィールドメモリ４０から
読出され、更に後段のアウターエラー訂正器５０により
エラー訂正が行われる。アウターエラー訂正器５０によ
り訂正できないデータエラーが残ると、これは、エラー
補間（隠蔽）器６０によって隠される。訂正され、補間
され、再生されたデータはそれから、ＤＶＴＲに送られ
更に再生処理を受ける。
ラーフラグは、フィールドメモリ４０に送られ、そこ
で、ブロックスタートストローブ信号の制御の下に記憶
される。訂正されたインナーデータブロックは、該フィ
ールドメモリのエラーフラグ状態（ステート）をリセッ
トする。訂正されなかったインナーブロックは、フィー
ルドメモリ４０に記憶されず、該メモリのエラーフラグ
・ステートをリセットしない。再生されたデータ及びエ
ラーフラグ（Ｅ．Ｆ．）は、フィールドメモリ４０から
読出され、更に後段のアウターエラー訂正器５０により
エラー訂正が行われる。アウターエラー訂正器５０によ
り訂正できないデータエラーが残ると、これは、エラー
補間（隠蔽）器６０によって隠される。訂正され、補間
され、再生されたデータはそれから、ＤＶＴＲに送られ
更に再生処理を受ける。
【００１８】チャンネル書込みクロック信号が、クロッ
ク発生器／ブロックスタート検出器２０からインナーエ
ラー訂正器３０及びフィールドメモリ４０に供給され
る。フィールドメモリ４０、アウターエラー訂正器５０
及びエラー補間器６０は、フィールドメモリ４０から読
出され続いて処理される各データワードのためのクロッ
クパルスを与えるシステム読出しクロック信号を受け
る。
ク発生器／ブロックスタート検出器２０からインナーエ
ラー訂正器３０及びフィールドメモリ４０に供給され
る。フィールドメモリ４０、アウターエラー訂正器５０
及びエラー補間器６０は、フィールドメモリ４０から読
出され続いて処理される各データワードのためのクロッ
クパルスを与えるシステム読出しクロック信号を受け
る。
【００１９】上述のように、ＤＶＴＲにおける再生処理
回路でのエラー訂正は、２つの段階に分かれている。第
１段階（インナーエラー訂正）では、再生データにおけ
る持続時間の短いエラー（特に不作為ノイズによるエラ
ー）の訂正と、再生データにおける他の全エラーの検出
とを行う。第２段階（アウターエラー訂正）では、単一
のインナーデータブロックより遙かに大きい、磁気テー
プ上の区域からのデータを含む「アウターデータブロッ
ク」について行われ、テープのドロップアウトによるバ
ーストエラーのような持続時間の長いバーストエラーの
訂正が行われる。フィールドメモリ４０は、連続するイ
ンナーデータブロックより成る再生データを一時記憶
し、アウター訂正処理のためにアウターデータブロック
を読出せるようにするのに用いる。
回路でのエラー訂正は、２つの段階に分かれている。第
１段階（インナーエラー訂正）では、再生データにおけ
る持続時間の短いエラー（特に不作為ノイズによるエラ
ー）の訂正と、再生データにおける他の全エラーの検出
とを行う。第２段階（アウターエラー訂正）では、単一
のインナーデータブロックより遙かに大きい、磁気テー
プ上の区域からのデータを含む「アウターデータブロッ
ク」について行われ、テープのドロップアウトによるバ
ーストエラーのような持続時間の長いバーストエラーの
訂正が行われる。フィールドメモリ４０は、連続するイ
ンナーデータブロックより成る再生データを一時記憶
し、アウター訂正処理のためにアウターデータブロック
を読出せるようにするのに用いる。
【００２０】図２は、インナーデータブロックの構成を
示す図である。各インナーデータブロックは、２バイト
の同期情報「Ｓ」、２バイトのチャンネル識別情報「Ｉ
Ｄ」、１２４バイトのビデオデータ及び８バイトのエラ
ー訂正コード「ＥＣＣ」より成る。エラー訂正コード部
分は、インナーエラー訂正器３０によるエラー訂正のあ
とは余分であり、同期情報は、インナーデータブロック
がクロック発生器／ブロックスタート検出器２０によっ
て処理されたあとは、もう必要がない。よって、残りの
１２４バイトのビデオデータ及び２バイトのＩＤ（合計
１２６バイト）がフィールドメモリ４０に記憶される。
示す図である。各インナーデータブロックは、２バイト
の同期情報「Ｓ」、２バイトのチャンネル識別情報「Ｉ
Ｄ」、１２４バイトのビデオデータ及び８バイトのエラ
ー訂正コード「ＥＣＣ」より成る。エラー訂正コード部
分は、インナーエラー訂正器３０によるエラー訂正のあ
とは余分であり、同期情報は、インナーデータブロック
がクロック発生器／ブロックスタート検出器２０によっ
て処理されたあとは、もう必要がない。よって、残りの
１２４バイトのビデオデータ及び２バイトのＩＤ（合計
１２６バイト）がフィールドメモリ４０に記憶される。
【００２１】図３は、フィールドメモリ４０に対しイン
ナーデータブロックが書込まれ、アウターデータブロッ
クが読出される基本フォーマットを示す。フィールドメ
モリ４０は、再生データを１２４×４８バイトのデータ
のいわゆる「積ブロック」に組換えるのに用いる。この
積ブロックは、各横列がインナーエラー訂正器３０によ
り処理されたあとの単一のインナーデータブロックであ
る、一定数の横列のデータアレイと考えることができ
る。或いは、各縦列が単一のアウターデータブロック
（４８バイト）を構成する一定数の縦列のデータアレイ
と考えることもできる。インナーエラー訂正は、（デー
タがフィールドメモリ４０に記憶される前に）積ブロッ
クの個々の横列に対して行われ、アウターエラー訂正
は、積ブロックの個々の縦列に対して行われる。データ
は、連続するインナーデータブロックとしてテープから
順次再生されるので、上記積ブロックを作るために、一
定数のインナーデータブロックをフィールドメモリに記
憶しなければならない。積ブロックの作成が終わると、
記憶されたデータをフィールドメモリから順序を変えて
読出すことによりアウターエラー訂正を行うことができ
る。例えば、図３において、インナーデータブロックは
フィールドメモリの水平（横）列として記憶され、アウ
ターデータブロックはフィールドメモリの垂直（縦）列
として読出される。これを説明するため、単一のインナ
ーデータブロック１００及び単一のアウターブロック１
１０をそれぞれ陰影付きの横及び縦列として示した。
ナーデータブロックが書込まれ、アウターデータブロッ
クが読出される基本フォーマットを示す。フィールドメ
モリ４０は、再生データを１２４×４８バイトのデータ
のいわゆる「積ブロック」に組換えるのに用いる。この
積ブロックは、各横列がインナーエラー訂正器３０によ
り処理されたあとの単一のインナーデータブロックであ
る、一定数の横列のデータアレイと考えることができ
る。或いは、各縦列が単一のアウターデータブロック
（４８バイト）を構成する一定数の縦列のデータアレイ
と考えることもできる。インナーエラー訂正は、（デー
タがフィールドメモリ４０に記憶される前に）積ブロッ
クの個々の横列に対して行われ、アウターエラー訂正
は、積ブロックの個々の縦列に対して行われる。データ
は、連続するインナーデータブロックとしてテープから
順次再生されるので、上記積ブロックを作るために、一
定数のインナーデータブロックをフィールドメモリに記
憶しなければならない。積ブロックの作成が終わると、
記憶されたデータをフィールドメモリから順序を変えて
読出すことによりアウターエラー訂正を行うことができ
る。例えば、図３において、インナーデータブロックは
フィールドメモリの水平（横）列として記憶され、アウ
ターデータブロックはフィールドメモリの垂直（縦）列
として読出される。これを説明するため、単一のインナ
ーデータブロック１００及び単一のアウターブロック１
１０をそれぞれ陰影付きの横及び縦列として示した。
【００２２】図４は、フィールドメモリ４０の具体例を
示す図である。マルチプレクサ（並直列変換器）２００
は、インナーエラー訂正器３０の出力から、連続するイ
ンナーデータブロックと、該インナーデータブロックに
関するエラーフラグ及び他の補助データとを受取る。イ
ンナーデータブロック、エラーフラグ及び補助データ
は、マルチプレクサ２００により並直列変換され、主メ
モリ２１０に８ビット・データワードのアレイとして記
憶される。主メモリ２１０に記憶されたデータは、デマ
ルチプレクサ（直並列変換器）２２０により読出され、
アウターエラー訂正器５０によるあとのエラー訂正のた
めアウターデータブロックとして供給され、また、主メ
モリ２１０に記憶されたインナーデータブロックに関す
るすべてのエラーフラグ及び補助データは、デマルチプ
レクサ２２０から再循環（出力）バッファ２３０に供給
される。
示す図である。マルチプレクサ（並直列変換器）２００
は、インナーエラー訂正器３０の出力から、連続するイ
ンナーデータブロックと、該インナーデータブロックに
関するエラーフラグ及び他の補助データとを受取る。イ
ンナーデータブロック、エラーフラグ及び補助データ
は、マルチプレクサ２００により並直列変換され、主メ
モリ２１０に８ビット・データワードのアレイとして記
憶される。主メモリ２１０に記憶されたデータは、デマ
ルチプレクサ（直並列変換器）２２０により読出され、
アウターエラー訂正器５０によるあとのエラー訂正のた
めアウターデータブロックとして供給され、また、主メ
モリ２１０に記憶されたインナーデータブロックに関す
るすべてのエラーフラグ及び補助データは、デマルチプ
レクサ２２０から再循環（出力）バッファ２３０に供給
される。
【００２３】マルチプレクサ２００は、クロック発生器
／ブロックスタート検出器２０により発生されたブロッ
クスタートストローブ信号及びチャンネル書込みクロッ
ク信号の制御の下で動作する。デマルチプレクサ２２０
及び再循環バッファ２３０は、システム読出しクロック
信号によって制御される。
／ブロックスタート検出器２０により発生されたブロッ
クスタートストローブ信号及びチャンネル書込みクロッ
ク信号の制御の下で動作する。デマルチプレクサ２２０
及び再循環バッファ２３０は、システム読出しクロック
信号によって制御される。
【００２４】図４のフィールドメモリの動作を、該メモ
リにデータを記憶するフォーマットをもっと詳細に示す
図５を参照して説明する。マルチプレクサ２００が受け
る各インナーデータブロックは、記憶状態データバイト
（後述する）と連結される。該データバイトは、当該イ
ンナーデータブロックに関（対応）するエラーフラグ
と、該インナーデータブロックに対する他の補助データ
とを含む。この連結の結果は、主メモリ２１０に単一の
横列として記憶される。例えば、図５において、データ
の１つの横列に陰影が付けてある。この陰影付き横列
は、インナーデータブロックｎに関する記憶状態バイト
（ＳＳＢ）ｎ及び該インナーデータブロックに続く（即
ち、連結された）ピクセルデータワードｎより成る。す
なわち、記憶状態バイトは各インナーデータブロックに
対しただ１度だけ記憶される。これと対照的に、上述し
た以前提案されたＤＶＴＲでは、エラーフラグ及び補助
データを各ピクセルデータワード毎に個々に付けてい
る。
リにデータを記憶するフォーマットをもっと詳細に示す
図５を参照して説明する。マルチプレクサ２００が受け
る各インナーデータブロックは、記憶状態データバイト
（後述する）と連結される。該データバイトは、当該イ
ンナーデータブロックに関（対応）するエラーフラグ
と、該インナーデータブロックに対する他の補助データ
とを含む。この連結の結果は、主メモリ２１０に単一の
横列として記憶される。例えば、図５において、データ
の１つの横列に陰影が付けてある。この陰影付き横列
は、インナーデータブロックｎに関する記憶状態バイト
（ＳＳＢ）ｎ及び該インナーデータブロックに続く（即
ち、連結された）ピクセルデータワードｎより成る。す
なわち、記憶状態バイトは各インナーデータブロックに
対しただ１度だけ記憶される。これと対照的に、上述し
た以前提案されたＤＶＴＲでは、エラーフラグ及び補助
データを各ピクセルデータワード毎に個々に付けてい
る。
【００２５】上述のように、各インナーデータブロック
（同期情報及びエラー訂正コードは除かれている。）
は、１２６バイトのデータより成る。主メモリ２１０
は、７ビットのアドレスを用いて特定の縦列を指定す
る。このアドレスにより、全部で１２８の縦列のアドレ
ス指定が可能である。したがって、アドレス可能縦列の
うち２つが空白であり、その一方を記憶状態バイトの保
持に用いる。
（同期情報及びエラー訂正コードは除かれている。）
は、１２６バイトのデータより成る。主メモリ２１０
は、７ビットのアドレスを用いて特定の縦列を指定す
る。このアドレスにより、全部で１２８の縦列のアドレ
ス指定が可能である。したがって、アドレス可能縦列の
うち２つが空白であり、その一方を記憶状態バイトの保
持に用いる。
【００２６】デマルチプレクサ２２０は、主メモリ２１
０を１縦列ずつ読出す。デマルチプレクサ２２０によっ
て読出された主メモリの第１縦列は、主メモリ２１０に
記憶されたインナーデータブロックの全部に対する記憶
状態バイトより成る。この縦列のデータは、デマルチプ
レクサ２２０により読出されて再循環バッファ２３０に
送られる。第１縦列のデータはそれから同一の記憶状態
バイトのアドレスでアクセスされるが、主メモリは「書
込みモード」に変えられる。この書込みアクセスの間、
再循環バッファ２３０内のエラーフラグは、主メモリ内
の各横列の記憶状態バイトにおける読直しエラーフラグ
位置に書込まれ、各横列のエラーフラグはエラーステー
トにセットされる。次の縦列のデータはそれから、１度
に１縦列ずつ順次読出される。これは、各縦列がデマル
チプレクサ２２０によって読出されるに従って、主メモ
リ内の各インナーデータブロック（横列）から一連の個
々のデータワードが読出されることを意味する。
０を１縦列ずつ読出す。デマルチプレクサ２２０によっ
て読出された主メモリの第１縦列は、主メモリ２１０に
記憶されたインナーデータブロックの全部に対する記憶
状態バイトより成る。この縦列のデータは、デマルチプ
レクサ２２０により読出されて再循環バッファ２３０に
送られる。第１縦列のデータはそれから同一の記憶状態
バイトのアドレスでアクセスされるが、主メモリは「書
込みモード」に変えられる。この書込みアクセスの間、
再循環バッファ２３０内のエラーフラグは、主メモリ内
の各横列の記憶状態バイトにおける読直しエラーフラグ
位置に書込まれ、各横列のエラーフラグはエラーステー
トにセットされる。次の縦列のデータはそれから、１度
に１縦列ずつ順次読出される。これは、各縦列がデマル
チプレクサ２２０によって読出されるに従って、主メモ
リ内の各インナーデータブロック（横列）から一連の個
々のデータワードが読出されることを意味する。
【００２７】デマルチプレクサ２２０による各縦列の読
出しと同期して、再循環バッファ２３０は、インナーデ
ータブロックからのピクセルデータワードと同じ順序で
一連の記憶状態バイトを出力する。これは、各ピクセル
データワードが主メモリの縦列（アウターデータブロッ
ク）の１つから読出されるに従って、該ピクセルデータ
が属するインナーデータブロックに対応する記憶状態バ
イトも、再循環バッファから出力されることを意味す
る。したがって、記憶状態バイトは、主メモリ２１０に
ただ１度記憶されるだけであるのに、これらは、対応す
るインナーデータブロックからのピクセルデータワード
が出力される毎に、フィールドメモリ４０により出力さ
れることになる。
出しと同期して、再循環バッファ２３０は、インナーデ
ータブロックからのピクセルデータワードと同じ順序で
一連の記憶状態バイトを出力する。これは、各ピクセル
データワードが主メモリの縦列（アウターデータブロッ
ク）の１つから読出されるに従って、該ピクセルデータ
が属するインナーデータブロックに対応する記憶状態バ
イトも、再循環バッファから出力されることを意味す
る。したがって、記憶状態バイトは、主メモリ２１０に
ただ１度記憶されるだけであるのに、これらは、対応す
るインナーデータブロックからのピクセルデータワード
が出力される毎に、フィールドメモリ４０により出力さ
れることになる。
【００２８】図６は、記憶状態データバイトの構成を示
す図である。記憶状態データバイトは、対応インナーデ
ータブロックに関するエラーフラグ、読直しエラーフラ
グ（後述参照）及びフレーム又はフィールド識別信号
（ＩＤ）の各部分を含む。該識別信号は、インナーデー
タブロックが属するビデオフレーム又はフィールドを
（例えば８フィールドの繰返しシーケンスで）示す。
す図である。記憶状態データバイトは、対応インナーデ
ータブロックに関するエラーフラグ、読直しエラーフラ
グ（後述参照）及びフレーム又はフィールド識別信号
（ＩＤ）の各部分を含む。該識別信号は、インナーデー
タブロックが属するビデオフレーム又はフィールドを
（例えば８フィールドの繰返しシーケンスで）示す。
【００２９】読直しエラーフラグは、ＤＶＴＲによるス
ローモーション再生時にに、アウターエラー訂正器５０
及びエラー補間器６０によって使用される。スローモー
ション再生時、ビデオフィールドは、ＤＶＴＲの出力フ
ィールドレートより遅いレートでテープから読出され
る。これは、フィールドメモリに記憶されたビデオデー
タが、ＤＶＴＲの２以上の連続出力フィールドの間に、
フィールドメモリから出力として読出されることを意味
する。平常の再生時は、フィールドメモリから１度読出
されたビデオデータは、あとの読出し動作時にエラーと
して扱われる。それは、次の読出し動作時には、データ
は新しく再生されたビデオデータで置換えられていなけ
ればならないからである。これは、該データが１度読出
されると、該データに対応するエラーフラグを「１」
（即ち、エラーステート）にセットすることにより達成
される。しかし、スローモーション再生時には、データ
を１回より多く読出さねばならず、したがって、もう１
つのエラーフラグである読直しエラーフラグを用いるの
が適切である。記憶状態バイトを次に再循環バッファに
読込む前に、当該インナーデータブロックに関する記憶
状態バイト内のエラーフラグをコピーして読直しエラー
フラグとし、そのあとエラーフラグ自身を「１」（エラ
ー）にセットする。スローモーション再生中、アウター
エラー訂正器５０及びエラー補間器６０は、アウターエ
ラー訂正及びエラー補間動作に読直しエラーフラグを基
準として用いる。
ローモーション再生時にに、アウターエラー訂正器５０
及びエラー補間器６０によって使用される。スローモー
ション再生時、ビデオフィールドは、ＤＶＴＲの出力フ
ィールドレートより遅いレートでテープから読出され
る。これは、フィールドメモリに記憶されたビデオデー
タが、ＤＶＴＲの２以上の連続出力フィールドの間に、
フィールドメモリから出力として読出されることを意味
する。平常の再生時は、フィールドメモリから１度読出
されたビデオデータは、あとの読出し動作時にエラーと
して扱われる。それは、次の読出し動作時には、データ
は新しく再生されたビデオデータで置換えられていなけ
ればならないからである。これは、該データが１度読出
されると、該データに対応するエラーフラグを「１」
（即ち、エラーステート）にセットすることにより達成
される。しかし、スローモーション再生時には、データ
を１回より多く読出さねばならず、したがって、もう１
つのエラーフラグである読直しエラーフラグを用いるの
が適切である。記憶状態バイトを次に再循環バッファに
読込む前に、当該インナーデータブロックに関する記憶
状態バイト内のエラーフラグをコピーして読直しエラー
フラグとし、そのあとエラーフラグ自身を「１」（エラ
ー）にセットする。スローモーション再生中、アウター
エラー訂正器５０及びエラー補間器６０は、アウターエ
ラー訂正及びエラー補間動作に読直しエラーフラグを基
準として用いる。
【００３０】図７は、図４の主メモリと再循環バッファ
の動作を示すタイミング図である。その動作は、状態読
出しサイクル、状態書直しサイクル及び一定数のメモリ
読出しサイクルの３段階に分けられる。
の動作を示すタイミング図である。その動作は、状態読
出しサイクル、状態書直しサイクル及び一定数のメモリ
読出しサイクルの３段階に分けられる。
【００３１】状態読出しサイクルは、最初に行われ、記
憶状態バイトを再循環バッファに読込むことを含む。こ
のサイクルは、システム読出しクロックの４８個のクロ
ックパルスの制御の下で行われる。次の状態書直しサイ
クルにおいて、エラーフラグがフィールドメモリの読直
しエラーフラグの位置に書直され、それからフィールド
メモリ内のエラーフラグがエラーステートにセットされ
る。同様に、状態書直しサイクルも、システム読出しク
ロックの４８個のクロックパルスの制御の下で行われ
る。最後に、１２４回のメモリ読出しサイクルが、各々
システム読出しクロックの４８個のクロックパルスの制
御の下に行われる。各メモリ読出しサイクル中、アウタ
ーデータブロックが再循環バッファ内の記憶状態バイト
と一緒に出力される。
憶状態バイトを再循環バッファに読込むことを含む。こ
のサイクルは、システム読出しクロックの４８個のクロ
ックパルスの制御の下で行われる。次の状態書直しサイ
クルにおいて、エラーフラグがフィールドメモリの読直
しエラーフラグの位置に書直され、それからフィールド
メモリ内のエラーフラグがエラーステートにセットされ
る。同様に、状態書直しサイクルも、システム読出しク
ロックの４８個のクロックパルスの制御の下で行われ
る。最後に、１２４回のメモリ読出しサイクルが、各々
システム読出しクロックの４８個のクロックパルスの制
御の下に行われる。各メモリ読出しサイクル中、アウタ
ーデータブロックが再循環バッファ内の記憶状態バイト
と一緒に出力される。
【００３２】状態読出しサイクルで（記憶）状態バイト
が全部読出され、次の状態書直しサイクルで、上述のよ
うに修正された状態バイトが全部もう１度書込まれる。
したがって、主メモリに対し個々の読出し−修正−書込
み動作（これは、一層早くもっと厳密なタイミングのク
ロック信号を必要とするであろう。）を行う必要がな
い。
が全部読出され、次の状態書直しサイクルで、上述のよ
うに修正された状態バイトが全部もう１度書込まれる。
したがって、主メモリに対し個々の読出し−修正−書込
み動作（これは、一層早くもっと厳密なタイミングのク
ロック信号を必要とするであろう。）を行う必要がな
い。
【００３３】状態書直しサイクルは、状態読出しサイク
ルの直後に発生するように示したが、状態書直しサイク
ルのタイミングに関する唯一の条件は、状態書直しサイ
クルは次の状態読出しサイクルが始まる前に発生しなけ
ればならない、ということである。例えば、状態書直し
サイクルは、インナーデータブロックからの全データが
１度読出された後に（この状態は、記憶順序タイミング
ロジックから知られるであろう。）行うことができる。
ルの直後に発生するように示したが、状態書直しサイク
ルのタイミングに関する唯一の条件は、状態書直しサイ
クルは次の状態読出しサイクルが始まる前に発生しなけ
ればならない、ということである。例えば、状態書直し
サイクルは、インナーデータブロックからの全データが
１度読出された後に（この状態は、記憶順序タイミング
ロジックから知られるであろう。）行うことができる。
【００３４】フィールドメモリに記憶されたインナーデ
ータブロックについて行われる最初の読出し動作時にお
ける、読直しエラーフラグの作用を要約するに、エラー
フラグ及び読直しエラーフラグは次のように出力され
る。
ータブロックについて行われる最初の読出し動作時にお
ける、読直しエラーフラグの作用を要約するに、エラー
フラグ及び読直しエラーフラグは次のように出力され
る。
【００３５】
【表１】
【００３６】そして、第２の、あとに続く読出し動作時
には、エラーフラグ及び読直しエラーフラグは次のよう
に出力される。
には、エラーフラグ及び読直しエラーフラグは次のよう
に出力される。
【００３７】
【表２】
【００３８】図８は、図４の再循環バッファを示す図で
ある。再循環バッファ２３０は、システム読出しクロッ
ク信号でクロックされる先入れ先出し（ＦＩＦＯ）バッ
ファであり、図４の主メモリ２１０の第１の縦列から記
憶状態バイトより成る直列データ入力を受取る。すなわ
ち、インナーデータブロック１に対する記憶状態バイト
をまず読出し、次にインナーデータブロック２に対する
記憶状態バイトを読出す。以下同様である。各記憶状態
バイトが再循環バッファ２３０から（システム読出しク
ロック信号の制御の下に）出力されるに従って、その記
憶状態バイトは再循環バッファ２３０の入力にフィード
バックされ、残りの記憶状態バイトは再循環バッファの
出力方向に１位置ずつ進む。
ある。再循環バッファ２３０は、システム読出しクロッ
ク信号でクロックされる先入れ先出し（ＦＩＦＯ）バッ
ファであり、図４の主メモリ２１０の第１の縦列から記
憶状態バイトより成る直列データ入力を受取る。すなわ
ち、インナーデータブロック１に対する記憶状態バイト
をまず読出し、次にインナーデータブロック２に対する
記憶状態バイトを読出す。以下同様である。各記憶状態
バイトが再循環バッファ２３０から（システム読出しク
ロック信号の制御の下に）出力されるに従って、その記
憶状態バイトは再循環バッファ２３０の入力にフィード
バックされ、残りの記憶状態バイトは再循環バッファの
出力方向に１位置ずつ進む。
【００３９】以上、本発明の好適な実施例について詳細
に説明したが、本発明は、これらの実施例に限らず、特
許請求の範囲に記載した発明の範囲内において種々の変
形、変更をしうるものである。
に説明したが、本発明は、これらの実施例に限らず、特
許請求の範囲に記載した発明の範囲内において種々の変
形、変更をしうるものである。
【００４０】
【発明の効果】本発明によれば、各インナービデオデー
タブロックに対応する補助データワードをビデオメモリ
にただ１度記憶させるだけでよく、ビデオメモリに対す
る読出し、修正、書込み動作を個々に行う必要がなくな
り、データバスの幅が狭くてすみ、余計なバッファ及び
関連部品を節約できる。
タブロックに対応する補助データワードをビデオメモリ
にただ１度記憶させるだけでよく、ビデオメモリに対す
る読出し、修正、書込み動作を個々に行う必要がなくな
り、データバスの幅が狭くてすみ、余計なバッファ及び
関連部品を節約できる。
【図１】ＤＶＴＲの再生処理の初期の段階を示すブロッ
ク図である。
ク図である。
【図２】インナーデータブロックの構成例を示す説明図
である。
である。
【図３】フィールドメモリに対しインナーデータブロッ
クを書込み、アウターデータブロックを読出す基本フォ
ーマットを示す説明図である。
クを書込み、アウターデータブロックを読出す基本フォ
ーマットを示す説明図である。
【図４】図１のフィールドメモリの具体例を示すブロッ
ク図である。
ク図である。
【図５】図４のフィールドメモリにデータを記憶するフ
ォーマットを示す説明図である。
ォーマットを示す説明図である。
【図６】記憶状態データバイトの構成を示す説明図であ
る。
る。
【図７】図４の主メモリと再循環バッファの動作のタイ
ミング図である。
ミング図である。
【図８】図４の再循環バッファの説明図である。
２１０ ビデオメモリ ２２０ 読込み手段（デマルチプレクサ） ２３０ 再循環バッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/937
Claims (9)
- 【請求項１】 複数の入力ビデオデータブロックより成
るビデオデータを記憶するビデオメモリであって、上記
入力ビデオデータブロックの各々が、複数のピクセルデ
ータワード及び上記入力ビデオデータブロックに対応す
る１以上の補助データワードより成っているビデオメモ
リと、 再循環出力バッファと、 所定順序の入力ビデオデータブロックに対応する上記補
助データワードを、上記ビデオメモリから上記再循環出
力バッファに読込む手段と、 上記ビデオメモリから連続する出力ビデオデータブロッ
クを読出す順次読出し手段であって、各出力ビデオデー
タブロックは、上記所定順序の上記入力ビデオデータブ
ロックからのピクセルデータワードを含んでいる順次読
出し手段とを具え、 上記順次読出し手段及び上記再循環出力バッファは、各
出力ビデオデータブロック内の各ピクセルデータワード
を、該ピクセルデータワードの上記入力ビデオデータブ
ロックに対応する上記補助データワードと同時に出力す
る動作をすることを特徴とするビデオメモリ装置。 - 【請求項２】 上記入力ビデオデータブロックの各々
は、単一ビデオフィールドから発生されたピクセルデー
タワードを含み、各入力ビデオデータブロックに対応す
る上記補助データワードは、上記入力ビデオデータブロ
ックの上記ピクセルデータワードが発生された上記ビデ
オフィールドを示すフィールド識別信号を含む請求項１
のビデオメモリ装置。 - 【請求項３】 上記順次読出し手段及び上記再循環出力
バッファは共通の読出しクロック信号の制御の下に動作
する請求項１のビデオメモリ装置。 - 【請求項４】 各入力ビデオデータブロックに対応する
上記補助データワードを、上記ビデオメモリに記憶する
ため、上記入力ビデオデータブロックからの上記ピクセ
ルデータワードに連結する手段を有する請求項１のビデ
オメモリ装置。 - 【請求項５】 各入力ビデオデータブロックに対応する
上記補助データワードが、上記入力ビデオデータブロッ
クにおけるデータエラーを示すエラーフラグを含む請求
項１のビデオメモリ装置。 - 【請求項６】 上記再循環出力バッファから、上記補助
データワードの少なくとも一部分を修正された形で上記
ビデオメモリに再び書込む手段を有する請求項５のビデ
オメモリ装置。 - 【請求項７】 各上記入力データブロックに対応する上
記補助データワードにおける上記エラーフラグを、上記
入力ビデオデータブロックに対応する上記補助データワ
ードにおける再読出しエラーフラグにコピーし、上記入
力ビデオデータブロックに対応する上記補助データワー
ドにおける上記エラーフラグを、エラーを指示するステ
ートにセットする手段を有する請求項６のビデオメモリ
装置。 - 【請求項８】 記憶媒体からビデオデータを再生する手
段であって、該ビデオデータは複数の入力ビデオデータ
ブロックより成り、各上記入力ビデオデータブロック
は、複数のピクセルデータワード及び上記入力ビデオデ
ータブロックに対応する１以上の補助データワードを含
むものであるビデオデータ再生手段と、 上記入力ビデオデータブロックを記憶するビデオメモリ
と、 再循環出力バッファと、 上記ビデオメモリから、所定順序の入力ビデオデータブ
ロックに対応する上記補助データワードを上記再循環出
力バッファに読込む手段と、 上記ビデオメモリから連続する出力ビデオデータブロッ
クを読出す順次読出し手段であって、各出力ビデオデー
タブロックは上記所定順序の上記入力ビデオデータブロ
ックからのピクセルデータワードを含んでいる順次読出
し手段とを具え、 上記順次読出し手段及び上記再循環出力バッファは、各
出力ビデオデータブロックにおける各ピクセルデータワ
ードを、上記ピクセルデータワードの上記入力ビデオデ
ータブロックに対応する上記補助データワードと同時に
出力する動作をすることを特徴とするデジタルビデオ再
生装置。 - 【請求項９】 ビデオメモリに記憶されたビデオデータ
を読出す方法であって、上記の記憶されたビデオデータ
は複数の入力ビデオデータブロックより成り、該各入力
ビデオデータブロックは、複数のピクセルデータワード
及び上記入力ビデオデータブロックに対応する１以上の
補助データワードを含むものである方法において、 所定順序の入力ビデオデータブロックに対応する上記補
助データワードを再循環出力バッファに読込むこと、 上記所定順序の入力データブロックからピクセルデータ
ワードを順次読出して、これらのピクセルデータワード
の上記入力ビデオデータブロックに対応する補助データ
ワードが上記再循環出力バッファより出力されるのと同
期して、連続する出力ビデオデータブロックを発生する
ことの各ステップを含むビデオデータ読出し方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9214235A GB2268657B (en) | 1992-07-03 | 1992-07-03 | Video memory |
| GB9214235:5 | 1992-07-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721079A true JPH0721079A (ja) | 1995-01-24 |
Family
ID=10718205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5164783A Pending JPH0721079A (ja) | 1992-07-03 | 1993-07-02 | ビデオメモリ装置、デジタルビデオ再生装置及びビデオデータ読出し方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5473443A (ja) |
| JP (1) | JPH0721079A (ja) |
| GB (1) | GB2268657B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002837A (en) * | 1993-06-30 | 1999-12-14 | Canon Kabushiki Kaisha | Image reproducing apparatus reproducing coded image signals while concealing data which cannot be decoded |
| FR2716276B1 (fr) * | 1994-02-16 | 1996-05-03 | Sgs Thomson Microelectronics | Circuit de réorganisation de données. |
| US5778011A (en) * | 1995-06-07 | 1998-07-07 | International Business Machines Corporation | Method and apparatus for writing and protecting against random and cluster errors in image blocks |
| US9584696B2 (en) * | 2015-03-24 | 2017-02-28 | Semiconductor Components Industries, Llc | Imaging systems with embedded data transmission capabilities |
| US11250867B1 (en) * | 2019-10-08 | 2022-02-15 | Rockwell Collins, Inc. | Incorporating data into a voice signal with zero overhead |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1526232A (en) * | 1975-10-08 | 1978-09-27 | Texas Instruments Ltd | Digital data storage systems |
| GB2154825B (en) * | 1984-02-22 | 1987-06-17 | Sony Corp | Digital television signal processing apparatus |
| US4931870A (en) * | 1988-03-18 | 1990-06-05 | Rca Licensing Corporation | Rapid access teletext decoder arrangement |
| JP2615788B2 (ja) * | 1988-03-29 | 1997-06-04 | ソニー株式会社 | デイジタルオーデイオ信号再生装置 |
| JPH0828066B2 (ja) * | 1988-08-31 | 1996-03-21 | 松下電器産業株式会社 | 再生装置 |
| JPH03132183A (ja) * | 1989-10-18 | 1991-06-05 | Hitachi Ltd | ディジタル画像再生方式 |
-
1992
- 1992-07-03 GB GB9214235A patent/GB2268657B/en not_active Expired - Lifetime
-
1993
- 1993-05-26 US US08/067,036 patent/US5473443A/en not_active Expired - Lifetime
- 1993-07-02 JP JP5164783A patent/JPH0721079A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2268657A (en) | 1994-01-12 |
| US5473443A (en) | 1995-12-05 |
| GB9214235D0 (en) | 1992-08-12 |
| GB2268657B (en) | 1995-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742519A (en) | Apparatus for decoding error correcting code | |
| US4703369A (en) | Video format signal recording and reproducing method | |
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| EP0153820B1 (en) | Digital television signal processing apparatus | |
| US5179451A (en) | Method and device for signal reproduction used in a digital signal reproduction apparatus | |
| JPS5951638A (ja) | ディジタル・テレビジョン信号の誤り訂正方法 | |
| JPH0520105A (ja) | デジタルデータのエラー訂正装置 | |
| US5432613A (en) | Image data processing apparatus and method for processing image data | |
| JPH0721079A (ja) | ビデオメモリ装置、デジタルビデオ再生装置及びビデオデータ読出し方法 | |
| US6522831B2 (en) | Reproducing apparatus | |
| EP0833329A2 (en) | Reproducing apparatus for temporarily writing reproduced data into memory | |
| JP3266932B2 (ja) | 再生装置及び方法 | |
| JPH0783275B2 (ja) | エラ−訂正符号の復号装置 | |
| JPH1186465A (ja) | 信号処理装置 | |
| KR100224798B1 (ko) | 데이타 셔플링장치 | |
| JP2957823B2 (ja) | Ｃｄのサブコード処理回路 | |
| JPH07107785B2 (ja) | 再生ビデオデータの処理装置 | |
| JPS63140464A (ja) | デジタルオ−デイオ再生装置 | |
| JPH0640420B2 (ja) | Ｐｃｍ再生装置 | |
| JPS6247872A (ja) | 時間軸補正回路 | |
| JPH09246997A (ja) | エラー訂正装置 | |
| JPH03209669A (ja) | 再生音声データ処理回路 | |
| JPH06165120A (ja) | スローモーション再生方式 | |
| JPH03272282A (ja) | 映像信号再生装置 | |
| JPH087939B2 (ja) | 時間軸補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |