JPH0721154A - ベクトル処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 プロセッサ間のデータの転送を高速に行い、
また、ベクトル要素の圧縮および拡張を、簡易な制御に
より高速に行う。 【構成】 データの圧縮、拡張を必要とするプロセッサ
間のデータ転送を行う場合、ベクトルプロセッサＶＰＡ
１内のベクトルレジスタＶＲのベクトルデータあるいは
ベクトル演算器１２ａの演算結果データと、ＶＭＲ１８
のマスクデータとは、専用回路３に入力される。アライ
ナー回路２１は、マスクデータと制御部ＣＡ４からの指
示により、有効データを抽出するデータの圧縮処理、デ
ータ並びを復元する拡張処理、または、単なるバッファ
としての処理を行い、その結果をベクトルプロセッサＶ
ＰＢ２内のＶＲに格納する。主記憶装置６以外の各装置
は、１つのＬＳＩ上に構成される。 【効果】 ベクトル要素の圧縮、拡張処理を主記憶装置
を経由することなく行い、プロセッサ間のデータ移動処
理を高速に実行することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ベクトル処理装置に係
り、特に、複数のベクトルプロセッサを備えるベクトル
処理装置におけるベクトルプロセッサ間のデータ転送
を、ベクトル要素の圧縮及び拡張処理を伴って高速に行
うことができるベクトル処理装置に関する。

【０００２】

【従来の技術】一般に、ベクトルプロセッサは、高いデ
ータ処理能力を実現するため、１マシンサイクル中に複
数のベクトル要素を並列に処理するすることができるよ
うに構成されている。

【０００３】例えば、４要素並列処理を行うことのでき
るベクトルプロセッサは、４ｎ（ｎ＝０、１、２・・）
番要素を処理する複数のベクトルレジスタ及び演算器の
組と、４ｎ＋１番要素を処理する組と、４ｎ＋２番要素
を処理する組と、４ｎ＋３番要素を処理する組との、そ
れぞれ独立したベクトルレジスタ及び演算機の器を備え
て構成され、それぞれの組が１マシンサイクルに１要素
の演算処理を行い、これにより、１マシンサイクルに４
要素の演算処理を行うことができるようにしたものであ
る。

【０００４】そして、ベクトルプロセッサを使用して画
像処理を行う場合等、より高速度の演算を可能とするた
めに、ベクトルプロセッサは、ベクトルデータのベクト
ル要素列中の有効要素のみを抽出し並び変える圧縮処
理、及び、抽出したデータを元のベクトル要素列に復元
する拡張処理を行う機能を備えている。この処理は、例
えば、行列演算において、行列間の演算を必要としない
成分データ、予め結果が予測できる成分データ（無効要
素データ）を除外して、有効要素データのみによって行
列データを構成しなおす圧縮を行い、この圧縮されたデ
ータによる演算を行い、その結果得られたデータを元の
並びに復元する拡張を行うというように利用される。

【０００５】このような行列データの圧縮、拡張の機能
を備えたベクトルプロセッサに関する従来技術として、
例えば、特開平３−１９６２５７号公報等に記載された
技術が知られている。

【０００６】この従来技術は、要素列単位に設けた複数
のベクトルレジスタに保持されているベクトルデータの
圧縮または拡張処理を、ベクトルレジスタからデータバ
ッファへのベクトルデータの読み出し処理と、専用処理
器による順序変換処理と、データバッファからベクトル
レジスタへのベクトルデータの書き込み処理の３段階に
分けて行うというものである。

【０００７】前述したような機能を備えたベクトルプロ
セッサを複数台、１つの主記憶に対して設置し、複数の
命令列をそれぞれのベクトルプロセッサに分配し、複数
のベクトルプロセッサに、同時にかつ並列にそれらの命
令列を実行させることにより、命令列全体の処理を高速
に行うことが可能となる。

【０００８】例えば、１つの主記憶装置に対して４要素
並列のベクトルプロセッサを２台（以下、これらをベク
トルプロセッサＶＰＡ、ＶＰＢと呼ぶことにする）設置
してベクトル処理装置を構成し、このベクトル処理装置
を構成する２台のベクトルプロセッサに、１つのベクト
ル命令列を３つのプログラムＡ、Ｂ、Ｃに分割分配して
処理させるものとする。この場合、３つのプログラムを
２台のベクトルプロセッサに分配し、２台のプロセッサ
に同時にかつ並列に処理を行わせることができる。

【０００９】いま、仮に、プログラムＡとＢとが、互い
に全く関わりを持たない命令列であり、プログラムＣ
が、プログラムＡで求めた結果を使用する命令列になっ
ているとすると、まず、ベクトルプロセッサＶＰＡはプ
ログラムＡを処理し、ベクトルプロセッサＶＰＢはプロ
グラムＢを処理して、それぞれ、その結果を主記憶装置
に書き込む。次に、プログラムＡが終了次第、ベクトル
プロセッサＶＰＡまたはＶＰＢがプログラムＣの処理を
開始する。

【００１０】前述したように、複数のプロセッサにより
構成されるベクトル処理装置は、複数のプログラムの処
理を各プロセッサで分担して実行する場合、あるプログ
ラムの実行結果を必要とするプロセッサは、その結果を
主記憶装置を介して受け取っている。

【００１１】また、前述のようなベクトル処理装置にお
いて、データの圧縮、拡張が必要な場合、その処理は、
以下のようにして行われている。

【００１２】いま、ある命令列を２つのプログラムＡ、
Ｂに分割し、プログラムＡの中の１命令結果をプログラ
ムＢの中の１部の命令列（データのロード、演算、結
果データのストアにより構成される命令列）において使
用し、また、その結果をプログラムＡの中の１部の命令
列（同）において使用するものとする。但し、命令列
は、各要素毎にデータの有効無効を示すマスクビット
を参照し、有効要素データのみを処理する命令列である
とする。また、命令列は、マスクビットを参照しな
い、全ベクトル要素についての処理をする命令列である
とする。そして、プログラムＡとプログラムＢとの大部
分は、互いに関わりのない命令列であるものとする。

【００１３】この場合、２つのプログラムＡ、Ｂは、そ
れぞれ同時に、プロセッサＶＰＡ、ＶＰＢにおいて実行
を開始することができる。

【００１４】いま、プロセッサＶＰＢがプログラムＢの
処理における命令列の処理に取り掛かるとき、装置全
体の制御部（プロセッサＶＰＡの制御部をこれに当てる
ものとする）は、プロセッサＶＰＢに停止命令を出力
し、これにより、プロセッサＶＰＢは、再稼動命令が発
行されるまで稼動を停止する。但し、すでにプログラム
Ａの前述した命令の結果データが主記憶装置へストアさ
れていれば停止命令は発行されない。

【００１５】この場合、命令列において使用されるプ
ログラムＡの命令結果データは、有効要素データのみ必
要であるとしたので、プログラムＡには、該命令結果デ
ータを主記憶装置へストアする命令の前に、有効要素デ
ータの圧縮命令を挿入しておく。目的のデータが、圧縮
処理された後、主記憶装置の指定アドレスに書き込まれ
たことを確認した制御部は、プロセッサＶＰＢを再稼動
させる。これにより、プロセッサＶＰＢは、命令列の
実行を開始し、指定アドレスより圧縮されたデータをロ
ードし、命令の処理を行う。

【００１６】一方、プロセッサＶＰＡがプログラムＡの
処理における命令列の処理に取り掛かるとき、装置全
体の制御部は、プロセッサＶＰＡへ停止命令を出力し、
これにより、プロセッサＶＰＡは、再稼動命令が発行さ
れるまで稼動を停止する。但し、前述の場合と同様に、
すでに命令列の結果データが主記憶装置へストアされ
ていれば停止命令は発行されない。

【００１７】この場合、使用する命令列において使用
されるプログラムＢの結果データは、無効要素も含んだ
全要素が必要である。このため、プログラムＢには、命
令列の結果データを主記憶装置へストアする命令の前
に、有効要素データの拡張命令を挿入しておく。目的の
データが、拡張処理された後、主記憶装置の指定アドレ
スに書き込まれたことを確認した制御部は、プロセッサ
ＶＰＡを再稼動させる。これにより、プロセッサＶＰＡ
は、命令列の実行を開始し、指定アドレスより拡張さ
れたデータをロードし、命令の処理を行う。

【００１８】プログラムＡ、プログラムＢは、それぞれ
において、残りの命令がプロセッサＶＰＡ、ＶＰＢによ
り処理され、全ての命令列の処理が終了させられる。

【００１９】

【発明が解決しようとする課題】前述した従来技術は、
各ベクトルプロセッサにおいて処理する命令列が、それ
ぞれ、完結した命令列であれば問題ないが、例えば、プ
ロセッサＶＰＡにおける命令結果をＶＰＢにおける命令
において使用するという相互に関わりのある命令列の処
理が行われる場合、プロセッサＶＰＡからＶＰＢへのデ
ータの移動が、一度そのデータを主記憶装置へ書き込
み、それが終了次第装置全体の制御部の指示により移動
先への読み出しを開始させることによって行われる。

【００２０】このため、前述の従来技術は、データの転
送が処理速度の遅い主記憶装置を介して行われ、しか
も、データの転送が終了するまで、データの移動先のプ
ロセッサを停止させてしまい、全体の処理時間が増加し
てしまうという問題点を有し、また、ベクトルプロセッ
サの数が増加すると、データの書き込みアドレス、切替
タイミング等の制御が煩雑になるという問題点を有して
いる。

【００２１】また、前述の従来技術は、プロセッサＶＰ
Ａ、ＶＰＢ、及び、主記憶装置が、それぞれ独立したＬ
ＳＩに搭載されており、そのため、異なるＬＳＩ間パス
を介してデータの移動を行わなければならず、同一ＬＳ
Ｉ上のパスを使用する場合に比較して、データの移動に
時間がかかり、全体の処理時間が増加してしまうという
問題点を有している。

【００２２】本発明の目的は、前述した従来技術の問題
点を解決し、プロセッサ間のデータの転送を高速に行う
ことができ、また、ベクトル要素の圧縮及び拡張を、簡
易な制御により高速に行うことのできるベクトル処理装
置を提供することにある。

【００２３】

【課題を解決するための手段】本発明によれば前記目的
は、複数のベクトルプロセッサ間のデータの転送を、デ
ータの転送のための専用の回路を設けて行うようにする
ことにより、また、前記専用の回路にデータの圧縮、拡
張の機能を持たせることにより達成される。

【００２４】また、前記目的は、複数のベクトルプロセ
ッサ及び前記専用の回路を同一のＬＳＩ上に構成するこ
とにより達成される。

【００２５】本発明は、これにより、異なるベクトルプ
ロセッサ間のデータの圧縮、拡張を伴うデータ転送を主
記憶装置を経由することなく、専用の回路を介して高速
に行うことが可能となる。

【００２６】

【作用】本発明によれば、データの圧縮、拡張の機能を
有する専用の回路を備え、また、複数のベクトルプロセ
ッサと前記専用の回路とを同一ＬＳＩ上に搭載したの
で、主記憶装置を経由して行っていたプロセッサ間のデ
ータの転送、データの圧縮、拡張処理を、より高速に行
うことができ、全体の処理速度の向上を図ることが可能
となる。

【００２７】例えば、あるベクトル命令列により構成さ
れるプログラムを２つのプログラムＡ、Ｂに分割し、プ
ログラムＡの中の１命令結果をプログラムＢの中の１部
の命令列において使用し、また、その結果をプログラ
ムＡの中の１部の命令列において使用するものとす
る。但し、命令列は、各要素毎にデータの有効無効を
示すマスクビットを参照するマスク付き命令であると
し、命令列は、マスクに関わりなく、全ベクトル要素
についての処理をする命令列であるとする。そして、プ
ログラムＡとプログラムＢとの大部分は、互いに関わり
のない命令列であるものとする。

【００２８】この場合、２つのプログラムＡ、Ｂは、そ
れぞれ同時に、プロセッサＶＰＡ、ＶＰＢにおいて実行
を開始することができる。ＶＰＡ、ＶＰＢは、ベクトル
処理装置を構成する複数のベクトルプロセッサのうちの
２台である。

【００２９】いま、プロセッサＶＰＢがプログラムＢの
処理における命令列の処理に取り掛かるとき、装置全
体の制御部（プロセッサＶＰＡの制御部をこれに当てる
ものとする）は、プロセッサＶＰＢに停止命令を出力す
る。これにより、プロセッサＶＰＢは、再稼動命令が発
行されるまで稼動を停止する。但し、すでにプログラム
Ａの前述した命令の結果データが求められていれば停止
命令は発行されない。

【００３０】この場合、命令列において使用されるプ
ログラムＡの命令結果データは、有効要素データのみ必
要であるとしたので、装置全体の制御部は、プロセッサ
ＶＰＡからＶＰＢへデータの移動を行う際、データの圧
縮処理を指示する。この圧縮指示及びそのデータを受け
取った専用の回路は、これにより稼動を開始する。

【００３１】専用の回路は、プロセッサＶＰＡより無効
データと有効データとが混在しているｎ要素並列一列分
のデータｎ要素と、その無効・有効を表すマスクビット
ｎ要素分のデータとを、回路内のバッファにそれぞれ読
み出す。専用の回路は、内部にアライナー回路を備えて
おり、このアライナー回路を使用して、マスクバッファ
のデータに従い有効データのみをデータバッファより抽
出し、これらの有効データのみを連続して、プロセッサ
ＶＰＢ内のベクトルレジスタに書き込む。

【００３２】以下、前述と同様に、専用の回路は、デー
タを要素並列一列分ずつ圧縮処理していく。また、マス
クデータは、一列分ずつそのまま回路内のバッファを通
してプロセッサＶＰＢのマスクレジスタに書き込まれ
る。プロセッサＶＰＢは、マスクデータ内の有効マスク
ビット数をカウントし、カウント結果を有効要素データ
の数とし、最初の要素並列一列分ｎ要素をカウントし、
それらのデータが書き込まれ次第、停止していた命令
の処理を開始する。

【００３３】一方、プロセッサＶＰＡがプログラムＡの
処理における命令列の処理に取り掛かるとき、装置全
体の制御部は、プロセッサＶＰＡへ停止命令を出力す
る。これにより、プロセッサＶＰＡは、再稼動命令が発
行されるまで稼動を停止する。但し、前述の場合と同様
に、すでに命令列の結果データが求められていれば停
止命令は発行されない。

【００３４】この場合、命令列において使用されるプ
ログラムＢの命令の結果データは、無効要素も含んだ
全要素が必要である。このため、制御部は、プロセッサ
ＶＰＢからＶＰＡへデータの移動を行う際、拡張処理を
指示する。拡張指示及びそのデータを受け取った専用の
回路は、稼動を開始する。

【００３５】プロセッサＶＰＢにおいて処理を行った命
令の結果データは、圧縮された有効要素のみにより構
成されたベクトルデータである。但し、最終要素からさ
かのぼって、無効マスクビットの数だけベクトル長より
短くなっている。このベクトルデータを元の並びに復元
するために、専用の回路は、プロセッサＶＰＢよりｎ要
素並列一列分のマスクデータｎ要素分と、そのなかの有
効マスクビットの数ｍ（ｍ≦ｎ）と等しい数のベクトル
有効要素データｍ要素とを回路内のバッファに読み出
す。そして、専用の回路は、アライナー回路を使用し
て、マスクバッファのデータに従い、有効データを元の
並びに復元し、ｎ要素データ幅ずつプロセッサＶＰＡ内
のベクトルレジスタへ送る。

【００３６】専用の回路内のバッファのマスクデータ
は、そのままプロセッサＶＰＡのマスクレジスタへ書き
込まれる。プロセッサＶＰＡは、マスクデータ中の有効
要素を表す要素番号のデータのみをベクトルレジスタへ
書き込む処理を行い、無効要素番号のデータに対しては
何も行わない。

【００３７】以下、前述と同様のマスクデータの一列分
ずつの拡張処理が行われ、プロセッサＶＰＡは、最初の
ｎ要素並列一列分のデータがベクトルレジスタに書き込
まれ次第、停止していた命令の処理を開始する。

【００３８】

【実施例】以下、本発明によるベクトル処理装置の一実
施例を図面により詳細に説明する。

【００３９】図１は本発明の一実施例によるベクトル処
理装置の構成を示すブロック図、図２はベクトルデータ
の圧縮・拡張処理の概念を説明する図である。図１にお
いて、１はベクトルプロセッサＶＰＡ、２はベクトルプ
ロセッサＶＰＢ、３は専用回路、４は制御部ＣＡ、５は
制御部ＣＢ、６は主記憶装置、ＶＲ０〜ＶＲ９はベクト
ルレジスタ、ＶＭＲはベクトルマスクレジスタ、８、１
０、１５はセレクタ、１２は演算器、２０ａ〜２０ｈ、
２４ａ〜２４ｈはマスクバッファ、１７ａ〜１７ｈ、２
２ａ〜２２ｈはデータバッファ、２１はアライナー回路
である。なお、以下の説明において、ＶＰＡ、ＶＰＢ内
の構成機器については、前記の符号に必要に応じ所属プ
ロセッサを示すサフィックスａ、ｂを付与して示す。

【００４０】本発明の一実施例によるベクトル処理装置
は、図１に示すように、２台のベクトルプロセッサＶＰ
Ａ１、ＶＰＢ２と、データの圧縮、拡張の機能とバッフ
ァ機能とを備える専用回路３と、主記憶装置６とを備え
て構成され、２台のベクトルプロセッサＶＰＡ１、ＶＰ
Ｂ２と、専用回路３とは、同一のＬＳＩ上に構成されて
いる。

【００４１】そして、ベクトルプロセッサＶＰＡ１、Ｖ
ＰＢ２は、要素並列に処理を行うベクトル処理部ｖｐａ
１ａ〜ｖｐａ１ｄ、ｖｐｂ２ａ〜ｖｐｂ２ｄと、これら
のベクトル処理部を制御する制御部ＣＡ４、ＣＢ５とを
備えて構成される。各ベクトル処理部は、それぞれ、３
２本のベクトルレジスタＶＲ０〜ＶＲ９と、ベクトルマ
スクレジスタＶＭＲと、演算器１２ａ、１２ｂと、セレ
クタ８、１０、１５１５とを備えて構成される。

【００４２】また、専用回路３は、マスクデータが入力
されるマスクバッファ２０ａ〜２０ｈと、マスクデータ
を出力するマスクバッファ２４ａ〜２４ｈと、演算デー
タが入力されるデータバッファ１７ａ〜１７ｈと、演算
データを出力するデータバッファ２２ａ〜２２ｈと、デ
ータの圧縮、拡張の処理を行うアライナー回路２１とを
備えて構成される。

【００４３】図１に示す本発明の一実施例において、い
ま、以下に示すベクトル命令列によるプログラムの処理
を行うものとする。そして、このプログラムを２分割
し、プログラムＡ、プログラムＢとして、プログラムＡ
をＶＰＡ１に、プログラムＢをＶＰＢ２にそれぞれ処理
させるものとする。

【００４４】 ：（省略） Ｖｌｏａｄ ＶＲ０←２０００番地 ・・・（01） Ｖｌｏａｄ ＶＲ１←３０００番地 ・・・（02） Ｖｌｏａｄ ＶＲ８←１００００番地・・・（11） Ｖａｄｄ ＶＲ２＝ＶＲ０＋ＶＲ１・・・（03）＜マスクビットなし＞ Ｖａｄｄ ＶＲ９＝ＶＲ２＋ＶＲ８・・・（12）＜マスクビット付き＞ Ｖａｄｄ ＶＲ３＝ＶＲ１＋ＶＲ９・・・（04）＜マスクビットなし＞ ：（省略） 以上の命令列を以下に示すような２つのプログラムＡ、
Ｂに分割する。

【００４５】 プログラムＡ ： Ｖｌｏａｄ ＶＲ０←２０００番地 ・・・（01） Ｖｌｏａｄ ＶＲ１←３０００番地 ・・・（02） Ｖａｄｄ ＶＲ２＝ＶＲ０＋ＶＲ１・・・（03）＜マスクビットなし＞ ： Ｖａｄｄ ＶＲ３＝ＶＲ１＋ＶＲ９・・・（04）＜マスクビットなし＞ ： プログラムＢ ： Ｖｌｏａｄ ＶＲ８←１００００番地・・・（11） Ｖａｄｄ ＶＲ９＝ＶＲ２＋ＶＲ８・・・（12）＜マスクビット付き＞ ： 前記の命令列は、本発明の一実施例の説明に必要な部分
のみを例示したものであり、プログラムＡ、Ｂの大部分
は相互に関連を持たない命令列であるとする。また、＜
＞内の注釈は、その命令がベクトルマスクレジスタＶＭ
Ｒ１８ａ、１８ｂ中のマスクビットを参照する（付
き）、しない（なし）を示している。プログラムＡ、Ｂ
は、１つの命令列を２つに分割したため、含まれるベク
トルレジスタ番号が共通であり、双方において使用する
ベクトルレジスタについては、ベクトルプロセッサＶＰ
Ａ１、ＶＰＢ２の対応するベクトルレジスタに同一デー
タをコピーする必要がある。さらに、２つのベクトルプ
ロセッサＶＰＡ１、ＶＰＢ２を含むベクトル処理装置全
体の制御は、ＶＰＡ１側の制御部ＣＡ４で行うものとす
る。

【００４６】次に、前述した条件の下における本発明の
一実施例の動作を説明する。

【００４７】（１）まず、ベクトルプロセッサＶＰＡ
１、ＶＰＢ２のそれぞれの制御部ＣＡ４、ＣＢ５は、プ
ログラムＡ、プログラムＢを受け取り処理を開始する。
この場合、ＶＰＡ１は、パス４ａを介して、ＶＰＢ２
は、パス５ａ、４ｂを介して、また、専用回路３は、パ
ス４ｃを介して制御を受ける。

【００４８】（２）プロセッサＶＰＡ１は、プログラム
Ａの命令（01）、命令（02）の命令処理を開始し、主記
憶装置６の２０００番地、３０００番地からベクトルデ
ータを読み出し、ロードパイプライン７ａ、ＶＰＡ１内
部のセレクタ８ａを介して、それぞれ、ベクトルレジス
タＶＲ０ａ、ＶＲ１ａにベクトルデータを格納する。そ
して、セレクタ１０ａによって、ＶＲ０ａ及びＶＲ１ａ
のベクトルデータを選択し、パス１１ａを介してベクト
ル演算器１２ａへ送る。

【００４９】（３）ベクトル演算器１２ａは、命令（0
3）のＶＲ０＋ＶＲ１の加算命令を実行する。この演算
は、マスクレジスタＶＭＲの参照なしであるため、全デ
ータについて行われる。求まった答えは、パス１３ａ、
セレクタ８ａを介してＶＲ２へ書き込まれる。ベクトル
プロセッサＶＰＡ１は、命令（03）の終了後、命令（0
4）の直前までの命令列の処理を実行する。

【００５０】（４）一方、ベクトルプロセッサＶＰＢ２
は、ベクトルプロセッサＶＰＡ１のプログラムＡの処理
開始と同時にプログラムＢの処理を開始し、命令（11）
の命令処理を行う。すなわち、ベクトルプロセッサＶＰ
Ｂ２は、主記憶装置６の１００００番地からベクトルデ
ータを読み出し、ロードパイプライン７ｂ及びＶＰＢ２
内部のセレクタ８ｂを介して、ベクトルレジスタＶＲ８
ｂへ、ベクトルデータを格納する。

【００５１】次の命令（12）を実行するためには、ＶＲ
８ｂのほかに、前述した（２）の処理の結果データであ
るベクトルプロセッサＶＰＡ１内のベクトルレジスタＶ
Ｒ２ａ内のデータが必要である。このデータがすでに求
まっていれば、このデータが、ベクトルプロセッサＶＰ
Ｂ２内のベクトルレジスタＶＲ２ｂへコピーされる。求
められていなければ、ベクトルプロセッサＶＰＡ１内の
制御部ＣＡ４からのパス４ｂの信号により、ベクトルプ
ロセッサＶＰＢ２は稼動を停止し、このデータが求まり
次第データのコピーが開始される。

【００５２】また、命令（12）は、マスクレジスタＶＭ
Ｒの参照付きの命令であり、ベクトルプロセッサＶＰＡ
１からＶＰＢ２へのデータのコピーに当たって、データ
の圧縮処理が行われることになり、これにより、ベクト
ル演算器の使用効率の向上を図る。

【００５３】（５）データの圧縮処理は、図２に示すよ
うに、圧縮、拡張機能を備える専用回路３によりデータ
の乗り換えを行うことにより実行される。すなわち、ベ
クトルプロセッサＶＰＡ１を構成するベクトル処理部ｖ
ｐａ１ａ〜ｖｐａ１ｄのベクトル演算器１２ａは、それ
ぞれ、１要素のデータを同時に求めるため、ベクトルプ
ロセッサＶＰＡ１からは計４要素分が同時に求められ
る。これらのデータは、パス１４ａ及びセレクタ１５ａ
によって選択され、パス１６ａを介して４要素並列に一
列分のデータ４要素が、専用回路３へ送られる。

【００５４】専用回路３は、セレクタ２６ａを介してベ
クトル処理部ｖｐａ１ａの結果データをデータバッファ
１７ａに、ｖｐａ１ｂの結果データをデータバッファ１
７ｂに、ｖｐａ１ｃの結果データをデータバッファ１７
ｃに、ｖｐａ１ｄの結果データをデータバッファ１７ｄ
に書き込みを行う。同一タイミングで、ベクトルプロセ
ッサＶＰＡ１の各ベクトル処理部のマスクレジスタＶＭ
Ｒ１８ａ内のマスクビット４要素分のデータが、パス１
９ａを介して専用回路３内のバッファ２０ａ〜２０ｄ
に、４データ（＝４ビット）同時に書き込まれる。アラ
イナー回路２１は、マスクデータの有効無効情報に従っ
て、データバッファ１７に書き込んだデータのうち有効
要素データのみを、データバッファ２２ｅ〜２２ｈへ左
詰めに連続して格納する。

【００５５】ベクトルプロセッサＶＰＡ１の制御部ＣＡ
４には、バッファ２２に書き込んだデータ数を数えるた
めに、「３」まで数えた後「０」に戻るカウンターが備
えられている。いま、例えば、マスクデータが“１００
１ １０１１”（有効データを“１”で表すものとす
る）である場合の圧縮処理を説明する。

【００５６】まず、先の４要素について処理を行う。有
効要素データは、データバッファ１７ａ第０番及び１７
ｄ第３番要素であり、アライナー回路２１によって第０
番要素データがデータバッファ２２ｅへ、第３番要素デ
ータがデータバッファ２２ｆへ書き込まれる。この場
合、データバッファ２２ｇ、２２ｈには何も書き込まれ
ない。そして、このとき、制御部ＣＡ４内のカウンター
は「２」を示す。データバッファ２２ｅ〜２２ｆに書き
込まれた２個のベクトルデータは、パス２３ｂ及びセレ
クタ８ｂを介して、それぞれベクトルプロセッサＶＰＢ
２内のベクトル処理部ｖｐｂ２ａ、ｖｐｂ２ｂのベクト
ルレジスタＶＲ２ｂへ１データずつ同時に書き込まれ
る。

【００５７】同一のタイミングで、バッファ２０ａ〜２
０ｄのマスクデータは、バッファ２４ａ〜２４ｄ及びパ
ス２５ｂを介してベクトルプロセッサＶＰＢ２内のベク
トルマスクレジスタＶＭＲ１８ｂに、４データ同時に書
き込まれる。

【００５８】次に、次の４要素分について処理を行う。
有効要素データは、データバッファ１７ａ第４番、１７
ｃ第６番及び１７ｄ第７番の各要素であり、アライナー
回路２１によって、前述と同様に、これらの要素がそれ
ぞれをデータバッファ２２へ書き込まれる。この処理の
開始前、制御部ＣＡ４のカウンターは「２」を示してい
るので、書き込みは、データバッファ２２ｇから連続さ
せて行われることになる。すなわち、データバッファ１
７ａ、１７ｃ、１７ｄのデータが、バッファ２２ｇ、２
２ｈ、２２ｅへ書き込まれる。データバッファ２２ｆへ
は何も書き込まれない。

【００５９】この状態で、前述のカウンターは「１」を
示す。データバッファ２２ｅ、２２ｇ、２２ｈに書き込
まれた３個のベクトルデータは、パス２３ｂ及びセレク
タ８ｂを介して、ベクトルプロセッサＶＰＢ２内のベク
トル処理部ｖｐｂ２ａ、ｖｐｂ２ｃ、ｖｐｂ２ｄのベク
トルレジスタＶＲ２ｂに１データずつ同時に書き込まれ
る。同一のタイミングで、マスクバッファ２０ａ〜２０
ｄ内のマスクデータは、バッファ２４ａ〜２４ｄ及びパ
ス２５ｂを介して、ベクトルプロセッサＶＰＢ２内の各
ベクトル処理部のベクトルマスクレジスタＶＭＲ１８ｂ
に４データ同時に書き込まれる。以下、同様に全ベクト
ルデータについて圧縮処理が実行される。

【００６０】（６）ベクトルプロセッサＶＰＢ２内の制
御部ＣＢ５には、有効マスクビットをカウントするマス
クカウンターが備えられており、有効要素データが４要
素書き込まれる毎に４要素並列演算を行う指示を発行す
る。すなわち、ベクトル処理部ｖｐｂ２ａ〜ｖｐｂ２ｄ
のベクトルレジスタＶＲ２ｂに、各１要素ずつの４要素
並列な１列分（もしくはそれ以上の）データが揃ったと
ころで、セレクタ１０ｂは、ベクトルレジスタＶＲ２ｂ
のデータと、すでに、主記憶装置６から読み出されてベ
クトルレジスタＶＲ８ｂに格納されているデータとを選
択し、パス１１ｂを介してこれらのデータをベクトル演
算器１２ｂへ送る。

【００６１】命令（12）のＶＲ９＝ＶＲ２＋ＶＲ８の演
算がベクトル演算器１２ｂにおいて実行され、その結果
は、パス１３ｂ及びセレクタ８ｂを介してベクトルレジ
スタＶＲ９ｂへ書き込まれる。以降、ベクトルプロセッ
サＶＰＢ２は、プログラムＢに割り当てられたベクトル
命令の処理を続ける。

【００６２】（７）プログラムＡにおいて、命令（04）
は、ベクトルレジスタＶＲ９ｂのデータを必要とするた
め、前述の処理（５）の結果を、ベクトルプロセッサＶ
ＰＡ１のベクトルレジスタＶＲ９ａにへコピーしなくて
はならない。但し、この命令は、マスク参照なしの命令
であり、一方、前述の（６）処理で得られた結果データ
は、圧縮されたデータであるため、前述の結果データの
拡張処理を行った後、ベクトルレジスタＶＲ９ａに書き
込む必要がある。

【００６３】（８）データの拡張処理は、図２に示すよ
うに、圧縮、拡張機能を備える専用回路３によりデータ
の乗り換えを行うことにより実行される。すなわち、ベ
クトルプロセッサＶＰＢ２内の制御部ＣＢ５のマスクカ
ウンターは、ベクトルマスクレジスタＶＭＲ１８ｂにお
けるマスクデータの４要素並列の１列分中の有効要素の
数をカウントし、その結果と同数の要素データ（０ない
し４個）を、ベクトルレジスタＶＲ９ｂよりセレクタ１
０ｂ、パス１１ｂ及びセレクタ１５ｂによって選択す
る。この結果選択されたデータは、パス１６ｂ、セレク
タ２６ｂを介して、要素番号の若い順に専用回路３内の
バッファ１７ｅ〜１７ｈに、全データを左詰めにして同
時に書き込まれる。

【００６４】また、同一のタイミングで、ベクトルプロ
セッサＶＰＢ２のベクトルマスクレジスタＶＭＲ１８ｂ
内のマスクデータ４要素分のデータが、パス１９ｂを介
して専用回路３内のバッファ２０ｅ〜２０ｈへ書き込ま
れる。専用回路３は、このマスクデータの有効無効情報
に従って、バッファ１７に書き込んだデータを元の並び
に復元する。いま、ベクトルマスクレジスタレジスタＶ
ＭＲの内容が“１００１ １０１１”であるとして復元
の動作を説明する。

【００６５】まず、先の４要素についての処理を行う。
この場合、有効マスクビット“１”が２個であるから、
ベクトルデータとしては、ベクトル処理部ｖｐｂ２ａ、
ｖｐｂ２ｂのベクトルレジスタＶＲ９ｂから各１個ずつ
計２個が選択され、セレクタ２６ｂを介してバッファ１
７ｅ、１７ｆへ書き込まれる。アライナー回路２１は、
マスクビットに従い、レジスタ１７ｅのデータを第０番
要素データとしてレジスタ２２ａへ、レジスタ１７ｆの
データを第３番要素データとして２２ｄへ、並びかえ
る。

【００６６】拡張されたデータは、パス２３ａ及びベク
トルプロセッサＶＰＡ１内のセレクタ８ａによって選択
され、有効要素データのみが該当要素番号のベクトル処
理部のベクトルレジスタＶＲ９ａに同時に書き込まれ、
無効要素第１、２番のベクトル処理部に対するデータの
書換えは行われない。また、同一のタイミングで、バッ
ファ２０ｅ〜２０ｈのマスクデータは、バッファ２４ｅ
〜２４ｈからパス２５ａを介してベクトルプロセッサＶ
ＰＡ１内のベクトルマスクレジスタＶＭＲａに４データ
同時に書き込まれる。

【００６７】その後、次のマスクデータ４要素分につい
ての処理を行う。ベクトルデータは、セレクタ２６ｂに
よりベクトル処理部ｖｐｂ２ｃ、ｖｐｂ２ｄ、ｖｐｂ２
ａからこの順に選択され、そのデータの順に左詰めにし
てバッファ１７ｅ〜１７ｇへ同時に書き込まれる。アラ
イナー回路２１は、マスクデータに従い、これらのデー
タを、それぞれ、第４、６、７番要素データとしてレジ
スタ２２ａ、２２ｃ、２２ｄへ並び変える。

【００６８】拡張されたデータは、パス２３ａ及びベク
トルプロセッサＶＰＡ１内セレクタ８ａにより選択さ
れ、有効要素データのみが、該当要素番号のベクトル処
理部のベクトルレジスタＶＲ９ａに同時に書き込まれ、
無効要素番号のベクトル処理部に対するデータの書換え
は行われない。また、同一のタイミングで、バッファ２
０ｅ〜２０ｈのマスクデータは、バッファ２４ｅ〜２４
ｈからパス２５ａを介してベクトルプロセッサＶＰＡ１
内のベクトルマスクレジスタＶＭＲａに４データ同時に
書き込まれる。以下、同様にしてデータの拡張処理が実
行される。

【００６９】（９）ベクトルプロセッサＶＰＡ１内の制
御部ＣＡ４は、要素データが書き込まれる毎に４要素並
列に演算を行う指示を発行する。ベクトル処理部ｖｐａ
１ａ〜ｖｐａ１ｄ内の各ベクトルレジスタＶＲ９ａに各
１要素ずつ、すなわち、４要素並列１列分のデータが揃
ったところで、セレクタ１０ａは、制御部ＣＡ４によっ
てベクトルレジスタＶＲ１ａ及びＶＲ９ａのデータを選
択し、これらのデータをパス１１ａを介してベクトル演
算器１２ａへ送る。

【００７０】ベクトル演算器１２ａは、命令（04）ＶＲ
３＝ＶＲ１＋ＶＲ９を実行し、その結果は、パス１３ａ
及びセレクタ８ａを介してベクトルレジスタＶＲ３ａに
書き込まれる。以降、ベクトルプロセッサＶＰＡ１は、
プログラムＡとして割り当てられたベクトル命令の処理
を行う。

【００７１】前述した本発明の一実施例は、ベクトルプ
ロセッサＶＰＡ１からＶＰＢ２へのデータ転送時に圧縮
処理を行い、ベクトルプロセッサＶＰＢ２からＶＰＡ１
へのデータ転送時に拡張処理を行うとして説明したが、
本発明は、逆の処理も専用回路３に行わせることができ
る。また、本発明は、ベクトルプロセッサの数が２台以
上になった場合にも、同様に、プロセッサ相互間のデー
タ転送時に、データの圧縮、拡張の処理を行うことが可
能である。

【００７２】さらに、前述の専用回路３は、データの圧
縮、拡張を必要としないプロセッサ間のデータの転送に
際して、単にデータバッファとして使用することがで
き、高速なプロセッサ間のデータ転送を行うことができ
る。また、前述の専用回路３は、１つのベクトルプロセ
ッサが、データの圧縮、拡張を行う場合にも使用するこ
とができる。

【００７３】前述した本発明の一実施例によれば、複数
のベクトルプロセッサを備えて構成されるベクトル処理
装置において、プロセッサ間のデータ転送、データ転送
時のデータの圧縮、拡張処理を専用の回路を使用して高
速に行うことができ、処理装置全体の処理時間の短縮を
図ることができる。また、データの圧縮処理により有効
データのみにより構成されるベクトデータを作成してベ
クトル演算を行わせることができるので、ベクトル演算
器の使用効率の向上を図ることができるので、処理すべ
きベクトル長が長ければ長いほど、高速な処理を行うこ
とができる。

【００７４】さらに、本発明の実施例は、複数のベクト
ルプロセッサと専用回路とを同一のＬＳＩ上に搭載して
構成することができ、これにより、さらに高速な処理を
行わせることができる。

【００７５】

【発明の効果】以上説明したように本発明によれば、デ
ータの圧縮、拡張処理に必要な時間の短縮、プロセッサ
間のデータ転送時間の短縮を図り、これにより処理装置
全体の処理の高速化を図ることができる。また、圧縮処
理により有効データのみによるデータを、ベクトレジス
タ内に作成することができるので、ベクトル演算器の使
用効率を上げることができ、この結果ベクトル長が長け
れば長いほど、処理時間の短縮を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるベクトル処理装置の構
成を示すブロック図である。

【図２】ベクトルデータの圧縮・拡張処理の概念を説明
する図である。

【符号の説明】

１ ベクトルプロセッサＶＰＡ ２ ベクトルプロセッサＶＰＢ ３ 専用回路 ４ 制御部ＣＡ ５ 制御部ＣＢ ６ 主記憶装置 ＶＲ０〜ＶＲ９ ベクトルレジスタ １８ａ、１８ｂ ベクトルマスクレジスタ（ＶＭＲ） ８、１０、１５ セレクタ １２ 演算器 ２０ａ〜２０ｈ、２４ａ〜２４ｈ マスクバッファ １７ａ〜１７ｈ、２２ａ〜２２ｈ データバッファ ２１ アライナー回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ベクトルデータを保持する複数のベクト
   ルレジスタと、前記ベクトルレジスタから読み出したベ
   クトルデータを処理する演算器とを有するベクトル演算
   部を複数備えて成るベクトルプロセッサを、少なくとも
   ２台備えて構成されるベクトル処理装置において、前記
   ベクトルプロセッサ間のデータ転送のための専用回路を
   備えることを特徴とするベクトル処理装置。
2. 【請求項２】 前記ベクトルレジスタから読み出したベ
   クトルデータの有効、無効を示す情報を格納するベクト
   ルマスクレジスタを備え、前記専用回路は、前記ベクト
   ルプロセッサの１つから出力された複数のベクトルデー
   タに対して、前記ベクトルマスクレジスタから同時に出
   力されたマスクデータに従って前記ベクトルデータの有
   効情報のみを取り出すデータの圧縮を行い、その結果
   を、前記ベクトルデータを出力したベクトルプロセッサ
   または他のベクトルプロセッサに送出することを特徴と
   する請求項１記載のベクトル処理装置。
3. 【請求項３】 前記専用回路は、前記ベクトルプロセッ
   サの１つから出力された複数のベクトルデータに対し
   て、前記ベクトルマスクレジスタから同時に出力された
   マスクデータに従って、前記ベクトルデータを有効要素
   番号に割り当てるデータの拡張を行い、その結果を、前
   記ベクトルデータを出力したベクトルプロセッサまたは
   他のベクトルプロセッサに送出することを特徴とする請
   求項２記載のベクトル処理装置。
4. 【請求項４】 前記ベクトルプロセッサと専用回路とが
   １つのＬＳＩ上に形成されて構成されることを特徴とす
   る請求項１、２または３記載のベクトル処理装置。