JPS5995646A - 演算制御装置 - Google Patents
演算制御装置Info
- Publication number
- JPS5995646A JPS5995646A JP57205729A JP20572982A JPS5995646A JP S5995646 A JPS5995646 A JP S5995646A JP 57205729 A JP57205729 A JP 57205729A JP 20572982 A JP20572982 A JP 20572982A JP S5995646 A JPS5995646 A JP S5995646A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- state variable
- arithmetic
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、演算制御方式、特に、情報処理装置における
演算の制御全行なう演算制御方式に関する。
演算の制御全行なう演算制御方式に関する。
一般に、情報処理装置のプロセッサは記憶装置からフェ
ッチした命令コードに従って演算を実行する。演算をほ
どこすデータが正数であるか負数であるか、あるいはオ
ーバー７０−した数であるか否か等いわゆるデータの状
態に関係なく演算が行なわれるのが普通である。データ
の状態によって処理を変えたい場合は、まずデータの状
態を調べる命令を実行し、その状態によって分岐する条
件分岐命令全実行する。この壱件分岐によって処理の分
岐を実現している。
ッチした命令コードに従って演算を実行する。演算をほ
どこすデータが正数であるか負数であるか、あるいはオ
ーバー７０−した数であるか否か等いわゆるデータの状
態に関係なく演算が行なわれるのが普通である。データ
の状態によって処理を変えたい場合は、まずデータの状
態を調べる命令を実行し、その状態によって分岐する条
件分岐命令全実行する。この壱件分岐によって処理の分
岐を実現している。
例えば、 ＩＡ＋ｌ Ｂ Ｉ Ｊを実行する場合、あ
らかじめＢの正負全判定してお＠Ｂが正なら［ｈ−４−
ＢＪ、Ｂが負ならばｌ’Ａ−ＢＪを実行するルーチンに
分岐する必要がある。
らかじめＢの正負全判定してお＠Ｂが正なら［ｈ−４−
ＢＪ、Ｂが負ならばｌ’Ａ−ＢＪを実行するルーチンに
分岐する必要がある。
また１例えば、［記憶装置から読み出された演算データ
Ａが定数“Ｔ″′と等しければ、定数“Ｓ“を加算し等
しくなければ演算データＡをそのまま出力する」例につ
いて以下に説明する。
Ａが定数“Ｔ″′と等しければ、定数“Ｓ“を加算し等
しくなければ演算データＡをそのまま出力する」例につ
いて以下に説明する。
この場合、まず、記憶装置から、演算データＡを入力レ
ジスタにＬｏａｄ ｉるｌ、ｏａｄ／’命令を実行する
。
ジスタにＬｏａｄ ｉるｌ、ｏａｄ／’命令を実行する
。
次いで、この演算データＡを定数“Ｔ″と比較するＣＯ
ＭＰＡ几Ｅ命令を実行する。
ＭＰＡ几Ｅ命令を実行する。
次に、比較結果が一致していなければＪＵＭＰする条件
分岐命令を実行する。
分岐命令を実行する。
最後に、分岐しない場合は演算データ八に定数“Ｓ″全
加算するＡＤＩ）命令を実行する。
加算するＡＤＩ）命令を実行する。
このように、上述の例では、実行に４つの命令を必要と
する。
する。
従来の演算制御方式では、データ自体の状態を示す情報
はないが、演算後の状態を表わすフラグ（例えばサイン
フラグ、キャリー・フラグ、パリティ−・フラグ等）を
備えており、このフラグを−参照して条件分岐を実行し
ている。しかし、この７２グは通常、命令が実行される
たびに前の状態に依存しないで設定しなおされる。従っ
てこの７ラグを参照する命令は所望する命令によって７
ラグが設定された後、別の命令によってフラグが変更さ
れないうちに実行されなければならない。
はないが、演算後の状態を表わすフラグ（例えばサイン
フラグ、キャリー・フラグ、パリティ−・フラグ等）を
備えており、このフラグを−参照して条件分岐を実行し
ている。しかし、この７２グは通常、命令が実行される
たびに前の状態に依存しないで設定しなおされる。従っ
てこの７ラグを参照する命令は所望する命令によって７
ラグが設定された後、別の命令によってフラグが変更さ
れないうちに実行されなければならない。
このように、従来の演算制御方式はデータの状態によっ
て処理が異なる場合は、実際にデータに対して施こす処
理に対して、状態判断およびそれを参照する条件分岐に
要するオーバーヘッドに占める割合がかなり大きくなっ
てしまうという欠点を有していた。
て処理が異なる場合は、実際にデータに対して施こす処
理に対して、状態判断およびそれを参照する条件分岐に
要するオーバーヘッドに占める割合がかなり大きくなっ
てしまうという欠点を有していた。
本発明の目的は５条件分岐に要するオーバーヘッドを軽
減でさる演算制御方式を提供することにある。
減でさる演算制御方式を提供することにある。
すなわち１本発明の目的は上記の考察に基づいて、命令
コードと複数の被演算データとによって演算が行なわれ
る情報処理装置に於いて、前記被演算データに演算制御
のためのフラグ群を付加した７：７グ群付きデータを記
憶する記憶装置を備え、前記命令コードと前記記憶装置
より読みだした前記フラグ群とによって演算器で行なう
処理全決定し、演算処理後演算結果と前記命令コードと
によって修飾したフラグ群を演算出力データに付加して
前記記憶装置に書き込むことにより２条件分岐に要する
オーバーヘッドを軽減できる演算制御方式を提供するこ
とにある。
コードと複数の被演算データとによって演算が行なわれ
る情報処理装置に於いて、前記被演算データに演算制御
のためのフラグ群を付加した７：７グ群付きデータを記
憶する記憶装置を備え、前記命令コードと前記記憶装置
より読みだした前記フラグ群とによって演算器で行なう
処理全決定し、演算処理後演算結果と前記命令コードと
によって修飾したフラグ群を演算出力データに付加して
前記記憶装置に書き込むことにより２条件分岐に要する
オーバーヘッドを軽減できる演算制御方式を提供するこ
とにある。
本発明の演算制御方式は、命令コードと状態変数指定コ
ードとを含む命令および演算データと状態変数とからな
るデータを記憶する記憶装置と。
ードとを含む命令および演算データと状態変数とからな
るデータを記憶する記憶装置と。
前記記憶装置から読み出した前記命令コードと前記状態
変数に従って前記演算データを演算して得らｎた演算結
果を前記記憶装置に書き込んで前記演算データとして記
憶きせるために出力する演算器と、前記演算結果と前記
記憶装置から読み出した前記状態変数指定コードとに従
って前記演算結果と対にして前記記憶装置に書き込んで
記憶させるための状態変数出力を生成するための状態変
数生成回路とを含んで構成される。
変数に従って前記演算データを演算して得らｎた演算結
果を前記記憶装置に書き込んで前記演算データとして記
憶きせるために出力する演算器と、前記演算結果と前記
記憶装置から読み出した前記状態変数指定コードとに従
って前記演算結果と対にして前記記憶装置に書き込んで
記憶させるための状態変数出力を生成するための状態変
数生成回路とを含んで構成される。
すなわち、本発明の演算制御方式は、命令コードと複数
の被演算データとによって演算が行なわれる情報処理装
置において、前記被演算データに演算制御のためのフラ
グ群を付加したフラグ群付きデータを記憶する記憶装置
を備え、前記命令コードと前記記憶装置より読み出した
前記フラグ群とによって演算器で行なう処理を決定し、
演算処理後、演算結果と前記命令コードとによって修飾
したフラグ群を演算出力データに付加して前記記憶装置
に書き込むように構成される。
の被演算データとによって演算が行なわれる情報処理装
置において、前記被演算データに演算制御のためのフラ
グ群を付加したフラグ群付きデータを記憶する記憶装置
を備え、前記命令コードと前記記憶装置より読み出した
前記フラグ群とによって演算器で行なう処理を決定し、
演算処理後、演算結果と前記命令コードとによって修飾
したフラグ群を演算出力データに付加して前記記憶装置
に書き込むように構成される。
次に１本発明の実施例について、図面を参照して詳細に
説明するっ 第１図は本発明の一実施例を示すブロック図で。
説明するっ 第１図は本発明の一実施例を示すブロック図で。
状態変数′ｆ：１ビットとした演算制御方式の概略ブロ
ック図であり、第２図（ａ）、 （ｂ）は前記演算制御
方式における演算器の入力条件と演算の関係の一例を示
す演算説明図、第３図は前記演算制御方式における状態
変数生成回路の動作条件ヲ賜明するための状態変数説明
図である。
ック図であり、第２図（ａ）、 （ｂ）は前記演算制御
方式における演算器の入力条件と演算の関係の一例を示
す演算説明図、第３図は前記演算制御方式における状態
変数生成回路の動作条件ヲ賜明するための状態変数説明
図である。
なお、第１図に示す実施例では命令は命令コードと 状
態変数出力を生成するための状態変数指定コードとを含
んでいる。
態変数出力を生成するための状態変数指定コードとを含
んでいる。
第１図に示す演算制御方式は、２項演算を行なうための
演算器１と、命令デコーダ２と、状態変数生成回路３と
、記憶装置１４と、命令レジスタ４と入力レジスタ５，
６と、出方バッ７ア７と、アドレス生成回路８とマルチ
プレクサ９と、制御信号線ｌＯ〜１３と、バス１００〜
１１７と°を含んで構成される。
演算器１と、命令デコーダ２と、状態変数生成回路３と
、記憶装置１４と、命令レジスタ４と入力レジスタ５，
６と、出方バッ７ア７と、アドレス生成回路８とマルチ
プレクサ９と、制御信号線ｌＯ〜１３と、バス１００〜
１１７と°を含んで構成される。
第２図（ａ）は、命令コードＯＰＣと２つの入力の状態
変数ＣＡ、 Ｃ８の排他的論理和（ＪＵＭＰ 命令に関
しては入力レジスタ５の状態変数）の結果によって、実
行される演算が定まることを示している。第２図（ｂ）
は第２図（ａ）によって定まった演算が実行された結果
演算器１から出方される演算結果Ｘを示している。
変数ＣＡ、 Ｃ８の排他的論理和（ＪＵＭＰ 命令に関
しては入力レジスタ５の状態変数）の結果によって、実
行される演算が定まることを示している。第２図（ｂ）
は第２図（ａ）によって定まった演算が実行された結果
演算器１から出方される演算結果Ｘを示している。
また、第３図は状態変数指定コード８Ｃと演算結果Ｘの
状態によって生成される状態変数出力ｃｘが決まること
を示している。
状態によって生成される状態変数出力ｃｘが決まること
を示している。
以下に、第１図に示す演算制御方式の動作について、説
明する。
明する。
命令が実行されると、まず命令レジスタ４．入力レジス
タ５および６に記憶装置１４から読み出されてデータバ
ス１１４にのせられたデータがバス１０１，１０２．１
０３ を介して２ツテされる。
タ５および６に記憶装置１４から読み出されてデータバ
ス１１４にのせられたデータがバス１０１，１０２．１
０３ を介して２ツテされる。
すなわち、命令レジスタ４には命令コードＯＰＣと状態
変数指定コードＳＣとを含む命令が格納され、入力レジ
スタ５および６にはそれぞれ状態変数ＣＡ、ＣＢと演算
データＡ、Ｂが格納される。
変数指定コードＳＣとを含む命令が格納され、入力レジ
スタ５および６にはそれぞれ状態変数ＣＡ、ＣＢと演算
データＡ、Ｂが格納される。
この状態変数ＣＡ、ＣＢは演算データＡ、Ｂとともに対
になって記憶装置１４（あるいは他のレジスタ）から読
みだされる。
になって記憶装置１４（あるいは他のレジスタ）から読
みだされる。
命令コードＵＰＣと２つの状態変数ＣＡ、ＣＢは。
それぞれバス１０４，１０５，１０６ ｅ介して命令デ
コーダ２に入力される。この３８１！のパラメータは第
２図（ａ）に示した条件で演算器１に対する処理命令お
よびアドレス生成回路８に対する制御を決定する。
コーダ２に入力される。この３８１！のパラメータは第
２図（ａ）に示した条件で演算器１に対する処理命令お
よびアドレス生成回路８に対する制御を決定する。
まず、演算器１では第２図（ａ）に示した条件で決定し
た処理命令を受けて、バス１０７． ｌ０ＪＩＩ介して
入力された演算データＡ、Ｂに対して演算を行ない第２
図（ｂ）に従ってバス１１０および１１１に演算結果Ｘ
を出力する。状態変数生成回路３はこの演算結果Ｘと、
演算器１から出方されるオーバー７０−信号■およびバ
ス１０９’ｅ介して入力される状態変数指定コードＳＣ
によって、出力すべき状態変数Ｃｘを生成する。生成条
件は第３図に示すとおりである。バス１１１に出力され
た演算結果ＸはＣＯＭＰ命令以外はマルチプレクサ９を
介して出力バッ７ア７によってデータ用のバスｔｔｌに
ドライブされる。Ｃ（ＪＭＰ命令のときはバス１１６上
の演算データＡが出力バッ７ア７に入力される。
た処理命令を受けて、バス１０７． ｌ０ＪＩＩ介して
入力された演算データＡ、Ｂに対して演算を行ない第２
図（ｂ）に従ってバス１１０および１１１に演算結果Ｘ
を出力する。状態変数生成回路３はこの演算結果Ｘと、
演算器１から出方されるオーバー７０−信号■およびバ
ス１０９’ｅ介して入力される状態変数指定コードＳＣ
によって、出力すべき状態変数Ｃｘを生成する。生成条
件は第３図に示すとおりである。バス１１１に出力され
た演算結果ＸはＣＯＭＰ命令以外はマルチプレクサ９を
介して出力バッ７ア７によってデータ用のバスｔｔｌに
ドライブされる。Ｃ（ＪＭＰ命令のときはバス１１６上
の演算データＡが出力バッ７ア７に入力される。
このマルチプレクサ９の切替遥今信号は命令デコーダ２
で生成される。
で生成される。
一方、命令デコーダ２から出力された制御信号１１はア
ドレス生成回路８に入力され、プログラムカウンタを制
御する。すなわち、制御信号１１によって演算終了後、
グログ２ムカウンタをインクリメントするかあるいは分
岐先アドレスに設定するかが決定される。
ドレス生成回路８に入力され、プログラムカウンタを制
御する。すなわち、制御信号１１によって演算終了後、
グログ２ムカウンタをインクリメントするかあるいは分
岐先アドレスに設定するかが決定される。
以上の動作を簡単な２つの例を用いて説明する。
第１の例として、［記憶装置から読みだされた演算デー
タＡが“Ｔ″であれば“Ｓ″′を加える」という演算を
取り上げる。命令は第２図（ａ）に掲げたものを使用す
る。
タＡが“Ｔ″であれば“Ｓ″′を加える」という演算を
取り上げる。命令は第２図（ａ）に掲げたものを使用す
る。
まず、ＬＯＡＤ命令を実行し、記憶装置１４から演算デ
ータＡを読み出し、データバス金介して入力レジスタ５
に、また“Ｔ″を入力レジスタ６にラッテする。なお、
このときの状態変数ＣＡ。
ータＡを読み出し、データバス金介して入力レジスタ５
に、また“Ｔ″を入力レジスタ６にラッテする。なお、
このときの状態変数ＣＡ。
ｅ は“１“、００″のいずれであってもよい。
次にＣ（ＪＭＰＡＩ（Ｅ命令によって、入力レジスタ５
に格納されている演算データ人と入力レジスタ６に格納
されている“Ｔ“とを比較する。ＣＬ）ＭＰＡ几Ｅ命令
の動作は、演算器で入力レジスタ５と入力レジスタ６の
内容の減算を行なうが、出力バッ７ア７にはマルチプレ
クサ９を介して入力レジスタ５の内容（バス１１７）と
モディファイされた状態変数（信号＋ｌ１ｌ１２ ）’
に出力し、次いで入力レジスタ５に再ラツチするもので
ある。このと＠、状態変数指定コードＳＣｉ“１０１″
に指定しておく。すなわち、ＣＯＭＰＡＲＥ命令を実行
して得られた演算結果Ｘが“０“に等しければ状態変数
出力ＣＸを“Ｏ″に１等しくなければ“１“とじ、結果
を入力レジスタ５に再ラツチする。結果的には入力レジ
スタ５の状態変数だけが変更される。
に格納されている演算データ人と入力レジスタ６に格納
されている“Ｔ“とを比較する。ＣＬ）ＭＰＡ几Ｅ命令
の動作は、演算器で入力レジスタ５と入力レジスタ６の
内容の減算を行なうが、出力バッ７ア７にはマルチプレ
クサ９を介して入力レジスタ５の内容（バス１１７）と
モディファイされた状態変数（信号＋ｌ１ｌ１２ ）’
に出力し、次いで入力レジスタ５に再ラツチするもので
ある。このと＠、状態変数指定コードＳＣｉ“１０１″
に指定しておく。すなわち、ＣＯＭＰＡＲＥ命令を実行
して得られた演算結果Ｘが“０“に等しければ状態変数
出力ＣＸを“Ｏ″に１等しくなければ“１“とじ、結果
を入力レジスタ５に再ラツチする。結果的には入力レジ
スタ５の状態変数だけが変更される。
続いてＡＤＤ命令を実行する。入力レジスタ６には状態
変数ＣＢ として“０“を、演算データＢとして“Ｓ″
を入力する。このＡＤＤ命令は２つの入力の状態変数Ｃ
Ａ、ＣＢを比較し、等しければ加算を実行し、等しくな
ければＮＯＰを実行するものである。すなわち、ＣＯＭ
ＰＡＲＥ命令の実行で求めた状態変数ＣＡが“０“であ
れば演算結果Ｘとして”ｒ＋ｓｉ出力し、“１”であれ
ば入力レジスタ５の値をそのまま出力することになる。
変数ＣＢ として“０“を、演算データＢとして“Ｓ″
を入力する。このＡＤＤ命令は２つの入力の状態変数Ｃ
Ａ、ＣＢを比較し、等しければ加算を実行し、等しくな
ければＮＯＰを実行するものである。すなわち、ＣＯＭ
ＰＡＲＥ命令の実行で求めた状態変数ＣＡが“０“であ
れば演算結果Ｘとして”ｒ＋ｓｉ出力し、“１”であれ
ば入力レジスタ５の値をそのまま出力することになる。
このように、第１の例の場合、本発明を適用すれば３つ
の命令の実行で充分である。
の命令の実行で充分である。
上述した第１の例では、演算データへの値によって、Ａ
ＤＬ）かＮＯＰかの一方を実行するため一時的に処理が
分岐するが、実行後は再び同じシーケンスを実行してい
くことになる。これは演算とＮＯＰを組み合わせた他の
命令（ＪＵＭＰｋ除く）に関して同様であ凱従来の条件
分岐命令による分岐という操作が不要となった。
ＤＬ）かＮＯＰかの一方を実行するため一時的に処理が
分岐するが、実行後は再び同じシーケンスを実行してい
くことになる。これは演算とＮＯＰを組み合わせた他の
命令（ＪＵＭＰｋ除く）に関して同様であ凱従来の条件
分岐命令による分岐という操作が不要となった。
ところで、演算データＡと“１“との比較があらかしめ
実行されており比較結果が状態変数ＣＡとして記憶装置
１４にすでに格納されている場合（記憶装置１４の各番
地には、演算データと状態変数が一対となって格納され
ており、同時にアドレッシングされる）には、ＬＯＡＤ
して直ちにＡＬ）Ｄ命令を実行することができる。す
なわち、演算データの状態が状態変数としてメモリに保
存されているので、ＣＯＭＰＡＲＥ命令が不要となった
わけである。状態変数は、ＣＯＭＰＡ）ＬＥ命令に限ら
ず全ての演算が実行される際に再生成されるので、何ら
かの演算を行なった結果、生成された状態変数をデータ
とともに記憶装置に格納しておけば、その状態をいつで
も引きだして他の演算に使用することができる。従来、
これは演算後の状態として一時的に保存式れていたのみ
であった。
実行されており比較結果が状態変数ＣＡとして記憶装置
１４にすでに格納されている場合（記憶装置１４の各番
地には、演算データと状態変数が一対となって格納され
ており、同時にアドレッシングされる）には、ＬＯＡＤ
して直ちにＡＬ）Ｄ命令を実行することができる。す
なわち、演算データの状態が状態変数としてメモリに保
存されているので、ＣＯＭＰＡＲＥ命令が不要となった
わけである。状態変数は、ＣＯＭＰＡ）ＬＥ命令に限ら
ず全ての演算が実行される際に再生成されるので、何ら
かの演算を行なった結果、生成された状態変数をデータ
とともに記憶装置に格納しておけば、その状態をいつで
も引きだして他の演算に使用することができる。従来、
これは演算後の状態として一時的に保存式れていたのみ
であった。
次に、条件分岐命令の動作について説明する。
第２図（ａ）、 （ｂ）に示したように１分岐するか否
かは入力レジスタ５の状態変数ＣＡの値によって決定す
る。すなわち、命令デコーダ２に入力された命令コード
（ＪＰＣおよび状態変数ｃＡによって。
かは入力レジスタ５の状態変数ＣＡの値によって決定す
る。すなわち、命令デコーダ２に入力された命令コード
（ＪＰＣおよび状態変数ｃＡによって。
分岐の成功、不成功全表わす信号が生成され制御信号１
１としてアドレス生成回路８に出力される。
１としてアドレス生成回路８に出力される。
これを受けて、アドレス生成回路８では、プログラム・
カウンタの値を制御する。
カウンタの値を制御する。
次に、第２例として「加算した結果、オーバーフローし
たら“Ｚ″′′番地岐する」の場合について説明する。
たら“Ｚ″′′番地岐する」の場合について説明する。
まず、状態変数指定コードＳＣを“１１１“に指定した
ＡＤＬ）命令を実行する。このときの状態変数出力Ｃｘ
および演算結果Ｘは出力バッファ７よりバス１１３，１
１４．１０３ ？ｒ：介して入力レジスタ５にラッチさ
れる。
ＡＤＬ）命令を実行する。このときの状態変数出力Ｃｘ
および演算結果Ｘは出力バッファ７よりバス１１３，１
１４．１０３ ？ｒ：介して入力レジスタ５にラッチさ
れる。
次に１条件分岐命令“ＪＵＭＰ（ＯＰＣ＝Ｏ１１０）”
の命令コードと入力レジスタ５に格納されている状態変
数ＣＡの値によって分岐の成功・不成功を決定する。こ
の場合「演算」→「条件分岐」というシーケンスは従来
の方法と本質的に変わらない。
の命令コードと入力レジスタ５に格納されている状態変
数ＣＡの値によって分岐の成功・不成功を決定する。こ
の場合「演算」→「条件分岐」というシーケンスは従来
の方法と本質的に変わらない。
しかし、前述した第１例と同様に演算結果Ｘと状態変数
出力Ｃｘを演算データおよび状態変数として記憶装置１
４に格納した場合、その後そのデータをいつでもＬＯＡ
Ｄ してその直後に条件分岐を実行することができる。
出力Ｃｘを演算データおよび状態変数として記憶装置１
４に格納した場合、その後そのデータをいつでもＬＯＡ
Ｄ してその直後に条件分岐を実行することができる。
これは従来の方法では不可能だったことである。
以上１本発明の一実施例を説明したが、状態変数を複数
のビットとし、状態変数指定コードを拡張すればさらに
多様な条件演算を行なうことが可能になるのは明白であ
る。データの状態によって処理が異なるような場合には
、本発明によって条件分岐が省略でさ、それに伴なう条
件判断子の設定も軽減され、処理時間の短縮が可能とな
り、これによって情報処理装置の性能を太幅に改善する
ことができる。
のビットとし、状態変数指定コードを拡張すればさらに
多様な条件演算を行なうことが可能になるのは明白であ
る。データの状態によって処理が異なるような場合には
、本発明によって条件分岐が省略でさ、それに伴なう条
件判断子の設定も軽減され、処理時間の短縮が可能とな
り、これによって情報処理装置の性能を太幅に改善する
ことができる。
本発明の演算制御方式は、状態変数生成回路を追加する
ことにより、生成された状態変数を演算データと対にし
て記憶装置に書き込んでおき演算時に命令コードと状態
変数に従って演算データを演算させることができるため
、１つの命令で条件分岐動作と演算動作を一体比して処
理できるので、条件分岐に要するオーバーヘッドを軽減
できるという効果がある。
ことにより、生成された状態変数を演算データと対にし
て記憶装置に書き込んでおき演算時に命令コードと状態
変数に従って演算データを演算させることができるため
、１つの命令で条件分岐動作と演算動作を一体比して処
理できるので、条件分岐に要するオーバーヘッドを軽減
できるという効果がある。
第１図は本発明の一実施例を示すブロック図。
第２図（ａλ（ｂ）は第１図に示す演算器の動作を説明
するための演算説明図、第３図は第１図に示す状態変数
生成回路の動作を説明するだめの状態変数説明図である
。 １・・・・・・演算器、２・・・・・・命令デコーダ、
３・・・・・・状態変数生成回路、４・・・・・・命令
レジスタ、５．６・・・・・・入力レジスタ、７・・・
・・・出力バッ７ア、８・・・・・・アドレス生成回路
、９・・・・・・マルチプレクサ、１０〜１２・・・・
・・制御信号、１４・・・・・・記憶装置、１００〜１
１７・・・・・・バス、 ＯＰＣ・・・・・・命令コード、ＳＣ・・・・・・状態
変数指定コード、 Ａ、 Ｂ・・・・・・演算データ
、Ｘ・・・・・・演算結果。 ＣＡ、ＣＢ・・・・・・状態変数 Ｃｘ・旧・・状態変
数出方。
するための演算説明図、第３図は第１図に示す状態変数
生成回路の動作を説明するだめの状態変数説明図である
。 １・・・・・・演算器、２・・・・・・命令デコーダ、
３・・・・・・状態変数生成回路、４・・・・・・命令
レジスタ、５．６・・・・・・入力レジスタ、７・・・
・・・出力バッ７ア、８・・・・・・アドレス生成回路
、９・・・・・・マルチプレクサ、１０〜１２・・・・
・・制御信号、１４・・・・・・記憶装置、１００〜１
１７・・・・・・バス、 ＯＰＣ・・・・・・命令コード、ＳＣ・・・・・・状態
変数指定コード、 Ａ、 Ｂ・・・・・・演算データ
、Ｘ・・・・・・演算結果。 ＣＡ、ＣＢ・・・・・・状態変数 Ｃｘ・旧・・状態変
数出方。
Claims (1)
- 命令コードと状態変数指定コードとを含む命令および演
算データと状態変数とからな−るデータを記憶する記憶
装置と、前記記憶装置から読み出した前記命令コードと
前記状態変数に従って前記演算データを演算して得られ
た演算結果を前記記憶装置に書き込んで前記演算データ
として記憶させるために出力する演算器と、前記演算結
果と前記記憶装置から読み出した前記状態変数指定コー
ドとに従って前記演算結果と対にして前記記憶装置に書
き込んで記憶させるための状態変数出力を生成するため
の状態変数生成回路とを含むことを特徴とする演算制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205729A JPS5995646A (ja) | 1982-11-24 | 1982-11-24 | 演算制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205729A JPS5995646A (ja) | 1982-11-24 | 1982-11-24 | 演算制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5995646A true JPS5995646A (ja) | 1984-06-01 |
| JPH0233173B2 JPH0233173B2 (ja) | 1990-07-25 |
Family
ID=16511706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205729A Granted JPS5995646A (ja) | 1982-11-24 | 1982-11-24 | 演算制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995646A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155731A (ja) * | 1984-08-28 | 1986-03-20 | Fujitsu Ltd | コンデイシヨンコ−ド判定機能を備えるプロセツサ |
| JPS61122747A (ja) * | 1984-11-14 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理装置 |
| US5996070A (en) * | 1996-07-30 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor capable of executing condition execution instructions using encoded condition execution field in the instructions |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166739A (en) * | 1979-06-14 | 1980-12-26 | Mitsubishi Electric Corp | Data processor |
-
1982
- 1982-11-24 JP JP57205729A patent/JPS5995646A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55166739A (en) * | 1979-06-14 | 1980-12-26 | Mitsubishi Electric Corp | Data processor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6155731A (ja) * | 1984-08-28 | 1986-03-20 | Fujitsu Ltd | コンデイシヨンコ−ド判定機能を備えるプロセツサ |
| JPS61122747A (ja) * | 1984-11-14 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理装置 |
| US5996070A (en) * | 1996-07-30 | 1999-11-30 | Mitsubishi Denki Kabushiki Kaisha | Microprocessor capable of executing condition execution instructions using encoded condition execution field in the instructions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233173B2 (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6217252B2 (ja) | ||
| EP0148478A2 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| US4539635A (en) | Pipelined digital processor arranged for conditional operation | |
| US4774688A (en) | Data processing system for determining min/max in a single operation cycle as a result of a single instruction | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US4773035A (en) | Pipelined data processing system utilizing ideal floating point execution condition detection | |
| JPH0348536B2 (ja) | ||
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| KR920010335B1 (ko) | 마이크로프로세서 및 그것을 사용한 정보처리 장치. | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| US5291615A (en) | Instruction pipeline microprocessor | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| JPS5826584B2 (ja) | デ−タ処理装置 | |
| JP2988965B2 (ja) | パイプライン情報処理回路 | |
| JPH0233173B2 (ja) | ||
| JPH0222413B2 (ja) | ||
| JPH07110769A (ja) | Ｖｌｉｗ型計算機 | |
| JP2824484B2 (ja) | パイプライン処理計算機 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPS58176751A (ja) | 命令語解読ユニツト | |
| JPS6116334A (ja) | デ−タ処理装置 | |
| JP2629359B2 (ja) | 論理シミュレータ | |
| JPH031234A (ja) | 情報処理装置 |